DE2257648C3 - Integrierte Speicheranordnung - Google Patents

Description

zum Einschreiben der stabilen Diodenzustände zum Teil recht hohe Ströme erforderlich sind.

Die Aufgabe der Erfindung besteht darin, eine Speicheranordnung anzugeben, welche die mit solchen MOM-Dioden erzielbaren Effekte, nämlich die Möglichkeit unterschiedlicher elektrischer Zustände, so auszunutzen gestattet, daß insgesamt die allgemein an integrierte Speicherschaltungen zu stellenden Anforderungen nach einer möglichst großen Packungsdichte sowie einfacher und zuverlässiger Herstellbarkeit erfüllt sind.

Gemäß der Erfindung ist die Lösung dieser Aufgabe dadurch gekennzeichnet, daß eine Niob-Nioboxyd-Wismut-Schichtenfolge vertikal auf dem Drainbereich einer Isolierschichtfeldeffekttransisiorstruktur mit einer SiIiciumgate-Elektrode angeordnet ist und daß die Wort-bzw. Bitadressierleitungen durch die leitfähige Silicium-Gate-Elektrodenschicht bzw. durch in Kontakt mit dem Sourcebereich und der Wismutschicht stehende Leiterzüge dargestellt sind. Die Feldeffekttransistorstruktur ist mit einer Siücium-Gate-Elektrode ausgebildet, die in bekannter Weise während des Sour.2- und Draindiffusionsschrittes als Maske dient. Das Siücium-Gate schützt weiterhin das darunter liegende Gateoxyd vor Verunreinigungen während der Bildung der MOM-Schichtenfolge. Die erforderlichen Leiterzugverbindungen werden einmal durch Aluminium-Leiterzüge, zum anderen durch das leitfähige Silicium-Gate dargestellt. In vorteilhafter Weise können daher die Aluminium-Leiterzüge zur Zuführung der relativ hohen Schreibströme eingesetzt werden, wobei gleichzeitig aufgrund der guten Leitfähigkeit dieser metallischen Leiterzüge nur minimale Stromverluste in der Speicheranordnung auftreten. Auf der anderen Seite dient zur Wortadressierung das leitfähige Silicium-Gate, an dessen Leitfähigkeit wegen der lediglich geringen Wortadressierströme nur geringe Anforderungen zu stellen sind. Alles in allem ergibt die erfindungsgemäße Struktur eine bezüglich der Leiterzugführungen kreuzungsfreie Ancdnung. Durch die vertikale Ausbildung der MOM-Schichtenfolge direkt auf dem Drainbereich der Feldeffekttransistorstruktur ist darüberhinaus eine sehr hohe Packungsdichte erzielbar. Es wird lediglich pro Speicherzelle eine Halbleiterfläche für eine einzige Feldeffekttransistorstruktur benötigt. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt

Fig. 1 eine vereinfachte Schnittansicht einer einzelnen Speichertille gemäß der Erfindung;

F i g. 2A die Draufsicht auf einen Teil einer Speicherzellenanordnung unter Verwendung von Speicherzellen nach Fig.);

Fig.2B eine Draufsicht auf den Drain-Kontaktbereich der Anordnungen nach den F i g. I und 2 und

F i g. 3 eine vereinfachte Schnittdarstellung durch die Anordnung nach F i g. 2A entlang der Schnittlinie 3-3.

Die Speicherzelle nach Fig.] besteht aus einem N-Kanai isolierschicht Feldeffekttransistor vom Anreicherungstyp mit einem Silicium-Gate, bei dem direkt auf die Drain-Elektrode eine bistabile Schaltdiode vom MOM-Typ (Metall-Oxyd-Metall) aus Niob-Nioboxyd-Wismut aufgebracht ist. Die Feldeffekttransistorstruktur besteht aus einem P-Siliciumsubstrat I, das zur Schaffung einer maskiererden Oxydschicht 2 oxydiert ist. Das Oxyd ist in den Source-, Drain- und Gatebereichen 3 entfernt. Ober den Bereichen 3 ist ein relativ dünnes Gatedielektrikum, z. B. aus Siliciumoxyd 4, und darüber eine polykristalline Siliciumschicht 5 aufgebracht Die polykristalline Siliciumschicht sowie das dünne Oxyd werden zur Abgrenzung des Gate-Elektrodenmusters sowie zur Ausbildung der Source- und Drain-Diffusionsöffnungen subtraktiv geätzt. Die N + Source- und Drain-Diffusionsbereiche 6 und 7 werden im Substrat 1 ausgebildet, wobei gleichzeitig die

in polykristalline Siliciumschicht 5 durch diesen Diffusionsschritt leitfähig gemacht wird. Im Anschluß an die Reoxydation werden die Kontaktlöcher zu den Source- und Drainbereichen geöffnet, und es wird Platin zur Bildung der Source- und Drainkontakte 8 und 9 in das

\i Silicium einlegiert. Durch diesen in rohen Zügen beschriebenen Verfahrensablauf wird eine Feldeffekttransistorstruktur mit selbstjustiertem Silicium-Gate geschaffen.

In dem hier beschriebenen Ausführungsbeispiel besteht die eingangs erwähnte MOM (Nf-rtall-Oxyd-Metall)-Diode aus der Niobschicht 10, die auf den Platinsilizid-Drainkontakt 9 niedergeschlagen, dann naß anodisch in Nioboxyd 11 umgewandelt und schließlich durch die Wismutschicht 12 als Diodenelektrode bedeckt ist Abschließend ist eine Aluminiumschicht aufgebracht und subtraktiv zur Bildung des Source-Kontakts 13, des Diodenelektrodenkontakts sowie des Leitungsmusters für die Speicheranordnung in Fig.2A geätzt.

jo Die in Fig.2A dargestellten Aluminiumleiterzüge 15—18 sind parallel zur K-Koordinate der Speicheranordnung angeordnet, während sich die dotierten Polysilicium-Gate-Leiterzüge 19 und 20 parallel zur -Y-Achse erstrecken. Die Wortadreßsignale zum Schreiben und Lesen werden an die Leiter 19 und 20 und die Bit-Schreibsignale an die Leiterpaare 15 und 16 oder 17 und 18 angelegt. Die zugehörige Polarität hängt davon ab, welcher Binärzustand in die jeweilige Speicherzelle eingeschrieben werden soll. Soll beispielsweise die

ίο Speicherzeile 21 mit der Source 22, dem Gate 23, der Drain 24 und der MOM-Diode darauf in einen ersten Binärzustand versetzt werden, werden die Polysiliciumleitung 19 sowie der Leiterzug 15 im Verhältnis zum Leiterzug 16 so ausreichend positiv gemacht, daß die MOM-Diode in den gewünschten Binärzustand übergeht. Um zu erreichen, daß die MOM-Diode in den entgegengesetzten Binärzustand übergeht, erhält die adressierte Speicherzelle 21 über die Leiterzüge 15 und 16 ein Schreibpotential mit entgegengesetzter Polarität

ίο und dazu ausreichender Amplitude. Das Auslesen des jeweiligen Speicherzustandes wird bewerkstelligt, indem an die Leiterzüge 15 und 16 sowie 19 genügend große Potentiale angelegt werden, um die Speicherzelle 21 leitend zu machen und um aus der zugeordneten MOM-Diode einen Strom wesentlicher GröBe za ziehen, wenn sich diese in ihrem Zustand niedrigen Widerstandes befindet. Wenn die zugehörige MOM-Diode in ihrem Zustand hohen Widerstandes ist, kann unter den gleichen AiVessierbedingungen kein wesentlieher Strom aus der Speicherzelle gezogen werden. Aus dem Auftreten bzw. Nichtauftreten eines nennenswerten Stromes in den Leiterzügen 15 und 16 kann somit der jeweils gespeicherte Binärzustand der adressierten Speicherstelle 21 erkannt werden.

In Fig. 2B ist ein fjr die in Fig.2A dargestellten Speicherzellen typischer Drainbereich vergrößert herausgezeichnet. Die Niob-, Nioboxyd, Wismut- und Aluminiumbereiche sind im Verhältnis zur Schnittdar-

Stellung nach F i g. I gleich bezeichnet. F.s ist zu erkennen. d?U die von der MOM-Diode bedeckte fläche innerhalb des Draindiffusionsgebiets 7 liegt und somit gegenüber der eigentlichen Feldeffekttransistor-Struktur keine zusätzliche Halbleiterfläche erfordert. Tatsachlich bedeckt eine einzelne Speicherzelle innerhalb der beschriebenen Speicheranordnung nicht mehr Platz als für einen einzelnen Feldeffekttransistor erforderlich wäre, womit eine ausgesprochen hohe Bitdichte auf einem derart integrierten .Speichcrplättchcn er/ielbar ist.

In [-"ig. 3 ist die aufeinanderfolgende Schichtung eines eine Speicheranordnung enthaltenden Halbleiter plättchens in einer Schniittliirstclliiiig entlang der Linie i-i von Fig. 2Λ zwischen den Wortleitungen der Speicherzelle dargestellt. Es ist wesentlich, daß die relativ hohen Ströme zum Umschalten der Niob-Nioboxyd-Wismut-Dioden über die einlagig ausgebildeten l.eiterziige 15 und 16 zugeführt werden, die ihrerseits durch die Oxvdschicht 25 von dem dotierten polykristallinen Silicium 19 isoliert sind. Das polykristalline Silicium 19 führt lediglich die Gatc-Adrcssicrsignale für den Feldeffekttransistor, wozu keine besonders gutlci (enden l.citerverbinclungen notig sind. Die Oxvdschicht 25 wird, wie im Zusammenhang mit F i g. I beschrieben, während des Reoxulatinnsschrities im Anschluß an die Source und Dr.imdiffusion ausgebildet.

Hierzu I Blatt ZcichnuiiCtMi

Claims (6)

Patentansprüche:

1. Integrierte Speicheranordnung mit einer mindestens zweier stabiler unterschiedlicher Widerstandszustände fähigen Metall-Oxyd-Metall-Diodenstruktur, dadurch gekennzeichnet, daß eine Niob-Nioboxyd-Wismutschichtenfolge (10, 11, 12) vertikal auf dem Drainbereich (7) einer Isolierschichtfeldeffekttransistorstruktur mit einer Siliciumgate-Elektrode (5) angeordnet ist und daü die Wort- bzw. Bitadressierleitungen durch die leitfähige Silicium-Gate-Elektrodenschicht (19, 20) bzw. durch in Kontakt mit dem Sourcebereich (6) und der Wismutschicht (12) stehende Leiterzüge (15—18) dargestellt sind.

2. Integrierte Speicheranordnung nach Anspruch !,gekennzeichnet durch einen Halbleiterkörper (1) eines ersten Leitfähigkeitstyps mit darin beabstandet angeordneten Dotierungsbereichen vom dazu entgegengesetzten Leitfähigkeitstyp als Source- bzw. Drainbereich (6, 7) einer Feldeffekttransistorstruktur, eine den Halbleiterkörper mit Ausnahme der Source- und Drainkontaktgebiete sowie des Gate-Elektrodenbereichs bedeckende relativ dicke Isolierschicht (2), eine den Halbleiterkörper im Gate-Elektrodenbereich bedeckende relativ dünne Isolierschicht (4) mit einer darauf aufgebrachten dotierten Siliciumschicht (5), einer ersten Elektrode auf dem im Halbleiterkörper angeordneten Sourcebereich (6) sowie der Niob-Nioboxyd-Wisrnutschichtenfolge (10, 11, 12) mit einer darauf angeordneten Eleiurode (14) auf dem im Halbleiterkörper angee/dneten Drainbereich (7).

3. Integrierte Speicheranordm ig nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das Silicium-Gate (5) im wesentlichen den gleichen Dotierungsgrad aufweist wie der Source· und Drainbereich (6,7).

4. Integrierte Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Niob-Nioboxyd-Wismutschichtenfolge (10, 11, 12) innerhalb des von dem Drainbereich (7) im Halbleiterkörper (1) eingenommenen Oberflächenbereiches auf dem Halbleiterkörper angeordnet ist.

5. integrierte Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Niob-Nioboxyd-Wismutschichtenfolge (10,11,12) über eine Platinsilizidschicht (9) mit dem zugehörigen im Halbleiterkörper (1) ausgebildeten Drainbereich (7) in Verbindung steht.

6. integrierte Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei einer Ausbildung mehrerer derartiger Speicherzellen (21 in F i g. 2A) in einem Halbleiterkörper die Bit-Adressierleitungen durch parallel zueinander auf einer Isolierschicht (23) verlaufende und vorzugsweise aus Aluminium gebildete Leiterzüge (15—18) dargestellt sind und in elektrischem Kontakt zu den Söürcebefeicrieri (22) bzw. zu den Niob-Nioboxyd-Wismut-Elektroden (auf 24) stehen und daß die Wort-Adressierleitungen (19, 20) von den darunter liegenden und etwa rechtwinklig zu den Leiterzügen (15 — 18 ) verlaufenden Silicium-Gate-Bereichen gebildet sind.

Die Erfindung betrifft eine integrierte Speicheranordnung mit einer mindestens zweier stabiler unterschiedlicher Widerstandszustände fähigen Metall-Oxyd-Metall-Diodenstruktur.

Für integrierte Speicheranordnungen ist weitgehend der Einsatz von Speicherzellen bekannt geworden, die aus der Reihenschaltung eines FET und eines speichernden Elements, z. B. eines Speicherkondensators, aufgebaut sind, vgl. z. B. US-PS 33 87 286. Danebei, sind

ίο jedoch auch zweier stabiler elektrisch unterschiedlicher Zustände fähige Schaltdioden mit einer Schichtenfolge Niob-Nioboxyd-Wismut sowie deren grundsätzliche Eignung für Speicheranwendungen bereits bekanntgeworden. Solche Dioden werden in der Literatur auch als MOM (Metall-Oxyd-Metall)-Dioden bezeichnet. Eine der früheren Arbeiten über solche MOM-Dioden wird beispielsweise durch den Aufsatz »Electrode Effects and Bistable Switching of Amphorous Nb₂O₅ Diode:«, von T. W. Hickmott in der Zeitschrift Solid State Electronics, 1970, Band 13, Seiten 1033-I047 dargestellt Solche Dioden weisen elektrisch reversible bistabile Widerstandszustände auf, wenn sie in bestimmter Weise betrieben werden. Die Mehrzahl solcher MOM-Dioden einschließlich der Nioboxyd-Wismutdioden werden so hergestellt, daß sie sich zunächst im Zustand niedriger Leitfähigkeit befinden. Nach ihrer Herstellung werden die Dioden einer elektrischen Durchbruchsbehandlung unterzogen, aufgrund derer sie einen Zustand hoher Leitfähigkeit einnehmen. In der Folge können die

μ Dioden durch Anlegen von Schaltspannungen entsprechender Polarität zwischen einem stabilen Zustand hohen Widerstandes sowie einem stabilen Zustand niedrigen Widerstandes umgeschaltet werden. Beide Zustände sind permanent in dem Sinne, daß sie auch bei einem Wegfall der angelegten Betriebsspannungen über eine längere Zeit ihren einmal eingenommenen Zustand aufrechterhalten bleiben. Obwohl die ersten Entwicklungsarbeiten vermuten ließen, daß diese Dioden gegenüber einem Betrieb mit häufig-'in Umschreiben anfällig sein könnten, ist ihre Stabilität bei wiederholten Leseoperationen jedoch außerordentlich geeignet, sie für elektrisch änderbare Festwertspeicher einzusetzen.

Eine mittels solcher MOM-Dioden aufgebaute Speicherzelle könnte demnach für solche Schaltungsan-Wendungen eine attraktive Lösung darstellen, bei denen eine hohe Packungsdichte sowie geringe Integrationskosten im Vordergrund stehen. Die Schaffung einer in Massenfertigung herstellbaren MOM-Speicheranordnung hängt jedoch noch sehr von weiteren Leistungs-, Struktur- und Verfahrensverbesserungen ab.

Wie bereits erwähnt wurde, können solche MOM-Dioden durch Anlegen von geeigneten Schaltspannungen bestimmter Polarität zwischen ihren zwei stabilen Widerstandszuständen umgeschaltet werden. Das Erfordern is eines reversiblen Stromflusses durch die MOM-Diode während eines Schreibvorgangs bringt es jedoch mit sich, daß ein in beiden Polaritätsrichtungen wirkender Schalter in Reihe mit jeder MOM-Diode vorgesehen müßte, um die bei der Ausbildung von Matrizenspeichern bekannten nachteiligen Leckstromeffekte auszuschalten. Ein weiterer Gesichtspunkt ist stets der, daß man mit einer möglichst geringen Anzahl von Verfahrensschritten auskommen möchte, um die notwendigen Leitungswege zum Zuführen der Betriebs-

(v'> signale auszubilden, wobei Leitungskreuzungsstellen wegen ihrer technologischen Problematik nach Möglichkeit verhindert werden sollten. In diesem Zusammenhang muß zusätzlich noch beachtet werden, daß