DE2257648A1 - Integrierte speicheranordnung - Google Patents

Description

Die Erfindung betrifft eine integrierte Speicheranordnung mit einer mindestens zweier unterschiedlicher Widerstandszustände fähigen Metall-Oxyd-Metall Diodenstruktur.

Zweier stabiler elektrisch unterschiedlicher Zustände fällige Schaltdioden mit einer Schichtenfolge Niob-Nioboxyd-Wismut sowie deren grundsätzliche Eignung für Speicheranwendungen sind bereits bekannt geworden. Solche Dioden werden in der Literatur auch als MOM (Metall-Oxyd-Metall)-Dioden bezeichnet. Eine der früheren Arbeiten über solche MOM-Dioden v/ird beispielsweise durch den Aufsatz "Electrode Effects and Bistable Switching Of Amphorous Nb₃O₅ Diodes", von T.W. Hickmott in der Zeitschrift Solid State Electronics, 1970, Band 13, Seiten 1033 -" 1047 dargestellt» Solche Dioden weisen elektrisch reversible bistabile Widerstands ζ us tände auf, wenn sie in bestimmter Weise betrieben werden. Die Mehrszahl solcher MOM-Dioden einschließlich der Nioboxyd-Wismutdioden werden so hergestellt, daß sie sich zunächst im Zustand niedriger Leitfähigkeit befinden. Nach ihrer Herstellung werden die Dioden einer elektrischen Durchbruchsbehandlung unterzogen, aufgrund derer sie einen Zustand hoher Leitfähigkeit einnehmen. In der Folge können die Dioden durch

3098 26/0748

-2- 2.2576 A 8

Anlegen von Schaltspannungen entsprechender Polarität zwischen einem stabilen Zustand hohen Widerstandes sowie einem stabilen Zustand niedrigen Widerstandes angeschaltet warden. Beide Zustande sind permanent in dem Sinne, daft sie auch bei einem Wegfall der angelegten Betriebsspannungen Über eine längere Seit ihren einmal eingenoamenen Instand aufrechterhalten bleiben* Obwohl die ersten Entwicklungsarbeiten vermuten lieflen, daß diese Dioden gegenüber einem Betrieb mit häufigem Umschreiben an» fällig «ein könnten, ist ihr« Stabilität bei wiederholten Leeeoperatlonen jedoch aufterordentlich geeignet« sie für elektrisch änderbare Festwertspeicher einzusetsen.

Eine mittels solcher MOM-Dioden aufgebaut· Speicherzelle könnte demnach für solch· Schaltungsanwendungen eine attraktiv· Lösung darstellen, bsi denen eine höh· Packungsdichte sowie gering« Integratlonskosten im Vordergrund stehen· Die Schaffung einer in Massenfertigung herstellbaren MOM-Speicheranordnung hingt jedoch hoch sehr von weiteren LeIstungs-. Struktur- und Verfahrensverbesserungen ab.

Wie bereits erwähnt wurde, können solch« MOM-Dioden durch Anlegen von geeigneten Schaltspannungen bestimmter Polarität «wischen ihren sw«l stabilen Widerstandssuständen umgeschaltet werden. Das Erfordernis sin·· reversiblen Stromflusses durch dl· MOM-Diode während ein·· Sohreibvorgangs bringt es jedoch mit sich, daft «in in beiden Polar!titerichtungen wirkender Schalter in Reihe mit jeder MOM-Diode vorgesehen rauete, um die bei der Ausbildung von Matrlsenspelchern bekannten nachteiligen Leckstromeffekte auszuschalten. Bin w«lt«r«r Gesichtspunkt ist stets der, daft man mit einer möglichst geringen Anzahl von Verfahrensschritten auskommen möchte, um die notwendigen Leitungewege turn Zuführen der Betriebesignale aussubilden, wobei Leitung** kreusungssteilen wegen ihrer technologischen Problematik nach Möglichkeit verhindert werden sollten. In diesem Zusammenhang muft ausätslich nooh beachtet werden, daft sum Einschreiben der stabilen Diodensustände sum Teil recht hohe Ströme erforderlich sind.

ΡΣ 970 091

309826/0748

Die Aufgebe der Erfindung besteht darin, eine Speicheranordnung anzugeben, welche die mit solchen MOM-Dioden erzielbaren Effekte, nätnlich die Möglichkeit unterschiedlicher elektrischer Zustände, so auszunutzen gestattet» das insgesamt die allgemein an integrierte Speicherschaltungen zu stellenden Anforderungen nach einer möglichst großen Packungsdichte sowie einfacher und zuverlässiger Herstellbarkeit erfüllt sind.

Gemäß der Erfindung ist die Lösung dieser Aufgabe dadurch gekennzeichnet, daß eine Niob-Nioboxyd-Wismut Schichtenfolge auf den Drainbereich einer Xsollerschlchteffekttranslstorstruktur mit einer Siliclurogate-Elektrode angeordnet ist und daß die Wort- bzw. Bitadresslerleitungen durch die leitfähige Silicium-Gate-Elektrodenschicht bzw. durch in Kontakt mit dem Sourcebereich und der Wismutschicht stehende Leiterzüge dargestellt sind. Die Feldeffekttransistoretruktur 1st mit einer Silicium-Gate-Elektrode ausgebildet/ die in bekannter Weise während des Source- und Draindiffusionsschrittes als Maske dient. Das Siliciurn-Gate schützt weiterhin das darunter liegende Gateoxyd vor Verunreinigungen wÄhrond der Bildung der MOM-Schichtenfolge. Die erforderlichen Leiterzugverbindungen werden einmal durch Aluniniun-Leiterzüge zum anderen durch das leitfÄhige Sllicium-Oate dargestellt. Xn vorteilhafter Weise können daher die Aluminium-Leiterzüge zur Zuführung der relativ hohen Schreibströme eingesetzt werden, wobei gleichzeitig aufgrund der guten Leitfähigkeit dieser metallischen LeIterzüge nur minimale Stromverluste in der Speicheranordnung auftreten. Auf der anderen Seite dient zur Wortadressierung das leitfÄhige Siliciusa-Gate, an dessen Leitfähigkeit wegen der lediglich geringen Wortadressierströme nur geringe Anforderungen zu stellen sind. Alles in allem ergibt die erflndungsge-DTtHBe Struktur eine bezüglich der Leiterzug führungen kreuzungsfreie Anordnung. Durch die vertikale Ausbildung der MOM-Schichtenfolge direkt auf dem Drainbereich der Feldeffekttransistoretruktur ist darüberhlnaus eine sehr hohe Packungsdichte erzielbar. Es wird lediglich pro Speicherzelle eine Halbleiter-

Pl 970 O91 ' _s

309826/0748

flache für eine einzige Feldeffekttransistorstruktur benötigt. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet·

Die Erfindung wird in folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.

£s zeigern

Flg. l eine vereinfachte Schnittansicht einer einzelnen Speicherzelle gextäfi der Erfindung;

Fig. 2A die Draufsicht auf einen Teil einer Speicherzellenanordnung unter Verwendung von Speichersellen nach Fig. 1;

Fig. 2B eine Draufsicht auf den Drain-Kontaktbereich

der Anordnungen nach den Fig. 1 und 2 und

Fig. 3 eine vereinfachte Schnittdarstellung durch

die Anordnung nach Fig. 2A entlang der Schnittlinie 3-3.

Die Speicherselle nach Flg. 1 besteht aus einen N-Kanal Isolierschicht Feldeffektransistor vom Anreicherungetyp nit einen Sillciun-Gate, bei den direkt auf die Drain-Elektrode eine bistabile Schaltdiode von MOM-Typ (Metall-Oxyd-Netall) aus Nlob-Nloboxyd-Ifismut aufgebracht ist. Die Feldeffekttraneistorstuktür besteht aus einen P-Siliciumsubstrat It das zur Schaffung einer naakiarenden Oxydschicht 2 oxydiert ist. Das Oxyd ist in den Source-, Drain- und Gatebereichen 3 entfernt, über den Bereichen 3 ist ein relativ dünnes Gatedielektrikum, s.B. aus Siliciunoxyd 4, und darüber eine polykristalline Siliciunschicht 5 aufgebracht. Die polykristalline Siliciumschicht sowie das dünne Oxyd werden zur Abgrenzung des Gate-

FI 970 091

309826/0748

2257S48

Elektrodenmustere sowie zur Ausbildung der Source- und Brain-Dlffusioneöffrmngen subtraktiv gefitzt· Die I?+ Source- und DrainrDiffusionsbereiche 6 und 7 werden im Substrat 1 ausgebildet, wobei gleichzeitig die polykristalline Siliciumschicht 5 durch diesen Diffusionsechritt leitfähig gedacht wird. Ir. . Anschluß an die Reoxydation werden die Kontaktlöcher zu den Source- und Drainbereichen geöffnet« und es wird Platin zur Bildung der Source- und Drainkontakte 8 und 9 in das Silicium einlegiert· Durch diesen in rohen Zügen beschrieben Verfahrens ablauf wird eine Feldeffekttransistorstruktur mit selbstjustiertem Silicium-Gate geschaffen.

In dero hler beschriebenen Auaführungsbeiapiel besteht die eingangs erwähnte MOM (Metall-Oxyd-Metall)-Diode aus der Niobschicht io, die auf den Platinsilizid-Dralnkontakt 9 niedergeschlagen, dann naft anodisch in Nioboxyd 11 umgewandelt und schließlich durch die Wismutschicht 12 als Diodenelektrode bedeckt ist. Abschließend let eine Aluminiuntschlcht aufgebracht und subtraktiv zur Bildung des Source-Kontakts 13, des Diodenelektrodenkontakts sowie de« Leitungsmast«r« für die Speicheranordnung in Fig. 2Λ

Die in Fig. 2A dargestellten Aluminiumleiterzuge 15-18 sind parallel zur Y-Koordinat« der Speicheranordnung angeordnet, wahrend sich die dotierten Polyailicium-Gate-Leiterzüg« 19 und parallel zur X-Achse erstrecken. Die Wortadressignale sum Schreiben und Lesen werden an die Leiter 19 und 20 und die Bit-Schreibsignale an die L«iterpaare 15 und 16 oder 17 und 18 angelegt. Di· zugehörige Polarität hängt davon ab, welcher Binärzustand in die jeweilige Speicherzeil· eingeschrieben werden soll. Soll beispielsweise die Speicherzelle 21 mit der Source 22, den Gate 23, der Drain 24 und der MOM-Diode darauf in einen ersten BinKrzustand versetzt werden, werden die Polysiliciundeitung 19 sowie der Leiterzug 15 in Verhältnis zum Leiterzug 16 so ausreichend positiv gemacht, daß die MOM-Diode in den gewünschten BinHrzustand übergeht. Um zu

FI 970 091

30982 6/0748 '

- ⁶ - · . ..■ 225764B- ·

erreichen, daft die MOM-Diode in den entgegengesetzten BInHrsustand übergeht, erhllt dia adressierte Speicherseil· 21 über dia Leiterzüge 15 und 16 ein Schreibpotential mit entgegen-* gasetstar Polarität und dasu ausreichender Amplitude. Das Auslesen des jeweiligen Speichersustandes wird'bewerkstelligt, in dam an dia Leiterzüge 15 und 16 sowie 19 genügend grofle Potentiale angelegt werden, um die Speicherseil· 21 leitend su machen und um aua der zugeordneten MOM-Diode einen Strom wesentlicher Grüfte su ziehen, wenn sich diese In ihrem Zustand niedrigen Widerstandes befindet. Wann die zugehörige MOM-Diode in'ihrem Zustand hohen Widerstandes ist, kann'unter .den gleichen Adresslerbedingungen kein wesentlicher Strom aus der Speicherselle gesogen werden. Aus dam Auftreten bzw. Nichtauf treten einea nennenawerten Stromes in den Leiterzügen IS und II.kann somit'der jeweils gespeicherte BinSrzustand der adressierten Speicherstelle 21 erkannt werden· '

Zn Flg. 2B ist ein für die in Fig. 2A dargestellten Speicherzellen typische Drainbereich vergrößert herausgezeichnet. Die Hiob-, Nloboxyd-, Wismut- und Alumlniumbereiclie sind Im Verhältnis zur Schnittdarstellung nach Fig. 1 gleich bezeichnet. Bs ist su erkennen, daft die vo der MOM-Diode bedeckte Fliehe innerhalb daa Draindiffusionsgebiets 7 liegt und aomit gegenüber der eigentlichen Feldeffekttransistorstruktur keine zusätzlich· Halbleiterfliehe erfordert. Tatsächlich bedeckt eine einzelne Speicherzelle innerhalb dar beachriebenen Speicheranordnung nicht mehr Plats ala für einen einseinen Feldeffekttransistor erforderlich wire, womit eine ausgesprochene hohe Bitdichte auf einem derart integrierten Speioherpllttchen ersielbar ist·

Zn Fig. 3 ist die aufeinanderfolgende Schichtung eines eine Speicheranordnung enthaltenen Halbleiterpllttchena in ainar Schnittdarstallung entlang der Linie 3-3 von Flg. 2A zwischen den Wortleitungen der Speicherselle dargosteilt. Ein weaentlichee Merkmal der vorliegenden Erfindung besteht darin, daft die relativ hohen Ströme zum Umschalten dar NIob-Nioboxyd-wisKiut-DIoden über

FI 970 091

309826/0748

■ ■ ' - ⁷ - 2257640

die einlagig ausgebildeten Leitersüge 15 und 16 zugeführt werden, die ihrerseits durch die Oxydschicht 25 von deir« dotierten polykristallinen Silicium 19 isoliert sind. Das polykristalline Silicium 19 führt lediglich dl« Gate-Adressiersignale für den Feldeffekttransistor* wozu keine besonders gutleitenden Leiter-Verbindungen nötig sind. Die Oxydschicht 25 wird/ wie im Zusammenhang mit Fig. 1 beschrieben, während des Reoxydationsschrittes im Anschluß an die Source- und Draindiffusion ausgebildet.

FI 970 091

309826/0748

Claims (1)

1. 2257S48

   PA TE N T AHS P RU CH E

   Integrierte Speicheranordnung mit einer mindesten· zweier stabiler unterschiedlicher Widerstandssustlnde fähigen Metall-Oxyd-Metall Diodenstruktur, dadurch gekennzeichnet, daß eine Nlob-Nioboxyd-Wisnutschichtenfolge vertikal auf den Drainbereich einer Isolierechichtfeldeffekttransistorstruktur mit einer Siliclungate-Elektrode angeordnet 1st und daß die Wort- bzw. Bitadressierleitungen durch die leitflhige Slliclum-Gate-Elektrodenschicht bzw. durch in Xontakt mit den Sourcebereich und der Wismutschicht stehende Leitersflge dargestellt sind.

   2. Speicheranordnung nach Anspruch 1, gekennzeichnet durch einen Halbleiterkörper eines ersten Leitflhigkeitstyps mit darin beabstandet angeordneten Dotierungsbereichen von dazu entgegengesetzten Leitfähigkeit·typ als Source- bzw. Drainbereich einer Feldeffekttransistoretruktur, eine den Halbleiterkörper nit Auenahne der Source- und Drainkontaktgebiete sowie des Gate-Elektrodenbereich· bedeckende relativ dicke Isolierschicht, eine den Halbleiterkörper im Gate-Elektrodenbereich bedeckende relativ dünne Isolierschicht nit einer darauf aufgebrachten dotierten Sllicunechicht, einer ersten Elektrode auf einem der in Halbleiterkörper angeordneten Dotierungsbereiche sowie einer Niob-Nioboxyd-Wismutachichtenfolge mit einer darauf angeordneten Elektrode auf den ist Halbleiterkörper angeordneten jeweiligen zweiten Dotierungeberelch.

   3c Speicheranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das Sillcium-Gate in wesentlichen den gleichen Dotierungegrad aufweiet wie der Source- und Drainbereich.

   PI 970 091

   3098 2 6/0748

   4. Speicheranordnung nach einem der vorhergehenden Ansprüche» dadurch gekennzeichnet, daß die Nlob-Nioboxyd-Wismutschichtenfolge innerhalb des von dem zugehörigen Dotierungsbereich im Halbleiterkörper eingenommenen Oberflächenbereiches auf dem Halbleiterkörper angeordnet ist.

   5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Niob-Nioboxyd-Wierautachichtenfolge iXbex eine Platinsilizidschicht mit dem zugehörigen im Halbleiterkörper ausgebildeten Dotierungebereich in Verbindung steht.

   6. Speicheranordnung nach einem der vorhergehenden Ansprüche/ dadurch gekennzeichnet, daβ bei einer Ausbildung mehrerer derartiger Speicherzellen in einen Halbleiterkörper die Bit-Adressierleltungen durch parallel zueinander auf einer Isolierschicht verlaufende und vorzugsweise aus Aluminium gebildete Leiterzüge dargestellt sind und in elektrischem Kontakt zu den Sourcebereichen bzw· zu den Niob-Nioboxydftismut Elektroden stehen und daß die Hort-Adressierleitungen von den darunter liegenden und etwa rechtwinklig zu den Leiterzügen verlaufenden Siliclum-Gate-Bereichen gebildet sind.

   FI 970 091

   309826/0748

   4fr

   Leerseite