DE2705757A1

DE2705757A1 - Ram-speicher

Info

Publication number: DE2705757A1
Application number: DE19772705757
Authority: DE
Inventors: Hiroyuki Kinoshita
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-02-13
Filing date: 1977-02-11
Publication date: 1977-08-18
Also published as: US4131906A; FR2341178A1; GB1558205A; JPS5853512B2; FR2341178B1; JPS5298486A; DE2705757C2

Description

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · O. TROSSE · ?. PO^LMEIER _?2

1O.2.1977 - λ -

-δ.

Tokyo Shibaura Electric Company Limited

72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken, Japan

RAM-Speicher

Die Erfindung betrifft einen mit MOS-FETs ausgestatteten dynamischen RAM-Speicher {Random Access Memory) kurzer Zugriffszeit mit einem Halbleiter eines ersten Leitfähigkeitstyps, einer Vielzahl von Adressleitungen und einer Vielzahl von Speicherzellen, die jeweils eine gegenüber dem Halbleitersubstrat durch einen Isolierfilm isolierte Kondensatorelektrode sowie einen nahe dem Kondensator angeordneten MOS-FET für die Informationseingabe und die Informationsaufgabe aufweisen, der zwei Elektrodenbereiche zeigt, deren einer mit einer Datenübertragungsleitung verbunden ist^und einer in der Nähe der Kondensatorelektrode vorgesehenen, von dieser isolierten Steuerelektrode des Transistors.

Im allgemeinen gilt für einen auf einem Halbleitersubstrat aufgebauten RAM-Speicher, daß die von den einzelnen Speicherzellen belegte Fläche fast den gesamten Flächenbereich des Halbleiterchips einnimmt. Bei den neuesten, nach dem MOS-Prinzip erstellten Speichern ist zur Erhöhung der Speicherkapazität vielfach ein Aufbau verwendet worden, der als Ein-Transistor-Ein-Kondensator-Speicherzellensystem bekannt ist. Bei entsprechend diesem System aufgebauten Speichern ist der von einer einzigen Speicherzelle belegte Platz klein und im Aufbau einfach: die je Bit vorgesehene einzelne Speicherzelle besteht aus einem Transistor und einem Kondensator.

Zu der aus einem Transistor und einem Kondensator bestehenden Speicherzelle gehören ein MOS-Transistor für die Informationseingabe und die Informationsausgabe und ein zwischen den MOS-Transistor und einer.Stromquelle in Reihe geschalteter Kondensator zur Speicherung der Information. Eine Adressenleitung

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD .VÖLLER · D. 3R0SS2 · f. PCLLMEIER 72

- bh -

27057 57 5.2^1977

•V·

steht mit der Steuereungsgattelektrode des MOS-Transistors/Metalloxidhalbleiter-Transistors in Verbindung, wohingegen die Datenübertragungsleitung mit einem Elektrodenbereich dieses Transistors in Verbindung steht. Das Eingeben und das Ausgeben des Datenbits, das vom Transistor aus gesteuert und geregelt wird, wird dadurch bewerkstelligt, daß der Kondensator aufgeladen und entladen wird ο

Zu dem für die Herstellung einer Ein-Transistor-ZEin-Kondensator-Speicherzelle bisher bekannten Verfahren gehören die nachstehend angeführten Einzelschritte:- die Anordnung und Herstellung einer zum MOS-Transistor/ Metalloxidhalbleiter-Transistor gehörenden Steuergattelektrode aus polykristallinem Silizium über zwei eindiffundierten Elektrodenbereichen einer Halbleiterträgerschicht, wobei einer dieser Elektrodenbereiche mit der Datenübertragungsleitung verbunden wird, die durch eindiffundieren von Verunreinigungen oder Fremdatomen in die Halbleiterträgerschicht hergestellt wird oder hergestellt worden ist; die Herstellung einer Kondensatorelektrode - diese Kondensatorelektrode entsteht dadurch, daß nahe dem polykristallinen Silizium des MOS-Transistors/Metalloxidhalbleiter-Transistors auf der Halbleiterträgerschicht zwischen der Elektrode und der Halbleiterträgerschicht eine Isolierschicht angeordnet und hergestellt wird; schließlich das Aufschalten einer Hochspannung auf die Elektrode des Kondensators, was wiederum zur Folge hat, daß in der Halbleiterträgerschicht eine Inversionsschicht oder Sperrschicht entsteht, die sowohl als der andere Elektrodenbereich des Transistors als auch als die andere Elektrode des Kondensators wirksam wird. Eine über der Isolierschicht angeordnete und

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD FÜLLER · D. GPUSSE ■ F. PC¹LLMEIER 72

- bh -

27Π57 57 5.21977

Aluminium bestehende Speicheradressenleitung wird mit einem Kontaktteil der Steuergattelektrode verbunden.

Die Verbindung zwischen der Speicheradressonleitung und der Steuergattelekektrode wird über ein zu dieser Elektrode führendes Kontaktloch hergestellt, so daß für jede Speicherzelle ein Kontaktloch erforderlich ist. Soll die Speicherkapazität jo Chip erhöht werden, dann bedeutet dies, daß auch die Anzahl der Kontaktlöcher größer wird und der Halbleiterchip eine große Abmessung haben muß. Soll demgegenüber die Integrationsdichte oder Packungsdichte verbessert werden, dann bedeutet dies, daß die Kontaktlöcher immer winziger ausgeführt werden müssen, was dann wiederum zur Folge hat, daß nicht soviel Stückzahlen hergestellt werden können.

Darüber hinaus werden bei diesem Arbeitsverfahren die Steuergattelektrode des MOS-Transistors/Metalloxidhalbloitor-Transistors und die eine Elektrode des Kondensators im gleichen Arbeitsgang dadurch hergestellt, daß zuerst eine über die ganze Fläche reichende Schicht aus polykristallinom Silizium angeordnet und aufgetragen wird, woraufhin dann die beiden Elektroden durch einen Ätzvorgang wieder freigelegt werden. Damit eine entsprechend saubere Trennung zwischen der Steuergattelektrode und der Kondensatorelektrode gewährleistet ist, muß nach dem Atzvorgang zwischen diesen Elektroden ein Abstand von mindestens 5 /um vorhanden sein, das ist dann der kleinste Trennabstand der unter Verwendung einer Maske mit der derzeitig gegebenen Ätztechnik erzielt werden kann. Durch den relativ großen Abstand

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÜL..EF. · D. GPOSSE · F. PGLLMEIER 72

27Π57 57 -9.

zwischen den Elektroden in jeder Speicherzelle ist die Integrationsdichte oder Packungsdichte, die bei dem Speicher erzielt werden kann, Einschränkungen unterworfen.

Ein Ziel dieser Erfindung ist somit die Schaffung eines dynamischen RAM-Speichers oder eines dynamischen Direktzugriff Speichers mit einer hohen Integrationsdichte und Packungsdichte.

Zu einem dynamischen RAM-Speicher oder dynamischen Direktzugriffspeicher dieser Erfindung, der mit MOS FETs/ Metalloxidhalbleiter-Feldeffekttransistoren arbeitet gehören:- eine Halbleiterträgerschicht mit einer ersten Leitfähigkeit oder Polarität; mehrere Datenübertragungsleitungen, die als Verunreinigungsschichten/Fremdatomschichten anderer Leitfähigkeit oder Polarität in die Halbleiterträgerschicht eindiffundiert sind; mehrere Speicheradressenle.itungen; mehrere Speicherzellenpaare, wobei die Speicherzellen eines jeden Speicherzellenpaares zwischen den Datenübertragungsleitungen nebeneinander angeordnet sind, wobei sich jede Speicherzelle zusammensetzt aus einem Kondensator - dieser Kondensator gebildet aus einer Kondensatorelektrode, die im Hinblick auf die Halbleiterträgerschicht und gegen diese Halbleiterträgerschicht durch eine Isolierschicht getrennt ist - und einem in Kondensatornähe angeordneten MOSFET/Μθ-talloxidhalbleiter-Feldeffekttransistor für das Ausgeben und Eingeben der Information, wobei zu diesem Feldeffekttransistor eine SteuergatteleKtrode und zwei Elektrodenbereiche gehören, von denen einer mit der benachbarten Datenübertragungsleitung verbunden ist; schließlich auch noch für jedes Speicherzellenpaar eine zweite

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. GPOSSE · F. POLLMEIER 72

27Π5757

Leitung, die die Steuergattelektroden der beiden Speicherzellen miteinander verbindet und derart über den Kondensatorelektroden dieser Speicherzellen angeordnet ist, daß sie gegenüber diesen Kondensatorelektroden durch eine Isolierschicht isoliert und getrennt ist; dieser zweiten Leitung ist ein einziges Kontaktloch zugeordnet, durch das die zweite Leitung mit der Speicheradressenleitung verbunden ist. Damit aber ist nur ein einziges Kontaktloch für jedes Speicherzellenpaar erforderlich, so daß die für dtm Halbleiterchip erforderliche Anzahl gleich der Hälfte der Speicherzellen-Anzahl ist. Darüber hinaus sind in jeder Speicherzelle die Kondensatorelektrode und die Transistor-Steuergattelektrode durch einen Isolierfilm gegeneinander isoliert, so daß als Folge davon die Gesamtabmessung einer jeden Speicherzelle verringert wird, so daß mehr Speicherzellen auf der Ilalbleit erträgers chicht angeordnet werden können,

Ziel dieser Erfindung ist zum andern auch ein Verfahren zur Herstellung eines dynamischen RAM-Speichers oder dynamischen DirektzugriffSpeichers„ Zu diesem Verfahren gehören die nachstehend angeführten Einzelschritte:- zunächst einmal die Auftragung eines dünnen Isolierfilmes auf eine Halbleiterträgerschicht; die Herstellung eines ersten Leiters, dessen Endteil durch den ersten Isolierfilm oder die erste Isolierschicht derart gegen die Halbleiterträgerschicht isoliert ist, daß eine Elektrode eines Kondensators entsteht; die Umwandlung der Oberfläche des zum ersten Leiter gehörenden Endteiles in einen zweiten Isolierfilm oder eine zweite Isolierschicht; die Herstellung eines dem ersten Leiter benachbarten

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD VÖLLER · D. GPOSSc · F. PGLLMEIER 72

- bh -

77HS7 57 5.2.1977

— β —

zweiten Leiters für die Steuergattolektrodo eines MOS FET/Metalloxidhalbleiter-Feldeffekttransis tors auf einer Steuergattisolierschicht auf der Halbleiterträgerschicht, wobei die zweite Isolierschicht in Querrichtung den ersten Leiter gegen den zweiten Leiter isoliert.

Diese Erfindung wird nachstehend nun anhand des in Zeichnung dargestellten Ausführungsbeispieles ( der in Zeichnung dargestellten Ausführungsbeispiele) näher erläutert. Die Zoictinung zeigt in:-

Fig. 1 Ein Sclmltbild für ein Speicherzellenpar der Ein-Transistor-/Ein-Kondensator-Speieherzeilen.

Fig. 2 Die schaltungsmäßige Anordnung des mit Fig. 1 dargestellten Speicherzeilenpaares.

Fig. 3 Einen in die Linie II-II von Fig. 2 gelegten Vertikalschnitt„

Fig. ^tA Schnittdarstellungen, die die auf eiiiariderf ol-

bis hF

genden Arbeitsgänge bei der Herstellung eines mit Fig« 2 und Fig. 3 dargestellten RAM-Speichers oder DirektzugriffSpeichers wiedergeben.

Fig. 5 Einen Schnitt durch eine geänderte und modifizierte Ausführung des Erfindungsgegenstandes.

Fig. 6 Alternative Anordnungen von RAM-Speicher-

und 7

systomon.

In jeder der mit Fig. 1 dargosteilton Speicherzellen ist zum Speichern eines Datenbus ein Kondensator Cs schaltungsmäßig zwischen einer Stromquelle T und einem MOS FET/Metalloxidhalbleiter-Foldoffekttransistor Tr, der das Eingeben und Ausgeben der Daten steuert und regelt, angeordnet. Die Steuergattelektrode des MOS FET/

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD POLLER · D. GROSSt · ^c. PCLLMEIER 72

- bh -

2705757 5.2.1977

Metalloxidhalbleiter-Feldeffekttransistors ist auf die Speicheradressenleitung AL geführt, während eine andere Elektrode dieses Transistors mit einer Datenübertragungsleitung DL verbunden ist.

Die mit Fig. 1 dargestellten Transistoren und Kondensatoren sind in eine Halbleiterträgerschicht eingearbeitet, wie dies im weiteren Verlauf dieser Patentanmeldung noch ausführlich beschrieben werden wird. In diesem Zusammenhang sei darauf hingewiesen, daß in den Halbleiterchip eine sehr große Anzahl von Speicherzellenpaaren eingearbeitet und dann mit den verschiedenen Speicheradressenleitungen und Datenübertragungsleitungen verbunden werden.

Fig. 2 und Fig. 3 zeigen nun in der Draufsicht und im Schnitt den Aufbau und die Konstruktion der mit Fig. 1 wiedergegebenen Speicherzellen. In die Halbleiterträgerschicht 2k sind die beiden Schichten 20 und 21, die gegenüber der Leitfähigkeit oder Polarität der Halbleiterträgerschicht eine entgegengesetzte Leitfähigkeit oder Polarität haben, derart eindiffundiert, daß die mit Fig.l dargestellten Datenübertragungsleitungen DLl und DL 2 entstehen. Von diesen eindiffundierten Schichten werden auch die Elektrodenbereiche für die beiden MOS-Transistoren/Metalloxidhalbleiter-Transistoren gebildet. Ein erster Stromleiter 22 ist derart auf der Halbleiterträgerschicht 24 angeordnet, daß er durch eine SiliziunsGxidschicht oder durch eine andere Isolierschicht 25 gegen die Halbleiterträgerschicht 2k isoliert ist. Die Enden 22A und 22B sind jeweils als eine Elektrode der Kondensatoren Cs1 und Cs2 ausgeführt. Die Enden 23A und 23B eines zweiten Stromleiters 23 befinden sich mit den Enden 22A und 22B

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MOLl ER · 0. '5RCSSL · ·^:. POuLMEIER 72

27Π57 57

des ersten Stromleiters 22 in der gleichen Ebene, sind aber geggen diese Enden 22A und 22B durch dünne Isolierschichten isoliert. Der übrige Teil des zweiten Stromleiters 23 ist derart über dem ersten Stromleiter 22 angeordnet, daß er gegen diesen ersten Stromleiter 22 isoliert ist.Bei den Endteilen 23A und 23B des zweiten Stromleiters 23 handelt es sich um die Steuergattelektroden der MOS-Transistoren/Metalloxidhalbleiter-Transistoren Tr₁ und Tr„. Die Stromleiter 22 und 23 sind vorzugsweise als Schichten aus polykristallinem Silizium ausgeführt. An einem Kontaktloch 26 ist der zweite Leiter 23 mit einer Metallschicht 27 verbunden, die die Speicheradressenleitung AL1 nach Fig. 1 bildet.

Die Bereiche und Zonen der polykristallinen Siliziumschich ten 22 und 23, die in Fig. 2 mit gestrichelter Linie dargestellt sind, jeweils die Kondensatoren Cs und die MOS-Transistoren/Metalloxidhalbleiter-Transistoren Tr. Zu erkennen ist, daß die sich genau unter diesen Bereichen befindliche Isolierschicht dünner ausgeführt ist als in den anderen Bereichen.

Die Inversionsschichten oder Sperrschichten 28 und 29 werden in der Oberfläche der Halbleiterträgerschicht 2k dadurch herbeigeführt, daß an den ersten Stromleiter 22 eine hohe Spannung angelegt wird. Diese Inversionsschichten oder Sperrschichten bilden jeweils die anderen Elektroden des Kondensators Cs- und des Kondensators Cs„ sowie auch die übrigen Elektrodenbereiche der Transistoren Tr₁ und Tr„. Die Kapazität der Kondensatoren wird somit bestimmt durch die Inversionsschichten oder Sperrschichten, durch die dünne Isolierschicht und durch die

PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER D. GROSSC · F. POLLMEIER 72

- bh -

2 7 D B 7 5 7 5.21977

— w ~

■ft.

Teile 22A und 22B, während ein jeder der Transistoren gebildet wird durch eine Datenübertragungsleitung 20 und eine Inversionsschicht oder Sperrschicht sowie durch die Steuergattelektrode,die von dem Endteil des Leiters 23 gebildet wird.

Der in Querrichtung gegebene Abstand zwischen der Steuergattelektrode einer jeden Speicherzelle und der entsprechenden Kondensatorelektrode ist fast gleich Null. Diese beiden Elektroden sind, wie dies noch ausführlicher erläutert wird, nur durch eine dünne Isolierschicht voneinander getrennt, wodurch wiederum die Fläche je Speicherzelle verringert und die Packungsdichte oder Integrationsdichte auf dem Halbleiterchip vergrößert werden. Auch die Steuergattelektroden der beiden Speicherzellen sind durch ein einziges Kontaktloch 26 auf die Speicheradressenleitung AL1 geführt, was wiederum bedeutet daß die Anzahl der Kontaktlöcher im Chip nur halb so groß ist wie die Anzahl der Speicherzellen.

Mit Fig. kA bis Fig. hF wird nun die Herstellung des Halbleiterchips erläutert. Dargestellt ist zwar nur eine Hälfte, es sollte jedoch klar sein, daß in der mit Fig. 3 dargestellten Weise auch die andere Speicherzelle gleichzeitig hergestellt und gefertigt wird. Auch die Stromleiter 22 und 23 werden als Schichten aus polykristallinem Silizium beschrieben, wenn auch die erste Stromleiterschicht oder der erste Stromleiter 22 aus irgendeinem beliebigen Material, beispielsweise aus Aluminium, hergestellt werden kann, wenn dessen Oberfläche in eine isolierende Form umgewandelt werden kann, der zweite Leiter 23 kann aus irgendeinem leitenden Material bestehen.

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. URCSSE · K COLLMEIER 72

27D5757 !'

Wie aus Fig. **A zu erkennen ist, wird zunächst einmal eine Isolierschicht 25, beispielsweise aus SiO„, auf der Oberfläche der Halbleiterträgerschicht 2k hergestellt. Die Teile dieser Isolierschicht 25, die über den Stellen für den Transistor, für den Kondensator und für die eindiffundierten Verunreinigungsschichten oder Fremdatumschichten 20 angeordnet sind, sind gegenüber den anderen Teilen dieser Isolierschicht 25 dünner ausgeführt. Sodann erfolgt das Auftragen des ersten Stromleiters 22, beispielsweise durch die Vakuumaufdampf ung einer polykristallinen Siliziumschicht, und dann durch Ätzen wieder derart entfernt, daß nur die erforderlichen Teile verbleiben. Um diese Schicht stromleitend zu machen wird nach dem Aufdampfen dieser Schicht (22) eine Verunreinigung eindiffundiert, oder aber es wird polykristallines Siliziumverwendet, in das die Verunreinigung bereits zuvor eindiffundiert worden ist.

Fig. kB zeigt, daß der Stromleiter 22 unter Anwendung des C.V.D.-Verfahrens oder eines ähnlichen Verfahrens mit einer Isolierschicht 30 abgedeckt wird, um auf diese Weise die Streukapazität der Verdrahtung zu verringern die dann auf dieser Isolierschicht angeordnet wird. Der Bereich 31 der Halbleiterträgerschicht, in der der Transistor hergestellt werden soll, desgleichen auch ein Ende des Stromleiters 22, werden im voraus freigelegt.

Nunmehr wird die gesamte Oberfläche durch Erwärmung oxydiert, so daß, wie dies aus Fig. kC hervorgeht, die freiliegende Oberfläche und das Ende des Stromleiters 22 sowie die Oberfläche 31 der Halbleiterträ-

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. CRCSSc · F. POLLMEIER 72

- bh -

27Π5757 5.2.1977

gerschicht jeweils mit den dünnen Isolierschichten 32 und 33 überzogen werden. Sodann ist die gesamte Oberfläche der Halbleiterträgerschicht mit Isoliermaterial überzogen oder abgedeckte

Zur Herstellung des zweiten Stromleiters 23 wird (nach Fig. Uo) polykristallines Silizium unter Anwendung des Vakuumaufdampfverfahrens auf den Halbleiterchip aufgetragen und dann zum Teil wieder weggeätzt. Zurückbleiben nach dem Ätzen der Steuergattelektrodenteil 23A und das Verbindungsstück, das die Verbindung zur Speicheradressenleitung AL1 herstellt. Der Stromleiter 23 überragt nicht den Teil der Halbleiterträgerschicht, in dem die Datenübertragungsleitung DL1 hergestellt werden soll.

Unter Verwendung des Stromleiters 22 als Maske wird die dünne Isolierschicht (nach Fig. ^5E) von der Stelle entfernt, die sich über dem Bereich befindet, in dem die Datenübertragungsleitung DL1 hergestellt werden soll. An dieser Stelle wird sodann von der dort freiliegenden Oberfläche der Halbleiterträgerschicht 2k aus eine Verunreinigung eindiffundiert, die gegenüber der Leitfähigkeit oder Polarität der Halbleiterträgerschicht 2k eine entgegengesetzt gerichtete Leitfähigkeit oder Polarität hat. Die derart eindiffundierte Verunreinigungsschicht 20 bildet die Datenübertragungsleitung und eine Elektrode des MOS-Transistors/Metalloxidhalbleiter-Transistors Tr. Diese Verunreinigung, die in die Trägerschicht eindiffundiert wird, wird zur Erhöhung der Leitfähigkeit des zweiten Stromleiters auch in die Oberfläche der Schicht 23 eindiffundiert. Nach Fig. ^F wird sodann unter

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GROSSE · F. POLLMEIER 72

Anwendung des chemischen Gasphasenaufdampfverfahrens oder eines ähnlichen Verfahrens die ganze Oberfläche mit einer Isolierschicht 25 überzogen. Das zu dem Stromleiter 23 führende Kontaktloch 26 ist in diese Schicht eingearbeitet. Dann wird elektrisch leitendes Material, beispielsweise Aluminium, aufgetragen, und zwar derart, daß die Speicheradressenleitung AL1 entsteht,die durch das Kontaktloch 26 mit dem Stromleiter 23 elektrisch verbunden ist. Die Speicherzelle ist dann vollständig und komplett hergestellt.

Aus der bisher gegebenen Beschreibung geht klar hervor, daß die Elektroden des Kondensators Cs und des Transistors Tr in jeder Speicherzelle jeweils gebildet werden von den Encl teilen der Leiter 22 und 23. Zwischen diesen Elektroden befindet sich eine Isolierschicht, die nur eine Dicke von 1000 Ä zu haben braucht. Diese Isolierschicht wird aus der ersten Schicht aus polykristallinem Silizium 22 durch Umwandlung hergestellt. Der Abstand von 5/um, der für die Trennung der Kondensator- und Transistorelektroden bisher erforderlich gewesen ist, ist nicht mehr erforderlich, was wiederum zur Folge hat, daß innerhalb jeder Speicherzelle eine Verschwendung von Raum auf der Halbleiterträgerschicht eliminiert wird, d.h. der von jeder Speicherzelle belegte Flächenbereich wird verringert, und die Integrationsdichte oder Packungsdichte vergrößert.

Bei der geänderten Ausführung nach Fig. 5 wird eine flache Verunreinigungsschicht 3^ mit einer gegenüber der Leitfähigkeit oder Polarität der Halbleiterträgerschicht 2k entgegengesetzt gerichteten Leitfähigkeit

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. ÜRCSSE · F. POLLMEIER 72

oder Polarität an der für den Kondensator Cs bestimmten Stelle eindiffundiert in die Oberfläche der Halbleiterträgerschicht 2k, wobei die polykristalline Schicht 22 ein Teil dieses Kondensators ist. Wegen der eindiffundierten Verunreinigungsschicht 3** braucht die an den Stromleiter 22 angelegte Spannung nicht den maximalen Wert zu haben.

Fig. 6 und Fig. 7 zeigen als Draufsichten die posionsmäßige Anordnung und Zuordnung der mit Fig. 2 wiedergegebenen Speicherzellen im Hinblick auf die Datenübertragungsleitungen DL und die Speicheradressenleitungen AL. Wenn jede Datenübertragungsleitung auch als eine in die Halbleiterträgerschicht eindiffundierte Verunreinigungsschicht beschrieben worden ist, und jede Speicheradres— senleitung als ein in die obere Fläche des Chips eingearbeiteter metallischer Leiter, so ist es doch auch möglich, die Datenübertragungsleitungen als metallische Leiter auszuführen, und die Speicheradressenleitungen als polykristalline Siliziumschichten. Aufgrund allgemeiner Erfahrungen wird ein besseres Resultat jedoch dann erzielt, wenn die Datenübertragungsleitungen als eindiffundierte Schichten ausgeführt sind, die Speicheradressenleitungen aber als metallische Leiter. Deshalb beschränkt sich auch die Beschreibung dieser Erfindung auf diese besondere Anordnung. Bei der Anordnung nach Fig. 6, bei der die Speicherzellen auf beiden Seiten der zueinander parallel angeordneten Datenübertragungsleitungen DL angeordnet sind, ist eine jede Speicherzelle eines jeden zwischen den Datenübertragungsleitungen DLi und DL2 angeordneten Speicherzellenpaares auf eine

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MOl LER · D. (iROSSt · K P-JLLMEIER 72

27Π5757 1'²

-19.

dieser Datenübertragungsleitungen geführt. Die Speicheradressenleitungen ALI und AL2, die die Datenübertragungsleitungen im rechten Winkel kreuzen, sind über den Speicherzellenpaaren angeordnet, so daß deswegen, und weil die Steuergattelektroden der zum Speicherzellenpaar gehörenden Transistoren aus einer gemeinsamen polykristallinen Siliziumschicht hergestellt sind, die elektrische Verbindung einer Speicheradressenleitung zu zwei Speicherzellen über ein einziges Kontaktloch 26 hergestellt werden kann.

Nach Fig. 7 sind die Paare der Speicherzellen nur auf einer Seite von jeder der Datenübertragungsleitungen DL1 und DL2, DL3 und OLA angeordnet. Auch in diesem Falle werden die Datenübertragungsleitungen im rechten Winkel von den Speicheradressenleitungen AL gekreuzt, sind die beiden Speicherzellen eines Speicherzellenpaares über ein einziges Kontaktloch 26 elektrisch mit einer Speicheradressenleitung verbunden. Auch hier ist wieder zu erkennen, daß gegenüber der Anzahl der Speicherzellen die Anzahl der Kontaktlöcher nur halb so groß ist und damit nur halb so groß, wie dies bei den bisher bekannten RAM-Speichern oder Direktzugriffspeichern der Fall ist.

Weil, wie dies aus der bisher gegebenen Beschreibung hervorgeht, der Kontakt zwischen einer Speicheradressenleitung und einer Steuergattelektrode oberhalb des Kondensators hergestellt wird, dessen Bereich größer ist als jener der Steuergattelektrode, können Kontaktlöcher verwendet werden, und dies ohne Vergrößerung der Chip-Abmessungen, die gegenüber den bei den bereits

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GROSSH · F. POLLMEIER JZ

bekannten Speicherzellen einen größeren Bereich haben, d.h. die gegenüber den Kontaktlöcher bekannter Speicherzellen größer sind. Dadurch wird die Fertigungsleistung stark verbessert,, weil trotz des hohen Integrationsgrades winzige und sehr kleine Kontaktlöcher nicht erforderlich sind.

Wegen des höheren Integrationsgrades, der höheren Integrationsdichte oder der höheren Packungsdichte können auf der gleichen Chipfläche mehr Informationen gespeichert werden, ohne daß dabei die Fertigungsleistung verringert wird. Damit aber ist die Leistung des RAM-Speichers oder Direktzugriffspeichers bei gleichzeitiger Kostensenkung verbessert worden.

Statt die Stromleiter 22 aller Paare der Speicherzellen einzeln mit der Stromquelle T zu verbinden, können zwischen den einander benachbarten Paaren der Datenübertragungsleitungen DL alle Stromleiter 22 in einem Stück gearbeitet werden und dann über ein Kontaktloch mit der Stromquelle T verbunden werden.

709833/0676

Claims

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. 3ROSCE · F. TOLLMEIER 72

g.th IO.2.I977

Tokyo Shibaura Electric Company Limited

72, Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken, Japan

Patentansprüche

Mit MOS-FETs ausgestatteter dynamischer RAM-Speicher mit einem Halbleiter eines ersten Leitfähigkeitstyps, einer Vielzahl von Adressleitungen und einer Vielzahl von Speicherzellen, die jeweils eine gegenüber dem Halbleitersubstrat durch eine dünne Isolierschicht isolierte Kondensatorelektrode sowie einen nahe dem Kondensator angeordneten MOS-FET für die Informationseingabe und die Informationsausgabe enthalten, der zwei Elektrodenbereiche aufweist, deren einer mit einer Datenübertragungsleitung verbunden ist, und einer in der Nähe der Kondensatorelektrode vorgesehenen, von dieser isolierten Steuerelektrode des Transistors, dadurch gekennzeichnet, daß

(a) die Speicherzellen (Tr, Cs) als Paare zwischen den Datenübertragungsleitungen (DL) angeordnet sind, wobei die Zellen eines Paares nebeneinander angeordnet sind,

(b) die Steuerelektroden (23A, 23B) der MOS-FETs jedes Paares durch einen Stromleiter (23) miteinander verbunden sind, der Über den Kondensatorelektroden

709833/0678

ORIGINAL INSHECTEO

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GROSSE · F. POLLMEIER 72

(22A, 22B) derart angeordnet ist, daß er durch eine Isolierungsschicht (3O) gegen die Kondensatorelektroden isoliert ist;

(c) zu jedem Speicherzellenpaar ein einziges Kontaktloch (26) gehört, über das eine Adressenleitung (AL) mit dem Stromleiter (23) der Steuergattelektrode verbunden wird«
2. Dynamischer RAM-Speieher
nach Anspruch 1,

dadurch gekennzeichnet, daß die Steuergattelektroden in jedem Speicherzellenpaar zusammen mit dem zweiten Stromleiter hergestellt werden und sich dabei im wesentlichen mit den Kondensatorelektroden in der gleichen Ebene über der Halbleiterträgerschicht befinden.

3. Dynamischer RAM-Speicher
nach Anspruch 2,

dadurch gekennzeichnet, daß der Querabstand zwischen der Steuergattelektrode und der Kondensatorelektrode in jeder Speicherzelle eine Abmessung hat, die in der Größenordnung von 1000 A* liegt.

k. Dynamischer RAM-Speicher
nach Anspruch 3»

dadurch gekennzeichnet, daß in Querrichtung die Steuergattelektrode und die Kondensatorelektroden durch eine Isolierschicht gegeneinander getrennt sind, die durch Umwandlung des Materials der Kondensatorelektrode hergestellt wird.

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. TROSSE · F. P)LLMEIER 72

-2.

5. Dynamischer RAM-Speicher

nach irgendeinem der Ansprüche 1 bis h, dadurch gekennzeichnet, daß es sich bei dem zweiten Stromleiter um polykristallines Silizium handelt.

6. Dynamischer RAM-Speicher

nach irgendeinem der vorerwähnten Ansprüche, dadurch gekennzeichnet, daß in jedem Paar der Speicherzellen die Kondensatorelektroden als Teile eines einzigen ersten Stromleiters ausgeführt sind.

7. Dynamischer RAM-Speicher

nach irgendeinem der vorerwähnten Ansprüche, dadurch gekennzeichnet, daß das Kontaktloch, durch das der zweite Stromleiter mit der Speicheradressenleitung verbunden wird, in der Mitter der zum Speicherzellenpaar gehörenden Speicherzellen angeordnet ist.

8. Dynamischer RAM-Speicher

nach irgendeinem der vorerwähnten Ansprüche, dadurch gekennzeichnet, daß durch eine Inversionsschicht oder Sperrschicht in der Halbleiterträgerschicht die andere Elektrode des Kondensators gebildet wird, desgleichen auch der andere Elektrodenbereich des MOS ΡΕΤ/Metalloxidhalbleiter-Feldeffekttransistors.

9. Dynamischer RAM-Speicher , nach irgendeinem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß die andere Elektrode das Kondensators, desgleichen

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MOI LER · D. HRCSSE · K. POLLMEIER 72

auch der andere Elektrodenbereich des MOS-FET, durch das Eindiffundieren von Fremdatomen in die Halbleiterträgerschicht entstehen.

1o. Verfahren zur Herstellung eines dynamischen RAM-Speichers mit einer Vielzahl von Speicherzellen mit je einem Kondensator und einem MOS-FET, bei dem je Speicherzelle eine Kondensatorelektrode und eine MOS-FET-Steuerelektrode nebeneinander auf einem Halbleitersubstrat gebildet werden, die gegen das Substrat und gegeneinander durch dünne Isolierschichten getrennt sind, dadurch gekennzeichnet, daß die Speicherzellen paarweise mit gemeinsamen, nebeneinander zwischen den Steuerelektroden der MOS-FETs vorgesehenen Kondensatorelektroden gebildet werden, und daß die Steuerelektroden der MOS-FETs als eine gemeinsame Leiterschicht gebildet werden, deren die Steuerelektroden verbindender Mittelbereich brückenartig und isoliert über die Kondensatorelektroden geführt ist, und daß die die Steuerelektrode aufweisende Leiterschicht mit einer ein Loch aufweisenden Isolierschicht abgedeckt wird, durch welches die · Leiterschicht kontaktiert wird.

11. Verfahren nach Anspruch 1o,

dadurch gekennzeichnet, daß die Kondensatorelektroden zeitlich vor den Steuerelektroden der MOS-FET gebildet werden, daß die Oberflächen der äußeren Enden der Kondensatorelektroden in eine Isolier schicht gewandelt werden,und daß die Steuerelektroden-Leiterschicht an die gewandelten Endbereiche der Kondensatorelektroden anschließend gebildet werden.

12. Verfahren nach Anspruch 11,

dadurch gekennzeichnet,

709833/0676

PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. CRGSSE · F. POLLV.EIER η₂

daß die durch Umwandlung der Endbereiche der Kondensatorelektroden entstehende Isolierschicht in einer Stärke von ungefähr 1oo A gebildet wird.

13. Verfahren nach Ansprüchen 1 bis 12, dadurch gekennzeichnet, daß die Kapazitätselektroden eines Paares von Speicherzellen gemeinsam als Bereiche einer Leiterschicht gebildet werden.

14. Verfahren nach Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß die die Steuerelektroden aufweisende Leiterschicht als poly-kristalline Siliciumschicht gebildet wird.

709833/0676