FI63127B - Kondensatorminne - Google Patents
Kondensatorminne Download PDFInfo
- Publication number
- FI63127B FI63127B FI770896A FI770896A FI63127B FI 63127 B FI63127 B FI 63127B FI 770896 A FI770896 A FI 770896A FI 770896 A FI770896 A FI 770896A FI 63127 B FI63127 B FI 63127B
- Authority
- FI
- Finland
- Prior art keywords
- word
- bit
- memory
- capacitor
- capacitors
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
ΓαΊ nn KUULUTUSJULKAISU ,χΛηπ IBJ O1) UTLÄGGNI NGSSKMFT 6 5 1 2 7 (51) K*.ik.3/w*to.3 G 11 C 11/24- SUOMI—FINLAND (21) Pw«ttih»kMiut—770896 (22) Huhumtoyilvl — Amflfcnln|»dtf 22.03.77 (23) AUaiplM—GIM|httad«g 22.03-77 (41) Tullut |ulkltakal — kiivit offaMlIg 01.10.77 j. r.kl.«rih.llltu. nukmiui^m. n M***.. rm.-
Patent- och rsgisterstyrslMn ' 1 AmMum uttagd och»UkrtoM publlcartd 31.12.82 (32)(33)(31) Pyydetty «tuoikaut-tefM prtodtut 31.03-76 USA(US) 672197 (71) International Business Machines Corporation, Armonk, N.Y. 10504, USA(US) (72) Wilbur David Pricer, Burlington, Vermont, USA(US) (74) Oy Kolster Ab (54) Kondensaattorimuisti - Kondensatorminne
Keksinnön kohteena ovat yleisesti integroidut puolijohdemuis-tipiirit ja lähemmin määriteltynä muistipiirit, jotka käyttävät hyväksi kondensaattoria binaarisien informaatiolukujen varastoimiseksi .
Integroiduissa puolijohdemuistipiireissä, erityisesti sellaisissa, jotka käyttävät hyväksi pääasiallisesti yhden muistikonden-saattorin ja yhden kytkimen käsittäviä kennoja, on saavutettu korkeita muistikennotiheyksiä. Eräs yksinkertaisimmista piireistä pienien muistikennojen aikaansaamiseksi on kuvailtu amerikkalaisessa patentissa 3 387 286. Jokainen näistä kennoista käyttää hyväksi muis-tikondensaattoria ja kenttävaikutustransistoria, joka toimii kytkimenä kondensaattorin valikoivaksi liittämiseksi bitti/tuntojohtoon. Amerikkalaisissa patenteissa 3 811 076 ja 3 84l 926 selitetään sentyyppinen kenttävaikutustransistorimuistikenno, joka esiintyy yllä mainitussa amerikkalaisessa patentissa 3 387 286, joka muisti-kenno saa vähäisen kokonsa siten, että on käytetty eristävän väli- 631 27 2 aineen eristämää doopattua monikidepiitä olevaa kerrosta, joka väliaine on sovitettu puolijohdealustan pinnalle muistikondensaatto-rin aikaansaamiseksi. Viimeksi mainitut kaksi patenttia kuvailevat myös prosessia, joka erittäin tehokkaalla tavalla käyttää hyväksi piidioksidia ja piinitriittiä olevaa kaksinkertaista eristyskerrosta .
Edelleen on selitetty muistimatriisiä, joka koostuu pienistä kennoista, jotka käyttävät hyväksi muistikondensaattoreita ja kak-sinapatransistoreja. Tässä viimeksi mainitussa matriisissa, joka on sanajärjestetty, on näiden kennojen jokaisen muistikondensaat-torin kondensaattoripinne yksinkertaisesti yhdistetty erilliseen bitti/tuntojohtoon, kun taas samanaikaisesti tapahtuu pääsy valittuihin kennoihin, jotka muodostavat sanan käyttämällä hyväksi sana-pulssia tämän sanan muistikondensaattoreiden toiseen pinteeseen liittämiseksi. Koska samanaikaisesti tapahtuu pääsy toiseen .pinteeseen tietyn sanan kaikissa muistikondensaattoreissa, ei tarvita mitään eristystä sanan kennojen välillä.
Esillä olevan keksinnön tarkoituksena on aikaansaada pinta-alaltaan hyvin pieni parannettu muistikenno, Joka käyttää hyväksi yhtä ainoaa muistikondensaattoria ja yhtä yksinkertaistettua kytkintä .
Keksinnön toisena päämääränä on aikaansaada hyvin suuren tiheyden omaava parannettu muistimatriisi, joka on yksinkertainen ja halpa valmistaa.
Keksinnön tarkoituksena on lisäksi aikaansaada parannettu muistimatriisi, jossa jokaiseen matriisiin sisältyvän kennon suuruus on vain neljä kertaa sanajohdon ja bitti/tuntojohdon välisen risteyksen pinta-ala.
Keksinnön tarkoituksena on vielä saada aikaan parannettu sanajärjestetty muistimatriisi, johon pääsy tapahtuu erittäin yksinkertaisen kytkinjärjestelyn avulla, joka perustuu yksinapateknolo-gialle.
Keksinnön päämääränä on vielä aikaansaada suuren tiheyden omaava parannettu muistimatriisi, jonka kennot on järjestetty useiksi sanoiksi, jolloin kennot sisältävät pääasiallisesti ainoastaan muistikondensaattorit, jotka on aikaansaatu puolijohdealustan pinnalle tarvitsematta mitään eristystä alustassa jokaisessa sanassa olevien kennojen välillä.
63127
Keksinnön periaatteiden mukaisesti aikaansaadaan konden-saattorimuisti, joka käsittää puolijohdealustan, joka on ensimmäistä johtavuustyyppiä, eristävän kerroksen alustan pinnalla, joukon bittijohtimia, jotka on sovitettu eristävälle kerrokselle sekä ainakin yhden sanajohtimen joka risteää bittijohtimien kanssa, jolloin johtimien risteyspisteet määrittelevät muistipaikat. Keksinnön mukainen kondensaattorimuisti tunnetaan alustalla olevasta toista johtavuustyyppiä olevasta alueesta, johon on liitetty vertailupotentiaali, jolloin bittisignaalit bittijohtimilla aikaansaavat alustaan köyhtymisalueita ja sanapulssit sanajohtimella kytkevät vertailualueen köyhtymisalueisiin.
Esillä olevan keksinnön eräässä suoritusmuodossa kukin muistialue koostuu käänteiskondensaattorista, jonka ensimmäinen elektrodi muodostuu bittijohtimesta ja jonka toinen elektrodi muodostuu käänteiskerroksesta, joka on muodostettu köyhtymisalueeseen. Informaatio kirjoitetaan kondensaattoreihin syöttämällä binäärisiä jän-nitepulsseja kondensaattorin toiseen pinteeseen, samalla kun sana-pulssi tuottaa käänteiskerroksen alustan pinnalle varauslähteen kytkemiseksi sarjaan jokaisen kondensaattorin kanssa. Binäärisillä jännitepulsseilla on eri koko "0"- ja "1"-informaatiobittien edustamiseksi. Eri jännitearvot aikaansaavat vastaavan syvyiset köyh-tymisalueet alustassa. Kun sanapulssi yhdistää kondensaattorit va-rauslähteeseen, varastoivat syvemmät alueet enemmän varausta, mikä sen jälkeen voidaan osoittaa määrittämällä varaus käänteiskonden-saaattorien yli, kun sanapulssi jälleen yhdistää varauslähteen jokaiseen kondensaattoriin ja bitti/tuntojohdot pidetään pääasiallisesti samassa potentiaalissa.
Keksinnön edellä mainitut ja muut päämäärät, ominaisuudet ja edut, jotka määritellään alla olevissa patenttivaatimuksissa, 63127 4 ilmenevät edullisien suoritusmuotojen seuraavasta, yksityiskohtaisemmasta selityksestä, joita suoritusmuotoja kuvaillaan oheisessa piirustuksessa.
Kuvio 1 on esillä olevan keksinnön mukaisen puolijohdemuis-timatriisin suoritusmuodon poikkileikkauskuvanto.
Kuvio 2 on yksinkertaistettu sähkökytkentäkaava kuviossa 1 esitettyä muistimatriisia varten.
Kuvio 3A on kuviossa 1 olevan muistimatrlisin tasokuvanto ja se esittää kennoja, jotka on kytketty kahteen sanajohtoon.
Kuvio 3B on leikkaus viivaa 3B-3B pitkin kuviossa 3A.
Kuvio 3C on leikkaus viivaa 3C-3C pitkin kuviossa 3A.
Kuvio 4 on kuviota 3B vastaava poikkileikkaus, mutta se tarkoittaa esillä olevan keksinnön mukaisen puolijohderauistimat-riisin toista suoritusmuotoa.
Piirustuksen kuviossa 1 esitetään keksinnön mukaisen muis-timatriisin poikkileikkaus, joka matriisi käsittää puolijohdealustan 10 siihen sisältyvine diffuusioalueineen 12 ja l4. Alusta 10 voi olla johdetyyppiä p, normaalisti aikaansaatu booridooppauksen avulla, kun taas diffuusioalueet 12 ja 14 ovat tyyppiä n+, normaalisti fosfori- tai arseenidooppauksesta johtuen. Pinteet 16 Ja 18 on liitetty diffuusioalueisiin 12 ja l4 sopivien esijännit-teiden syöttämiseksi lähteen aikaansaamiseksi varauksia varten.
Puolijohdealustan 10 pinnalla on ensimmäinen eristyskerros 20, joka on edullisesti piidioksidia. Toinen eristyskerros 22, joka edullisesti on piinitriittiä, on muodostettu ensimmäisen eristys-kerroksen 20 päälle. Piidioksidikerroksen 20 paksuus voi olla esim. 500 A Ja piinitriittikerroksen paksuus voi olla esim.
200 A. Useita johtoja 24, 26, 28 ja 30 on sovitettu yhdensuuntaisesti keskenään eristyskerrosten 20 ja 22 yläpuolelle diffuusioalu-eiden 12 ja l4 väliin. Johdot 24, 26, 28 ja 30, jotka edullisesti ovat doopattua monikidepiitä, on peitetty eristävällä hapetettua monikideplitä olevalla kerroksella 32, Jk, 36 ja 38· Metallijohto 40 on sovitettu johtojen 24, 26, 28 ja 30 päälle suoraan kulmaan näihin johtoihin nähden. Johdot ja metallijohto on eristetty toisistaan eristyskerrosten 32, 34, 36 ja 38 avulla. Johdot 24, 26, 28 Ja 30 ovat bitti/tuntoJohtojen B1, B2, B3 ja B4 osia ja metallijohto 40 on osa sanajohtoa VI.
t'
* . . .V
5 63127
Sen matriisin toimiessa, joka esitetään kuviossa 1, syötetään sopiva Jännite pinteisiin 16 ja 18 varauslähteeseen, edullisesti elektronilähteen, aikaansaamiseksi diffuusioalueilta 12 ja 14. Jännitteet, jotka edustavat binäärisiä lukuja, syötetään bitti/tuntojohtoihin B1, B2, B3 ja B4. Jännitteet, jotka syötetään näihin bitti/tuntojohtoihin tuottavat köyhtymisalueita puolijoh-dealustassa 10, joka osoitetaan katkoviivoin 42, 44, k6 ja 48. Jokaisen näiden köyhtymisalueiden syvyys riippuu sen jännitteen suuruudesta, joka syötetään vastaavaan johtoon 24, 26, 28 ja 30.
Nämä johdot 24, 26, 28 ja 30 muodostavat yhdessä köyhtymisalueiden ja kaksinkertaisten eristyskerrosten 20 ja 22 kanssa muistikon-densaattorit 50, 52, 54 Ja 56 sanajohdossa ¥1, jonka muodostaa me-tallijohto 40. Kuviosta 1 ilmenee, että köyhtymisalueet 42 ja 46, jotka kuuluvat muistikondensaattoreihin 50 ja 54, ovat syvemmät kuin alueet 44 ja 48, jotka kuuluvat yhteen kondensaattorien 52 ja 56 kanssa. Siinä matriisissa, joka esitetään kuviossa 1, oletetaan, että syvemmät alueet 42 ja 46 edustavat binääri-informaatio-bittiä "1", kun taas matalammat alueet 44 Ja 48 edustavat binää-ri-informaatiobittiä "0". Informaation varastoimiseksi kondensaat-toreihin 50, 52, 54 ja 56 on välttämätöntä aikaansaada varauksia näiden kondensaattorien köyhtymisalueille diffuusioalueilta 12 ja 14. Varauksien tuottamiseksi varauslähteistä 12 ja 14 köyhtymisalueille 42, 44, 46 ja 48 aikaansaadaan valikoivasti johtava tie lähteiden 12 ja 14 ja jokaisen köyhtyrnisalueen 42, 44, 46 ja 48 välille. Tämä tie syntyy aikaansaamalla lisäköyhtymisalueita 58 puolijohdealustan 10 pinnalle diffuusioalueiden 12 ja l4 ja köyhtymisalueiden 42 ja 48 välille samoin kuin myös köyhtymisalueiden 42 ja 44, 44 ja 46 Ja 48 välille. Nämä köyhtymisalueet 58 synnyttää positiivisen napaisuuden omaava sanapulssi, joka syötetään sanajohtoon ¥1. Kuten on tunnettua, virtaavat varaukset diffuusioalueilta 12 ja 14 köyhtymisalueiden 58 kautta potentiaali-lähteisiin, joilla on aluksi positiivisempi potentiaali kuin se, joka syötetään pinteisiin 16 ja 18 käänteiskerroksen muodostamiseksi alustan 10 pinnalle. Sen jälkeen kun köyhtymisalueet 42, 44, 46 ja 48 on täytetty varauksilla, päättyy sanapulssi ja nämä köyhtymisalueet, jotka nyt muodostavat käänteiskerroksia, on eristetty varauslähteistä 12 ja 14 ja toisistaan. Bittijohdoissa B1, B2, B3 ja B4 oleva jännite, joka edustaa binääri-informaatiota, laskee, 6 631 27 sen jälkeen kun sanajohtopulssi on päättynyt ja varaus "lätäköltä" tai kahta eri kokoa olevia osia on jäljellä alustassa 10 edustaen varastoituja binäärilukuja. Esillä olevan keksinnön mukaisessa erillisessä matriisissa syötetään n. +5 voltin lepopotentiaali kaikkiin bittijohtoihin kaikissa tilanteissa. Siitä tiedosta riippuvaisesti, joka kirjoitetaan muistikondensaattoreihin 50, 52, 54 ja 56 tietyn sanan varastoimiseksi, kohoavat valittujen bittijohtojen B1, B2, B3 ja B4 jännitteet +5 voltista +10 volttiin ja n. +5 voltin sanapulssi syötetään sanajohtoon W1. Sen tiedon lukemiseksi, joka on varastoitu kondensaattoreihin 50, 52, 54 ja 56, pulssataan sana johto W1 jälleen +5 volttiin, samalla kun bitti johdot ovat yhä lepopotentiaalilla kaikkien kondensaattorien liittämiseksi vertailujännitteelle pinteissä 16 ja 18. Ne bittijoh-dot, jotka olivat +10 voltilla kirjoittamisen aikana, ts. ne jotka varastoivat informaatiobitin "1", saavat suhteellisesti voimakkaan positiivisen purkaussignaalin, kun taas muut bittijohdot, jotka edustavat informaatiobittiä "0", saavat signaalin, jonka suuruus on suurin piirtein nolla. Vaihtoehtoisessa tapauksessa voi, mikäli niin halutaan, bittijohtojen lepopotentiaali olla +10 volttia, kun taas bittikäyttöjännite voidaan laskea +5 volttiin varastoitaessa informaatiota esim. niihin muistikondensaattoreihin, joiden tulee varastoida "0"-binääri-informaatiobittejä.
Keksinnön selventämiseksi on kuviossa 2 esitetty kuviossa 1 olevan muistimatriisin yksinkertaistettu sähkökytkentäkaava, jolloin toisiaan vastaavat vertailunuraerot tarkoittavat samanlaisia elementtejä. Kuvion 1 mukaisen matriisin pääelementit esitetään kuviossa 2 bittijohtoina B1, B2, B3 ja B4, jotka on liitetty levyihin 24, 26, 28 ja 30. Nämä levyt 24, 26, 28 ja 30 muodostavat yhdessä levyjen 42, 44,:46 ja 48 kanssa, joita nimitetään köyhtymisalu-eiksi tai käänteiskerroksiksi kuvion 1 yhteydessä, muistikonden-saattorit 50* 52, 54 ja 56. Levyt 42, 44, 46 ja 48 on liitetty vertailupotentiaaliin Vref kytkimien 58 välityksellä, joita kutsutaan myös köyhtymisalueiksi tai käänteiskerroksiksi kuvion 1 yhteydessä, kun sanapulssi syötetään sanajoiitoon ¥1 kuviossa 1 samanaikaiseksi vaikuttamiseksi kytkimiin 58. Kytkimet 58 toimivat samanaikaisesti, koska sanajohto VI, joka sisältää metallijohdon 40 sen mukaisesti kuin kuviosta 1 ilmenee, on läheisessä t kosketuksessa piinitriittikerroksen 22 kanssa kondensaattorien 50, 7 631 27 52, ja 56 välisillä aloilla ja vastaavasti kondensaattorien 50 ja 56 ja diffuusioalueiden 12 ja 14 välisillä aloilla yhdistävien köyhtymisalueiden 58 aikaansaamiseksi. Tästä ilmenee, että kytkemällä suurempikokoisia jännitteitä esim. bittijohtoihin B1 ja B3» kun kytkimet 58 ovat suljettuina, voidaan varastoida suurempi varaus kondensaattoreihin 50 ja kuin mitä varastoituu kondensaat-toreihin 52 ja 56. Näissä kondensaattoreissa olevan jännitteen ero voidaan sen jälkeen helposti ilmaista hyvin tunnetun jännitteenmit-taustekniikan avulla.
Kuvio 3A on muistimatriisin tasokuvanto ja se esittää kahta sanajohtoa VI ja W2. Sanajohto VI on sama johto, joka esitetään poikkileikkauksena kuviossa 1. Kuvion 1 poikkileikkaus osoitetaan kuviossa 3A merkinnällä 1-1. Sanajohto ¥2 muistuttaa sanajohtoa VI ja se sisältää toisen metallijohdon 60, joka vastaa ensimmäistä metallijohtoa kO sanajohdossa VI. Sanajohdot VI ja ¥2 on kytketty sanakäyttöpiiriin 62, Joka synnyttää välttämättömät sanapulssit sa-najohtoja VI Ja ¥2 varten. Sanajohdot VI ja ¥2 jakavat bittijoh-dot Bl, B2, B3 ja B^, jotka on liitetty yksikköön 6k. Yksikkö 6h käsittää sopivia bittikäyttöpiirejä, tuntovahvistimia ja esijän-nitelähteen. Sopivina ajankohtina tuottaa yksikkö 6k bittipulsseja informaation kirjoittamiseksi muistikondensaattoreihln 50, 52, 5^ ja 56 yhteistoiminnassa tietyssä valitussa sanajohdossa VI tai ¥2 olevan pulssin kanssa. Informaatiota luettaessa muistikondensaat-toreista 50, 52, 5^ Ja 56 kytketään bittikäyttöpiirit vapaiksi bitti johdoista Bl, B2, B3 ja B^ ja tuntovahvistimet liitetään näihin bitti johtoihin, kuten tekniikassa on hyvin tunnettua. Koska bittijohdot sisältävät Johdot 2h, 26, 28 ja 30, joilla on edullisesti noin +5 voltin lepopotentiaali, voidaan yksikköä 6h käyttää hyväksi +5 voltin esijännitteen aikaansaamiseksi näihin johtoihin. Vaikkakaan kondensaattorit 50, 52, 5^ ja 56 yhdessä sanajohdon kanssa eivät vaadi toisistaan eristämistä, täytyy niiden kondensaattorien, jotka kuuluvat yhteen sanajohdoista VI ja ¥2 toisen kanssa, olla eristetyt toisessa sanajohdossa VI, ¥2 olevista kondensaattoreista. Kuten kuvioissa 3A ja 3B osoitetaan, joka viimeksi mainittu kuvio on poikkileikkaus kuviosta 3A viivaa 3B-3B pitkin, sekä kuviossa 3C, joka on poikkileikkaus kuviosta 3A viivaa 3C-3C pitkin, on laitteessa paksuoksidikaistaleita 66 sana-johtojen eristämiseksi toisistaan. On ajateltu, että muistimatrii- 8 631 27 si, joka esitetään kuvioissa 3A, 3B Ja 3C ja jossa on kaksi sana-johtoa VI ja W2, toimii samalla tavalla kuin se matriisi, jota kuvaillaan piirustuksen kuviossa 1, sillä poikkeuksella että sitä paitsi on ajateltu, että sanakäyttöpiiri 62 reagoi tunnettuihin, ei-esitettyihin piireihin, jotka valitsevat vain yhden sanajohdon kerrallaan. Tämän seurauksena tulee joko muistikondensaatto-rien 50» 52, 54 ja 56 kanssa yhteen kuuluva sanajohto VI valituksi tai sanajohto V2, joka kuuluu yhteen muistikondensaattoreita muistuttavien kondensaattoreiden 50, 52, 54 ja 56 kanssa. Ne muistikondensaattorit, jotka kuuluvat yhteen sanajohdon W2 kanssa, sijaitsevat johtojen 24, 26, 28 ja 30 ja metallijohdon 60 leikkauspisteessä sanajohdossa V2. Kun esillä olevan keksinnön mukainen muistimatriisi työskentelee kahdella tai useammalla sa-naJohdolla, täytyy Jännitteellä, joka kytketään diffuusioaluei-siin 12 ja l4, olla sellainen arvo, että häiriötä esiintyy vain hyvin vähän tai ei lainkaan niissä sanajohdon muistikennoissa, joita ei ole valittu.
Huomattakoon, että Jännitteen, jota syötetään pinteisiin 16 ja 18 varauksien aikaansaamiseksi alustaan 10 potentiaalialuei-ta 42, 44, 46 ja 48 varten, tulee olla niin suuri, että N+ diffuu-sioalueet 12 ja 14 muodostavat riittävän elektronilähteen alueiden täyttämiseksi lyhyessä ajassa. Esimerkkinä sopivista jännitteen suuruuksista ja napaisuuksista kuvioissa 3A, 3B ja 30 olevaa natrii-sia varten on -3»0 volttia alustassa 10 ja noin +3*5 - +4 volttia jokaisessa pinteessä 16 ja 18, kun sanajohtoon kytketty jännite on 0 - +5 volttia ja bitti johtoihin kytketty jännite +5 - 10 volttia'. Huomattakoon edelleen, että koska muistimatriisi käyttää hyväksi dynaamisia kennoja, ne täytyy saattaa entiseen arvoon ennalta määrätyn ajanjakson kuluessa, jottei varastoitu informaatio mene hukkaan. Jokaista tunnettua sopivaa tekniikkaa voidaan käyttää hyväksi.
Kuviossa 4 esitetään poikkileikkaus, joka vastaa kuviossa 3B esitettyä, mutta se tarkoittaa esillä olevan keksinnön mukaisen puolijohdemuistimatriisin toista suoritusmuotoa. Useat niistä elementeistä, joita esitetään kuviossa 4, muistuttavat kuvion 3 elementtejä Ja toisiaan vastaavat viitenumerot tarkoittavat samanlaisia elementtejä. Kuitenkin eroaa kuvion 4 suoritusmuoto kuvion 3B suoritusmuodosta siten, että kuviossa 3A, 3B ja 3C oleva pak- 9 63127 suoksidi 66 on poistettu ja ioni-istutettu kanavasulku 68 on sovitettu niiden sanajohtojen väliin ja ulkopuolelle, jotka johdot 40 Ja 60 osoittavat. Ioni-istutettu kanavasulku 68, joka voidaan aikaansaa tuottamalla booria alustaan 10 hyvin tunnetulla tavalla, aikaansaa sanajohtojen W1 ja W2 välisen eristyksen, minkä kuviossa 3B aikaansai paksuoksidi 66. Kuviossa 4 oleva suoritusmuoto eroaa myös kuvion 3B suoritusmuodosta siten, että kuvion 4 suoritusmuoto käsittää diffuusioalueita 70> jotka yhdessä johtojen 24, 26, 28 ja 30 kanssa muodostavat matriisin muistikondensaattorit. Fosfori- tai arseenidooppausta voidaan käyttää diffuusioalueiden 70 muodostamiseksi johtojen 24, 26, 28 ja 30 alle, missä ne menevät ristiin metallijohtojen 40 ja 60 kanssa. Muistimatriisin kuviossa 4 esitetty suoritusmuoto toimii samalla tavalla kuin kuvion 3B suoritusmuoto sillä poikkeuksella, että +5 voltin lepopotentiaalia ei vaadita johtoihin 24, 26, 28 ja 30 ja että binäärilukuja voi aivan yksinkertaisesti edustaa 0 ja +5 volttia informaatiobittejä "0" ja "1" varten diffuusioalueiden 70 käyttämisen johdosta. Tärkeä seikka kuviossa 4 esitetyssä suoritusmuodossa on se, että matriisi on valmistettu tasaisemmalla tavalla metallijohtoja 40 ja 60 lukuunottamatta. Tätä suoritusmuotoa valmistettaessa voidaan kanavasulut b8 aikaansaada ioni-istutuksella metallijohtojen 40 Ja 60 valmistamisen jälkeen kanavasulkujen 68 tarkan suuntaamisen aikaansaamiseksi alustaan 10.
Muistimatriisi, joka esitetään kuviossa 3A, 3B ja 3C on valmistettu tavalla, joka muistuttaa varauskytkettyjen laitteiden valmistusta, joka on kuvailtu esim. amerikkalaisessa patentissa 3 819 959· Sen Jälkeen kun diffundoidut vertailujännitejohdot on aikaansaatu, jotka kuviossa on esitetty diffuusioalueina 12 ja l4, muodostetaan paksu oksidi 66 tai - mikäli niin halutaan - oksidi/ alumiini alustan 10 pinnalle. Paksuun oksidiin 66 syötetään viiva ja syövytettyyn viivaan muodostetaan ohut oksidi 20. Ohut kerros nitriittiä 22 sovitetaan sen jälkeen koko pinnalle. Doopattua moni-kidepiitä sovitetaan sen jälkeen ja syövytetään johtojen 24, 26, 28 ja 30 muodostamiseksi. Muistikondensaattorit tai yhtymäkohdat määrittelee doopattujen monikidepiijohtojen ja ohutoksidiraidan 20 välinen leikkauspiste. Kytkin potentiaalialueiden liittämiseksi varauslähteisiin 12 ja 14 on muodostettu ohutta oksidia pitkin 631 27 10 olevien, vierekkäisten monikidepiijohtojen 2h, 26, 28 ja 30 välisestä välimatkasta. Huomattakoon, että tämä valmistusprosessi on hyvin yksinkertainen ja vaatii vain kahta suojapeitettä, jotka suojapeitteet myös puutteellisesti asetettuna määrittelevät matriisin kennoalat.
Yllä olevasta ilmenee, että esillä olevan keksinnön mukaisesti on saatu aikaan hyvin tiivis ja helposti valmistettu muis-timatriisi, mikä ilmenee erityisesti kuvion 3A tasokuvannosta. Jokaisen kennon suuruus on yhtä kuin neljä kertaa sanajohdon VI tai W2 leikkauspisteen ala tai lähemmin määriteltynä ohutoksidi-tai piidioksidikerroksen 20 ja yhden bittijohdon 2k, 26, 28 ja 30 ala.
Edelleen käy ilmi, että keksinnön mukaisesti voivat metal-lijohdot 40 ja 60 - mikäli niin halutaan - olla doopattuja monikidepii johto ja muistuttaen johtoja 2k, 26, 28 ja 30. Edelleen voivat viimeksi mainitut johdot olla metallijohtoja, esim. alumii-nijohtoja. Milloin niin halutaan, voidaan kuvioissa 3A, 3B ja 3C paksuoksidiraitojen 66 välissä alustalla 10 olevat kaksinkertaiset kerrokset 20 ja 22 vaihtaa yksinkertaiseen eristyskerrokseen, joka on valmistettu mielivaltaisesta tunnetusta eristävästä materiaalista, esim. piidioksidista. Tietyissä olosuhteissa, jolloin voi olla toivottavaa aikaansaada N-f diffuusioita johtojen 2h, 26, 28 ja 30 alle 5 voltin lepopotentiaalin tarpeen poistamiseksi bittijohdoista , voidaan edelleen haluta käyttää paksuoksidiraitoja 66 välttämättömän eristyksen aikaansaamiseksi sanajohtojen välille.
Claims (5)
1. Kondensaattorimuisti, joka käsittää puolijohdealustan (10), joka on ensimmäistä johtavuustyyppiä, eristävän kerroksen (20, 22) alustan pinnalla, joukon bittijohtimia (24, 26, 28, 30) jotka on sovitettu eristävälle kerrokselle sekä ainakin yhden sana-johtimen (40, 60) joka risteää bitti johtimien kanssa, jolloin johtimien risteyspisteet määrittelevät muistipaikat (50, 52, 54, 56), tunnett u alustalla olevasta toista johtavuustyyppiä (N+) olevasta alueesta (12, 14), johon on liitetty vertailupotentiaali (Vref, 16, 18), jolloin bittisignaalit bittijohtimilla aikaansaavat alustaan köyhtymisalueita (42, 44, 46, 48) ja sanapulssit sanaj.oh-timella kytkevät vertailualueen köyhtymisalueisiin.
2. Patenttivaatimuksen 1 mukainen kondensaattorimuisti, tunnettu siitä, että kukin muistialue koostuu käänteiskon-densaattorista, jonka ensimmäinen elektrodi (24, 26, 28, 30) muodostuu bittijohtimesta ja jonka toinen elektrodi (42, 44, 46, 48) muodostuu käänteiskerroksesta, joka on muodostettu köyhtymisaluee-seen.
3. Patenttivaatimuksen 1 mukainen kondensaattorimuisti, tunnettu siitä, että eristävä kerros muodostuu piidioksidin (20) ja piinitridin (22) kaksoiskerroksesta.
4. Patenttivaatimuksen 1 mukainen kondensaattorimuisti, tunnettu siitä, että kytkentä vertailualueiden (12, 14) ja köyhtymisalueiden (42, 44, 46, 48) välille aikaansaadaan ylimääräisten köyhtymisalueiden (58) avulla, jotka sanapulssit aikaansaavat.
5. Jonkin patenttivaatimuksen 1...4 mukainen kondensaattori-muisti, joka käsittää joukon riveihin järjestettyjä sanajohtimia (40, 60), joita ohjaavat sananohjauspiirit (62) ja joukko sarakkeisiin järjestettyjä bittijohtimia (24, 26, 28, 30), jotka on eristetty sanajohtimista ja jotka on liitetty bitinohjaus- ja tunnustelu-vahvistinpiireihin (64), tunnettu siitä, että informaation kirjoittaminen muistiin tapahtuu johtamalla bittijohtimille selektiivisesti binääriginaaleja, jolloin syvät ensimmäiset köyhtymis-alueet (42, 46) muodostetaan valittujen bittijohtimien alle alustan pintaan ja että ainakin yhdelle sanajohtimelle annetaan pulssi sa-nanohjauspiiristä, jolloin ylimääräisiä köyhtymisalueita (58) muo- 631 27 12 dostetaan alustan pinnalle sillä tavoin, että nämä ylimääräiset alueet kulkevat ristiin sekä vertailualueiden (12, 14) että ensimmäisten köyhtymisalueiden kanssa ja siten varaavat referenssi-alueelta syvät ensimmäiset köyhtymisalueet vertailualueista sekä että informaation lukeminen muistista tapahtuu antamalla sanajohti-melle uudelleen pulssi sananohjauspiiristä signaalitason bitti-johtimilla ollessa lepotasolla, jolloin tunnusteluvahvistinpiirit tunnustelevat lukusignaaleja niiltä bittijohtimilta, joiden köyhtymisalueet on varattu informaatiota sisäänkirjoitettaessa. -J
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/672,197 US4080590A (en) | 1976-03-31 | 1976-03-31 | Capacitor storage memory |
| US67219776 | 1976-03-31 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI770896A FI770896A (fi) | 1977-10-01 |
| FI63127B true FI63127B (fi) | 1982-12-31 |
| FI63127C FI63127C (fi) | 1983-04-11 |
Family
ID=24697550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI770896A FI63127C (fi) | 1976-03-31 | 1977-03-22 | Kondensatorminne |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4080590A (fi) |
| JP (1) | JPS52119828A (fi) |
| AT (1) | AT377378B (fi) |
| AU (1) | AU501754B2 (fi) |
| BE (1) | BE851845A (fi) |
| BR (1) | BR7701807A (fi) |
| CH (1) | CH607232A5 (fi) |
| DD (1) | DD130698A5 (fi) |
| DE (1) | DE2705992B2 (fi) |
| ES (1) | ES457351A1 (fi) |
| FI (1) | FI63127C (fi) |
| IT (1) | IT1113763B (fi) |
| NL (1) | NL7701055A (fi) |
| SE (1) | SE417381B (fi) |
| SU (1) | SU843787A3 (fi) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4230954A (en) * | 1978-12-29 | 1980-10-28 | International Business Machines Corporation | Permanent or semipermanent charge transfer storage systems |
| US4287576A (en) * | 1980-03-26 | 1981-09-01 | International Business Machines Corporation | Sense amplifying system for memories with small cells |
| US4301519A (en) * | 1980-05-02 | 1981-11-17 | International Business Machines Corporation | Sensing technique for memories with small cells |
| US4445201A (en) * | 1981-11-30 | 1984-04-24 | International Business Machines Corporation | Simple amplifying system for a dense memory array |
| US4574365A (en) * | 1983-04-18 | 1986-03-04 | International Business Machines Corporation | Shared access lines memory cells |
| US4652898A (en) * | 1984-07-19 | 1987-03-24 | International Business Machines Corporation | High speed merged charge memory |
| US4648073A (en) * | 1984-12-31 | 1987-03-03 | International Business Machines Corporation | Sequential shared access lines memory cells |
| US5589707A (en) * | 1994-11-07 | 1996-12-31 | International Business Machines Corporation | Multi-surfaced capacitor for storing more charge per horizontal chip area |
| US7031136B2 (en) * | 2002-04-09 | 2006-04-18 | Ngimat Co. | Variable capacitors, composite materials |
| US9595526B2 (en) * | 2013-08-09 | 2017-03-14 | Apple Inc. | Multi-die fine grain integrated voltage regulation |
| US10468381B2 (en) | 2014-09-29 | 2019-11-05 | Apple Inc. | Wafer level integration of passive devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852800A (en) * | 1971-08-02 | 1974-12-03 | Texas Instruments Inc | One transistor dynamic memory cell |
| US3931465A (en) * | 1975-01-13 | 1976-01-06 | Rca Corporation | Blooming control for charge coupled imager |
| US3987474A (en) * | 1975-01-23 | 1976-10-19 | Massachusetts Institute Of Technology | Non-volatile charge storage elements and an information storage apparatus employing such elements |
| US3979734A (en) * | 1975-06-16 | 1976-09-07 | International Business Machines Corporation | Multiple element charge storage memory cell |
| US3986180A (en) * | 1975-09-22 | 1976-10-12 | International Business Machines Corporation | Depletion mode field effect transistor memory system |
-
1976
- 1976-03-31 US US05/672,197 patent/US4080590A/en not_active Expired - Lifetime
-
1977
- 1977-01-28 JP JP793077A patent/JPS52119828A/ja active Granted
- 1977-02-02 NL NL7701055A patent/NL7701055A/xx not_active Application Discontinuation
- 1977-02-12 DE DE2705992A patent/DE2705992B2/de active Granted
- 1977-02-14 AT AT0097377A patent/AT377378B/de not_active IP Right Cessation
- 1977-02-14 CH CH179177A patent/CH607232A5/xx not_active IP Right Cessation
- 1977-02-25 BE BE175275A patent/BE851845A/xx not_active IP Right Cessation
- 1977-03-04 SE SE7702445A patent/SE417381B/xx not_active IP Right Cessation
- 1977-03-04 IT IT20890/77A patent/IT1113763B/it active
- 1977-03-22 FI FI770896A patent/FI63127C/fi not_active IP Right Cessation
- 1977-03-22 BR BR7701807A patent/BR7701807A/pt unknown
- 1977-03-25 AU AU23651/77A patent/AU501754B2/en not_active Expired
- 1977-03-29 DD DD7700198121A patent/DD130698A5/xx unknown
- 1977-03-30 ES ES457351A patent/ES457351A1/es not_active Expired
- 1977-03-30 SU SU772467160A patent/SU843787A3/ru active
Also Published As
| Publication number | Publication date |
|---|---|
| FI63127C (fi) | 1983-04-11 |
| CH607232A5 (fi) | 1978-11-30 |
| BE851845A (fr) | 1977-06-16 |
| US4080590A (en) | 1978-03-21 |
| NL7701055A (nl) | 1977-10-04 |
| JPS52119828A (en) | 1977-10-07 |
| ES457351A1 (es) | 1978-02-01 |
| BR7701807A (pt) | 1978-01-24 |
| DE2705992C3 (fi) | 1979-01-25 |
| FI770896A (fi) | 1977-10-01 |
| AU2365177A (en) | 1978-09-28 |
| AT377378B (de) | 1985-03-11 |
| DE2705992B2 (de) | 1978-05-24 |
| DE2705992A1 (de) | 1977-10-13 |
| DD130698A5 (de) | 1978-04-19 |
| IT1113763B (it) | 1986-01-20 |
| SU843787A3 (ru) | 1981-06-30 |
| SE7702445L (sv) | 1977-10-01 |
| AU501754B2 (en) | 1979-06-28 |
| SE417381B (sv) | 1981-03-09 |
| JPS5634953B2 (fi) | 1981-08-13 |
| ATA97377A (de) | 1984-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5363327A (en) | Buried-sidewall-strap two transistor one capacitor trench cell | |
| EP0031490B1 (en) | One device field effect transistor ac stable random access memory array | |
| EP0055572B1 (en) | A semiconductor memory device | |
| US4151607A (en) | Semiconductor memory device | |
| FI63127B (fi) | Kondensatorminne | |
| US4060738A (en) | Charge coupled device random access memory | |
| US4733374A (en) | Dynamic semiconductor memory device | |
| EP0031491B1 (en) | Sensing system for a capacitive semiconductor memory | |
| US5780335A (en) | Method of forming a buried-sidewall-strap two transistor one capacitor trench cell | |
| US4978635A (en) | Method of making a semiconductor memory device | |
| US5274586A (en) | Semiconductor device having a capacitor dielectric film of multilayer structure and a method of controlling the same | |
| US4118794A (en) | Memory array with larger memory capacitors at row ends | |
| US4040017A (en) | Injected charge capacitor memory | |
| US5010379A (en) | Semiconductor memory device with two storage nodes | |
| GB2149250A (en) | Dynamic memory | |
| US4230954A (en) | Permanent or semipermanent charge transfer storage systems | |
| US4353082A (en) | Buried sense line V-groove MOS random access memory | |
| US5183774A (en) | Method of making a semiconductor memory device | |
| KR20010051130A (ko) | Ｄｒａｍ-셀 장치 및 그 제조 방법 | |
| US4196389A (en) | Test site for a charged coupled device (CCD) array | |
| EP0107921B1 (en) | A dynamic semiconductor memory device | |
| US4040016A (en) | Twin nodes capacitance memory | |
| US3702466A (en) | Semiconductor integrated circuit memory device utilizing insulated gate type semiconductor elements | |
| US4365261A (en) | Co-planar barrier-type charge coupled device with enhanced storage capacity and decreased leakage current | |
| EP0039399B1 (en) | Memory sensing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: INTERNATIONAL BUSINESS MACHINES |