JP2643098B2 - 液晶表示装置及びその製造方法並びに画像形成方法 - Google Patents
液晶表示装置及びその製造方法並びに画像形成方法Info
- Publication number
- JP2643098B2 JP2643098B2 JP30372894A JP30372894A JP2643098B2 JP 2643098 B2 JP2643098 B2 JP 2643098B2 JP 30372894 A JP30372894 A JP 30372894A JP 30372894 A JP30372894 A JP 30372894A JP 2643098 B2 JP2643098 B2 JP 2643098B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- crystal display
- display device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置とその製造
方法並びに画像形成方法に係り、特にシリコン基板をＬ
ＣＤ画素アレイとして用いる場合の基板コストの低減を
図り、同時に配線抵抗の低減と共に駆動電源の負担を小
さくするのに好適な反射型液晶表示装置およびその製造
方法並びにこの反射型液晶表示装置を用いた画像形成方
法に関する。
方法並びに画像形成方法に係り、特にシリコン基板をＬ
ＣＤ画素アレイとして用いる場合の基板コストの低減を
図り、同時に配線抵抗の低減と共に駆動電源の負担を小
さくするのに好適な反射型液晶表示装置およびその製造
方法並びにこの反射型液晶表示装置を用いた画像形成方
法に関する。
【０００２】
【従来の技術】従来、液晶表示装置（ＬＣＤ）におい
て、図１０に示すようにシリコンウエハ２０上に画素ア
レイ基板２１が配置され、この画素を制御するための駆
動素子（ドライバ）２３はＡＣＦ（異方性導電膜）２２
の直上に配置され、このＡＣＦ（異方性導電膜）２２を
介して接続されていた。この異方性導電膜は圧力の作用
に応じて導電性を呈する性質を有しており、この作用に
よって画素アレイ基板２１上の画素と駆動素子２３が電
気的に接続可能となっている。
て、図１０に示すようにシリコンウエハ２０上に画素ア
レイ基板２１が配置され、この画素を制御するための駆
動素子（ドライバ）２３はＡＣＦ（異方性導電膜）２２
の直上に配置され、このＡＣＦ（異方性導電膜）２２を
介して接続されていた。この異方性導電膜は圧力の作用
に応じて導電性を呈する性質を有しており、この作用に
よって画素アレイ基板２１上の画素と駆動素子２３が電
気的に接続可能となっている。
【０００３】
【発明が解決しようとする課題】しかし、このような構
成からなる液晶表示装置の場合、画素アレイ基板２１と
ＡＣＦ２３とを接続するための配線２４が必要となり、
このためにシリコン基板２１の面積を消費していた。こ
のように配線２４がシリコン基板２１上の一定の面積を
占める状態をファンアウトといい、このファンアウトに
より多大のシリコン基板の面積を消費していることが画
素アレイ基板２１のコストを下げる上で大きな障害とな
っていた。また、画素アレイ基板２１からその周辺に配
置されたＡＣＦ２３に至るまでの配線長が長くなり、こ
のため、配線抵抗が大きくなり、かつ、配線電源の負担
が大きくなる。
成からなる液晶表示装置の場合、画素アレイ基板２１と
ＡＣＦ２３とを接続するための配線２４が必要となり、
このためにシリコン基板２１の面積を消費していた。こ
のように配線２４がシリコン基板２１上の一定の面積を
占める状態をファンアウトといい、このファンアウトに
より多大のシリコン基板の面積を消費していることが画
素アレイ基板２１のコストを下げる上で大きな障害とな
っていた。また、画素アレイ基板２１からその周辺に配
置されたＡＣＦ２３に至るまでの配線長が長くなり、こ
のため、配線抵抗が大きくなり、かつ、配線電源の負担
が大きくなる。
【０００４】本発明の目的は、基板コストを減少させ、
駆動素子への配線長を短くでき、その結果、配線抵抗を
低減させ、駆動電源の負担を低減させることができる液
晶表示装置、特にその画素アレイ基板とその製造方法並
びにこの画素アレイ基板を用いた画像形成方法を提供す
ることにある。
駆動素子への配線長を短くでき、その結果、配線抵抗を
低減させ、駆動電源の負担を低減させることができる液
晶表示装置、特にその画素アレイ基板とその製造方法並
びにこの画素アレイ基板を用いた画像形成方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記した目的を達成する
ために、本発明の液晶表示装置は、基板に設けられた貫
通孔上に形成された導体層を介して上記基板の第一の面
上の液晶表示装置用画素アレイと上記基板の第二の面上
の駆動素子とを電気的に接続したことを特徴とする。ま
た、前記基板がシリコン又はガラスから構成されている
ことが望ましく、更に前記貫通孔が前記基板の厚さ方向
に対して上記の基板の第二面上に沿って拡大する傾斜を
有する側壁面を具備することが望ましい。
ために、本発明の液晶表示装置は、基板に設けられた貫
通孔上に形成された導体層を介して上記基板の第一の面
上の液晶表示装置用画素アレイと上記基板の第二の面上
の駆動素子とを電気的に接続したことを特徴とする。ま
た、前記基板がシリコン又はガラスから構成されている
ことが望ましく、更に前記貫通孔が前記基板の厚さ方向
に対して上記の基板の第二面上に沿って拡大する傾斜を
有する側壁面を具備することが望ましい。
【０００６】また、上記した目的を達成するために、本
発明の液晶表示装置の製造方法は、シリコン基板に貫通
孔を形成し、該貫通孔に配線用導体を形成すると共にシ
リコン基板表面上のＬＣＤ画素アレイとシリコン基板裏
面に装着された駆動素子を接続することを特徴とする。
また、シリコン基板に異方性エッチングにより貫通孔を
形成することが望ましく、前記シリコン基板に貫通孔を
形成するに際して、シリコン基板表面側にエッチストッ
パーを介在させた状態で異方性エッチングを行うことが
望ましく、更に前記エッチストッパーが、Ｓｉ酸化膜又
はＳｉ窒化膜からなることが望ましい。
発明の液晶表示装置の製造方法は、シリコン基板に貫通
孔を形成し、該貫通孔に配線用導体を形成すると共にシ
リコン基板表面上のＬＣＤ画素アレイとシリコン基板裏
面に装着された駆動素子を接続することを特徴とする。
また、シリコン基板に異方性エッチングにより貫通孔を
形成することが望ましく、前記シリコン基板に貫通孔を
形成するに際して、シリコン基板表面側にエッチストッ
パーを介在させた状態で異方性エッチングを行うことが
望ましく、更に前記エッチストッパーが、Ｓｉ酸化膜又
はＳｉ窒化膜からなることが望ましい。
【０００７】更に本発明は、上記液晶表示装置の画素ア
レイ基板を用いて、光源から出力された自然光を、直線
偏光に変換した後、前記液晶表示装置用画素アレイ面に
到達させ、駆動素子を介して液晶の向きを画素毎に制御
電圧により調整し、前記液晶表示装置用画素アレイより
反射する光の強度を変えて画像を形成することを特徴と
し、望ましくは、前記画像をレンズとミラーを介して拡
大し、スクリーン上に投影することを特徴とするもので
ある。
レイ基板を用いて、光源から出力された自然光を、直線
偏光に変換した後、前記液晶表示装置用画素アレイ面に
到達させ、駆動素子を介して液晶の向きを画素毎に制御
電圧により調整し、前記液晶表示装置用画素アレイより
反射する光の強度を変えて画像を形成することを特徴と
し、望ましくは、前記画像をレンズとミラーを介して拡
大し、スクリーン上に投影することを特徴とするもので
ある。
【０００８】
【作用】シリコン基板をＬＣＤ画素アレイとして用い、
このシリコン基板に設けた貫通孔内の配線用導体層をＬ
ＣＤ画素アレイと駆動素子を電気的に接続する配線に活
用できるから、シリコン基板の周辺に駆動素子等を配置
する場合に比較して基板の裏面に駆動素子等を配置でき
るため、シリコン基板の面積を減少でき、同時に配線長
を短くできるため、駆動電源の負担が低減できることに
なる。
このシリコン基板に設けた貫通孔内の配線用導体層をＬ
ＣＤ画素アレイと駆動素子を電気的に接続する配線に活
用できるから、シリコン基板の周辺に駆動素子等を配置
する場合に比較して基板の裏面に駆動素子等を配置でき
るため、シリコン基板の面積を減少でき、同時に配線長
を短くできるため、駆動電源の負担が低減できることに
なる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例においては、基板として単結晶シ
リコンを用いた例を示す。図１〜図７は各々本発明の液
晶表示装置の製造方法の一実施例を工程順に示す要部断
面図である。図１において、Ｓｉ（シリコン）基板１の
裏面に絶縁材からなるマスク２を堆積する。この場合、
絶縁材からなるマスク２としては、例えば、Ｓｉ窒化膜
（Ｓｉ3 Ｎ4 ）が使用される。また、マスク２が堆積さ
れた面と反対側の面（基板１の表面側）には、エッチス
トッパー３が設けられている。エッチストッパー３とし
ては、例えば、Ｓｉ酸化膜、Ｓｉ窒化膜等が使用され
る。
する。なお、本実施例においては、基板として単結晶シ
リコンを用いた例を示す。図１〜図７は各々本発明の液
晶表示装置の製造方法の一実施例を工程順に示す要部断
面図である。図１において、Ｓｉ（シリコン）基板１の
裏面に絶縁材からなるマスク２を堆積する。この場合、
絶縁材からなるマスク２としては、例えば、Ｓｉ窒化膜
（Ｓｉ3 Ｎ4 ）が使用される。また、マスク２が堆積さ
れた面と反対側の面（基板１の表面側）には、エッチス
トッパー３が設けられている。エッチストッパー３とし
ては、例えば、Ｓｉ酸化膜、Ｓｉ窒化膜等が使用され
る。
【００１０】次に基板１の裏面側をエッチングして貫通
孔４を形成する。貫通孔４を形成する手段は、サンドブ
ラスト法、レーザー研削法、ＫＯＨ等を用いたエッチン
グ法が適用可能であるが、ＫＯＨ等を用いたエッチング
法は、貫通孔を形成するに際しての均一性、再現性およ
びエッチレートに優れているので特に有効である。
孔４を形成する。貫通孔４を形成する手段は、サンドブ
ラスト法、レーザー研削法、ＫＯＨ等を用いたエッチン
グ法が適用可能であるが、ＫＯＨ等を用いたエッチング
法は、貫通孔を形成するに際しての均一性、再現性およ
びエッチレートに優れているので特に有効である。
【００１１】図２はＫＯＨ等を用いたエッチング法で形
成された貫通孔４を示している。この貫通孔４は、基板
１の厚さ方向に対して基板１の裏面側に沿って拡大する
傾斜を有する側壁面を形成している。例えば、（１０
０）面の基板１の裏面からエッチングを行うと基板１の
表面に対して、５４．７度の傾斜をもつ（１１１）面を
有するサイドウォール（ｓｉｄｅ ｗａｌｌ）が容易に
形成される。
成された貫通孔４を示している。この貫通孔４は、基板
１の厚さ方向に対して基板１の裏面側に沿って拡大する
傾斜を有する側壁面を形成している。例えば、（１０
０）面の基板１の裏面からエッチングを行うと基板１の
表面に対して、５４．７度の傾斜をもつ（１１１）面を
有するサイドウォール（ｓｉｄｅ ｗａｌｌ）が容易に
形成される。
【００１２】このエッチングに際して、エッチストッパ
ー３直下のシリコン表面で消費される貫通孔４の面積は
極めて小さくすることができる。貫通孔４は、異方性エ
ッチングでも等方性エッチングによってもよいが、異方
性エッチングによったものが貫通孔４内の配線のステッ
プカバーレッジを良好に行うことができる。
ー３直下のシリコン表面で消費される貫通孔４の面積は
極めて小さくすることができる。貫通孔４は、異方性エ
ッチングでも等方性エッチングによってもよいが、異方
性エッチングによったものが貫通孔４内の配線のステッ
プカバーレッジを良好に行うことができる。
【００１３】エッチングにより貫通孔４を形成した後、
エッチストッパー３を除去する。エッチストッパー３を
除去する際には、例えば、ＨＦ／ＨＮＯ3 ／Ｈ2 Ｏから
なるエッチング液を用い、このエッチング液によってエ
ッチストッパー３と共にマスク２も同時に除去される。
エッチストッパー３を除去する。エッチストッパー３を
除去する際には、例えば、ＨＦ／ＨＮＯ3 ／Ｈ2 Ｏから
なるエッチング液を用い、このエッチング液によってエ
ッチストッパー３と共にマスク２も同時に除去される。
【００１４】次に図３に示すように、貫通孔４内に配線
を行うため、貫通孔４のサイドウォール面を含む基板１
に対して絶縁層５を堆積する。絶縁層５には、例えば、
Ｓｉ酸化膜或いはＳｉ窒化膜が使用される。そして、こ
の絶縁膜５上の全面にＣｒ６を堆積する。このＣｒ６
は、このＣｒ６の面上に堆積されるＣｕ−Ａｕ層の種層
（ｓｅｅｄｌａｙｅｒ）として作用するものである。
を行うため、貫通孔４のサイドウォール面を含む基板１
に対して絶縁層５を堆積する。絶縁層５には、例えば、
Ｓｉ酸化膜或いはＳｉ窒化膜が使用される。そして、こ
の絶縁膜５上の全面にＣｒ６を堆積する。このＣｒ６
は、このＣｒ６の面上に堆積されるＣｕ−Ａｕ層の種層
（ｓｅｅｄｌａｙｅｒ）として作用するものである。
【００１５】次に図４に示すように、感光性樹脂７、例
えば、フォトレジストやポリイミドを基板１の両面にコ
ーテイングし、その後熱処理する。この場合の熱処理
は、感光性樹脂７の基板１への接着性を高めるためであ
る。
えば、フォトレジストやポリイミドを基板１の両面にコ
ーテイングし、その後熱処理する。この場合の熱処理
は、感光性樹脂７の基板１への接着性を高めるためであ
る。
【００１６】その後、図５に示すように、感光性樹脂７
に対してマスクした状態で露光し、次いで現像して光硬
化した感光性樹脂７を残し、他の感光性樹脂７の部分を
除去する。この状態でＣｕ−Ａｕを蒸着、スパタリング
あるいはメッキ等の手段で堆積させると、絶縁層５の表
面に堆積されたＣｒ６を種としてＣｒ−Ｃｕ−Ａｕ層８
が形成される。
に対してマスクした状態で露光し、次いで現像して光硬
化した感光性樹脂７を残し、他の感光性樹脂７の部分を
除去する。この状態でＣｕ−Ａｕを蒸着、スパタリング
あるいはメッキ等の手段で堆積させると、絶縁層５の表
面に堆積されたＣｒ６を種としてＣｒ−Ｃｕ−Ａｕ層８
が形成される。
【００１７】次に図６に示すように、感光性樹脂７の残
された部分の下層に位置するＣｒは、配線に寄与しない
部分であるので除去する。
された部分の下層に位置するＣｒは、配線に寄与しない
部分であるので除去する。
【００１８】このようにして液晶表示装置として必要な
基板及び駆動用ＬＳＩへの配線層が形成される。この基
板に対して図７に示すように基板１の裏面において、Ｃ
ｒ−Ｃｕ−Ａｕ層８がハンダ層９（例えば、Ｐｂ／Ｓ
ｎ）を介して駆動素子１０側のＣｒ−Ｃｕ−Ａｕ層８´
と接合される。また、基板１の表面側のＣｒ−Ｃｕ−Ａ
ｕ層８は、基板１の表面における画素アレイに接続され
ている。このようにして駆動素子１０はＣｒ−Ｃｕ−Ａ
ｕ層８´、ハンダ層９および貫通孔４のサイドウォール
に形成されたＣｒ−Ｃｕ−Ａｕ層８を介して基板１の表
面の画素アレイに接続される。
基板及び駆動用ＬＳＩへの配線層が形成される。この基
板に対して図７に示すように基板１の裏面において、Ｃ
ｒ−Ｃｕ−Ａｕ層８がハンダ層９（例えば、Ｐｂ／Ｓ
ｎ）を介して駆動素子１０側のＣｒ−Ｃｕ−Ａｕ層８´
と接合される。また、基板１の表面側のＣｒ−Ｃｕ−Ａ
ｕ層８は、基板１の表面における画素アレイに接続され
ている。このようにして駆動素子１０はＣｒ−Ｃｕ−Ａ
ｕ層８´、ハンダ層９および貫通孔４のサイドウォール
に形成されたＣｒ−Ｃｕ−Ａｕ層８を介して基板１の表
面の画素アレイに接続される。
【００１９】上記した実施例においては、図６における
パターニングに際して、プロセスステップ数が少ない感
光性ポリイミドによる例を示したが、本発明においては
フォトレジストと共に非感光性のポリイミドも適用可能
である。
パターニングに際して、プロセスステップ数が少ない感
光性ポリイミドによる例を示したが、本発明においては
フォトレジストと共に非感光性のポリイミドも適用可能
である。
【００２０】また、図７においては、Ｃｒ−Ｃｕ−Ａｕ
層８とＣｒ−Ｃｕ−Ａｕ層８´とをＰｂ／Ｓｎ等のハン
ダ層９を介して接合する例を示したが、本発明はＣｒ−
Ｃｕ−Ａｕ層８とＣｒ−Ｃｕ−Ａｕ層８´と熱圧着（Ａ
ｕ−Ａｕ）により接合することもできる。
層８とＣｒ−Ｃｕ−Ａｕ層８´とをＰｂ／Ｓｎ等のハン
ダ層９を介して接合する例を示したが、本発明はＣｒ−
Ｃｕ−Ａｕ層８とＣｒ−Ｃｕ−Ａｕ層８´と熱圧着（Ａ
ｕ−Ａｕ）により接合することもできる。
【００２１】上記した画素基板の形成手段において、画
素基板に使用する基板としてシリコン基板の例を示した
が、シリコン基板の代わりにガラス基板を用いることも
できる。ガラス基板の場合も、シリコン基板の場合と基
本的な製造工程は同じである。ただし、ガラス基板で
は、貫通孔を形成するに際しては、傾斜を有する異方性
エッチングには、サンドブラストやレーザーを用いる乾
式のエッチングを適用することが望ましく、ウェットエ
ッチングを行う場合のエッチング液としては、硝酸とフ
ッ酸の混合液、又は稀フッ酸が使用される。これらのエ
ッチング液を使用する場合、エッチングストッパーには
窒化シリコンが使用される。
素基板に使用する基板としてシリコン基板の例を示した
が、シリコン基板の代わりにガラス基板を用いることも
できる。ガラス基板の場合も、シリコン基板の場合と基
本的な製造工程は同じである。ただし、ガラス基板で
は、貫通孔を形成するに際しては、傾斜を有する異方性
エッチングには、サンドブラストやレーザーを用いる乾
式のエッチングを適用することが望ましく、ウェットエ
ッチングを行う場合のエッチング液としては、硝酸とフ
ッ酸の混合液、又は稀フッ酸が使用される。これらのエ
ッチング液を使用する場合、エッチングストッパーには
窒化シリコンが使用される。
【００２２】このようにして作製された液晶表示装置の
画素基板は、例えば、図８に示す反射型液晶プロジェク
トションシステムにおけるＬＣＬＶ（液晶ライトバル
ブ）に使用される。図８において、画素基板１１には光
源１２から出力されダイクロイックミラー１３を介して
反射された自然光がＰＢＳ（偏光ビームスプリッタ）１
４で直線偏光に変換された後に画素基板１１に到達す
る。
画素基板は、例えば、図８に示す反射型液晶プロジェク
トションシステムにおけるＬＣＬＶ（液晶ライトバル
ブ）に使用される。図８において、画素基板１１には光
源１２から出力されダイクロイックミラー１３を介して
反射された自然光がＰＢＳ（偏光ビームスプリッタ）１
４で直線偏光に変換された後に画素基板１１に到達す
る。
【００２３】この画素基板１１は液晶の向きを画素毎に
制御電圧によって調整することによって、反射する光の
強度を変え、画像を作り出す。こうして作り出された画
像はその後レンズ１５とミラー１６を介して拡大され、
スクリーン１７に投影される。この場合、画素基板１１
からの画像を拡大する例を示したが、画素基板１１を大
きく形成すれば、直接画素部分を画像表示部として用い
ることができる。
制御電圧によって調整することによって、反射する光の
強度を変え、画像を作り出す。こうして作り出された画
像はその後レンズ１５とミラー１６を介して拡大され、
スクリーン１７に投影される。この場合、画素基板１１
からの画像を拡大する例を示したが、画素基板１１を大
きく形成すれば、直接画素部分を画像表示部として用い
ることができる。
【００２４】図９は本発明の液晶表示装置の例を示して
おり、図９（Ａ）はその表面、図９（Ｂ）は画素基板の
裏面部分をそれぞれ示している。図９（Ｂ）において
は、ＡＣＦ２２、駆動素子２３は画素基板２１の裏面に
配置されており、画素基板２１の周辺に配置されていな
い。従って、この液晶表示装置では、図１０に示すよう
なＡＣＦ２２、駆動素子２３の配置状態及び配線設置状
態を有しないので、図１０に示すシリコン基板２０に対
して大幅にシリコン基板２０の面積を減少させることが
できる。
おり、図９（Ａ）はその表面、図９（Ｂ）は画素基板の
裏面部分をそれぞれ示している。図９（Ｂ）において
は、ＡＣＦ２２、駆動素子２３は画素基板２１の裏面に
配置されており、画素基板２１の周辺に配置されていな
い。従って、この液晶表示装置では、図１０に示すよう
なＡＣＦ２２、駆動素子２３の配置状態及び配線設置状
態を有しないので、図１０に示すシリコン基板２０に対
して大幅にシリコン基板２０の面積を減少させることが
できる。
【００２５】
【発明の効果】以上のように本発明によれば、駆動素子
を裏面に配置することが可能となったため、画素アレイ
の周辺に延ばすファンアウトに要していた面積が不要と
なった。さらに、バンプを有する駆動素子を熱圧着やハ
ンダのリフローにより画素アレイ基板の裏面に形成した
パッドに直接接続することが可能となり、ＡＣＦが不要
とできることから、更にコストの低減が期待できる。
を裏面に配置することが可能となったため、画素アレイ
の周辺に延ばすファンアウトに要していた面積が不要と
なった。さらに、バンプを有する駆動素子を熱圧着やハ
ンダのリフローにより画素アレイ基板の裏面に形成した
パッドに直接接続することが可能となり、ＡＣＦが不要
とできることから、更にコストの低減が期待できる。
【図１】本発明の液晶表示装置の画素基板製造方法にお
ける基板に対するマスクの堆積状態を示す要部断面図で
ある。
ける基板に対するマスクの堆積状態を示す要部断面図で
ある。
【図２】本発明の液晶表示装置の画素基板製造方法にお
ける貫通孔形成のためのエッチング状態を示す要部断面
図である。
ける貫通孔形成のためのエッチング状態を示す要部断面
図である。
【図３】本発明の液晶表示装置の画素基板製造方法にお
ける貫通孔への絶縁層の形成状態を示す要部断面図であ
る。
ける貫通孔への絶縁層の形成状態を示す要部断面図であ
る。
【図４】本発明の液晶表示装置の画素基板製造方法にお
ける貫通孔内を含む基板に対する感光性樹脂の形成状態
を示す要部断面図である。
ける貫通孔内を含む基板に対する感光性樹脂の形成状態
を示す要部断面図である。
【図５】本発明の液晶表示装置の画素基板製造方法にお
ける貫通孔内への導体層の形成状態を示す要部断面図で
ある。
ける貫通孔内への導体層の形成状態を示す要部断面図で
ある。
【図６】本発明の液晶表示装置の画素基板製造方法にお
ける感光性樹脂を除去した状態を示す要部断面図であ
る。
ける感光性樹脂を除去した状態を示す要部断面図であ
る。
【図７】本発明の液晶表示装置の画素基板製造方法にお
ける基板裏面での駆動素子との接合状態を示す要部断面
図である。
ける基板裏面での駆動素子との接合状態を示す要部断面
図である。
【図８】本発明の液晶表示装置の画素アレイ基板を用い
た画像形成方法を示す説明図である。
た画像形成方法を示す説明図である。
【図９】本発明の液晶表示装置におけるシリコン基板の
表面及び裏面の状態を示す説明図である。
表面及び裏面の状態を示す説明図である。
【図１０】従来の液晶表示装置におけるシリコン基板の
表面及び裏面の状態を示す説明図である。
表面及び裏面の状態を示す説明図である。
１ シリコン基板 ２ マスク ３ エッチストッパー ４ 貫通孔 ５ 絶縁層 ６ Ｃｒ ７ 感光性ポリイミド ８ Ｃｒ−Ｃｕ−Ａｕ層 ９ ハンダ層 １０ 駆動素子 １１ 画素基板 １２ 光源 １３ ダイクロイックミラー １４ 偏光ビームスプリッタ １５ レンズ １６ ミラー １７ スクリーン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−232463（ＪＰ，Ａ) 特開 昭57−53728（ＪＰ，Ａ) 特開 平３−230579（ＪＰ，Ａ) 特開 昭59−204252（ＪＰ，Ａ)
Claims (6)
- 【請求項１】シリコン基板に設けられた貫通孔上に形成
された導体層を介して上記基板の第一の面上の液晶表示
装置用画素アレイと上記基板の第二の面上の駆動素子と
を電気的に接続したことを特徴とする液晶表示装置。 - 【請求項２】上記貫通孔が上記基板の厚さ方向に対して
上記基板の第二面上に沿って拡大する傾斜を有する側壁
面を具備することを特徴とする請求項１の液晶表示装
置。 - 【請求項３】シリコン基板に貫通孔を形成し、該貫通孔
に配線用導体を形成すると共にシリコン基板表面上のＬ
ＣＤ画素アレイとシリコン基板裏面に装着された駆動素
子を接続することを特徴とする液晶表示装置の製造方
法。 - 【請求項４】上記シリコン基板に異方性エッチングによ
り貫通孔を形成することを特徴とする請求項３の液晶表
示装置の製造方法。 - 【請求項５】上記シリコン基板に貫通孔を形成するに際
して、シリコン基板表面側にエッチストッパーを介在さ
せた状態で異方性エッチングを行うことを特徴とする請
求項３の液晶表示装置の製造方法。 - 【請求項６】光源から出力された自然光を、直線偏光に
変換した後、請求項１に記載の液晶表示装置用画素アレ
イ面に到達させ、駆動素子を介して液晶の向きを画素毎
に制御電圧により調整し、前記液晶表示装置用画素アレ
イより反射する光の強度を変えて画像を形成することを
特徴とする画像形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30372894A JP2643098B2 (ja) | 1994-12-07 | 1994-12-07 | 液晶表示装置及びその製造方法並びに画像形成方法 |
| KR1019950045971A KR0175964B1 (ko) | 1994-12-07 | 1995-12-01 | 액정 표시 장치 및 그 제조 방법과 화상 형성 방법 |
| US08/568,454 US5737052A (en) | 1994-12-07 | 1995-12-07 | Liquid crystal display and manufacturing process thereof with drive circuit and active matrix connected via through hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30372894A JP2643098B2 (ja) | 1994-12-07 | 1994-12-07 | 液晶表示装置及びその製造方法並びに画像形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08160403A JPH08160403A (ja) | 1996-06-21 |
| JP2643098B2 true JP2643098B2 (ja) | 1997-08-20 |
Family
ID=17924559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30372894A Expired - Lifetime JP2643098B2 (ja) | 1994-12-07 | 1994-12-07 | 液晶表示装置及びその製造方法並びに画像形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5737052A (ja) |
| JP (1) | JP2643098B2 (ja) |
| KR (1) | KR0175964B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2307598B (en) * | 1995-11-24 | 2000-02-23 | Varintelligent | Combined printed circuit board and integrated circuit driver |
| JP3102392B2 (ja) * | 1997-10-28 | 2000-10-23 | 日本電気株式会社 | 半導体デバイスおよびその製造方法 |
| IL123207A0 (en) | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| WO1999063596A1 (de) * | 1998-06-04 | 1999-12-09 | GFD-Gesellschaft für Diamantprodukte mbH | Diamantbauelement mit rückseitenkontaktierung und verfahren zu seiner herstellung |
| TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| US6348991B1 (en) | 1999-10-29 | 2002-02-19 | Intel Corporation | Integrated circuit with opposed spatial light modulator and processor |
| JP2001291822A (ja) * | 2000-02-04 | 2001-10-19 | Seiko Epson Corp | 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器 |
| DE10059176C2 (de) * | 2000-11-29 | 2002-10-24 | Siemens Ag | Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls |
| US7183582B2 (en) * | 2002-05-29 | 2007-02-27 | Seiko Epson Coporation | Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus |
| US20050162727A1 (en) * | 2004-01-24 | 2005-07-28 | Fusao Ishii | Micromirrors with support walls |
| US7825440B1 (en) | 2005-12-29 | 2010-11-02 | Hrl Laboratories, Llc | Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules |
| JP2008013389A (ja) | 2006-07-04 | 2008-01-24 | Nec Corp | エッチング装置及び薄型ガラス基板の製造方法 |
| US20100129309A1 (en) * | 2007-02-23 | 2010-05-27 | Dhal Pradeep K | Amine polymer compositions |
| JP5271171B2 (ja) * | 2009-06-26 | 2013-08-21 | 三菱電機株式会社 | 画像表示素子の製造方法 |
| CN105319787B (zh) * | 2015-12-01 | 2018-09-14 | 武汉华星光电技术有限公司 | 液晶显示模组 |
| US10133133B1 (en) * | 2017-06-28 | 2018-11-20 | Advanced Optoelectronic Technology, Inc | Liquid crystal display base |
| US10381322B1 (en) | 2018-04-23 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same |
| US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1514818A1 (de) * | 1951-01-28 | 1969-05-08 | Telefunken Patent | Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen |
| US3343256A (en) * | 1964-12-28 | 1967-09-26 | Ibm | Methods of making thru-connections in semiconductor wafers |
| US4008564A (en) * | 1972-06-09 | 1977-02-22 | Luce Nunzio A | Liquid crystal display device |
| JPS5753728A (en) * | 1980-09-16 | 1982-03-30 | Sony Corp | Display device |
| JPS59204252A (ja) * | 1983-05-06 | 1984-11-19 | Matsushita Electronics Corp | 半導体集積回路の製造方法 |
| JPH01185943A (ja) * | 1988-01-21 | 1989-07-25 | Nec Corp | 半導体集積回路装置 |
| US4824215A (en) * | 1988-01-22 | 1989-04-25 | Xtalite Technology Limited/La Technologie Xtalite Limitee | Liquid crystal display apparatus |
| US5463246A (en) * | 1988-12-29 | 1995-10-31 | Sharp Kabushiki Kaisha | Large scale high density semiconductor apparatus |
| JPH03230579A (ja) * | 1990-02-06 | 1991-10-14 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JPH05232463A (ja) * | 1992-02-21 | 1993-09-10 | Matsushita Electric Works Ltd | 液晶素子 |
| US5537234A (en) * | 1993-01-19 | 1996-07-16 | Hughes Aircraft Company | Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display |
| US5510915A (en) * | 1994-08-02 | 1996-04-23 | Ge; Shichao | Out-Active-Matrix-LCD |
-
1994
- 1994-12-07 JP JP30372894A patent/JP2643098B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-01 KR KR1019950045971A patent/KR0175964B1/ko not_active IP Right Cessation
- 1995-12-07 US US08/568,454 patent/US5737052A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0175964B1 (ko) | 1999-05-01 |
| JPH08160403A (ja) | 1996-06-21 |
| US5737052A (en) | 1998-04-07 |
| KR960025294A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643098B2 (ja) | 液晶表示装置及びその製造方法並びに画像形成方法 | |
| JP2860226B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7859604B2 (en) | Pad area and method of fabricating the same | |
| US6022764A (en) | Exposure apparatus and method for forming thin film transistor | |
| US20020030767A1 (en) | Methods of fabricating active matrix pixel electrodes | |
| JP2001242485A (ja) | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 | |
| JP2001125498A (ja) | 表示装置 | |
| JPH10142530A (ja) | 光変調デバイス、その製造方法および表示装置 | |
| KR970003465B1 (ko) | 광로조절장치의 제조방법 | |
| JP2000228573A (ja) | モジュールの基板構造 | |
| JP2002533773A (ja) | 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法 | |
| JP2000208178A (ja) | 半導体応用装置及びその製造方法 | |
| JPH06110071A (ja) | 液晶表示装置 | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| KR0170958B1 (ko) | 광로 조절 장치의 제조방법 | |
| JPH04299317A (ja) | 光弁用半導体装置とその製造方法 | |
| US9470940B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
| KR0154924B1 (ko) | 광로조절장치의 제조방법 | |
| KR0179621B1 (ko) | 광로조절장치의 제조방법 | |
| KR100209949B1 (ko) | 박막형 광로 조절 장치의 패드 연결 방법 | |
| KR100257601B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| JP2022161120A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| KR100247592B1 (ko) | 박막형 광로조절장치의 제조방법 | |
| KR100252019B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR19990061416A (ko) | 박막형 광로조절장치 |