KR100247592B1 - 박막형 광로조절장치의 제조방법 - Google Patents

박막형 광로조절장치의 제조방법 Download PDF

Info

Publication number
KR100247592B1
KR100247592B1 KR1019960074024A KR19960074024A KR100247592B1 KR 100247592 B1 KR100247592 B1 KR 100247592B1 KR 1019960074024 A KR1019960074024 A KR 1019960074024A KR 19960074024 A KR19960074024 A KR 19960074024A KR 100247592 B1 KR100247592 B1 KR 100247592B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
layer
lower electrode
active matrix
upper electrode
Prior art date
Application number
KR1019960074024A
Other languages
English (en)
Other versions
KR19980054839A (ko
Inventor
조경화
유정광
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960074024A priority Critical patent/KR100247592B1/ko
Publication of KR19980054839A publication Critical patent/KR19980054839A/ko
Application granted granted Critical
Publication of KR100247592B1 publication Critical patent/KR100247592B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

희생층을 효율적으로 제거할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은, M×N개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 폴리이미드(PI) 계의 중합체를 사용하여 희생층을 형성하는 단계, 상기 희생층의 상부에 멤브레인 및 하부전극의 기능을 동시에 수행하는 하부전극을 형성하는 단계, 상기 하부전극의 상부에 변형층을 형성하는 단계, 상기 변형층의 상부에 상부전극을 형성하는 단계, 그리고 상기 상부전극, 상기 변형층 및 상기 하부전극을 패터닝하는 단계를 포함한다. 상기 방법에 따르면 폴리이미드(polyimide)계의 중합체를 사용하여 희생층을 적층하므로 마스크로 사용하는 포토 레지스트와의 접착력이 양호하여 희생층의 패터닝을 용이하게 할 수 있다. 또한 상기 희생층을 열처리 한 후 산소(O2) 플라즈마를 사용하여 제거함으로써 희생층의 제거 시간을 단축하여 전체적인 소자의 제조 공정 시간을 단축할 수 있다.

Description

박막형 광로 조절 장치의 제조 방법
본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로, 보다 상세하게는 희생층을 보다 효율적으로 제거하여 희생층의 식각 시, 액츄에이터에 미치는 영향을 최소화하여 안정된 액츄에이터를 형성할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광속을 조정할 수 있는 광로 조절 장치 또는 광 변조기는 광통신, 화상 처리, 그리고 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 일반적으로 그러한 장치는 광학적 특성에 따라 크게 두 종류로 분류된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 이에 해당하며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여, 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성하여 중량을 가볍게 할 수 있으며, 용적을 줄이는 것이 가능하다. 그러나 상기 액정 표시 장치는 광의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 떨어지고, 액정 물질의 응답 속도가 느리며 그 내부가 과열되기 쉬운 단점이 있다.
따라서, 상기의 문제점을 해결하기 위하여 AMA, 또는 DMD 등의 화상 표시 장치가 개발되었다. 현재, DMD가 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 상기의 AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 유입되는 빛을 소정의 각도로 반사하며, 상기 반사된 빛은 슬릿(slit)을 통과하여 스크린에 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서 그 구조와 동작 원리가 간단하며, 액정 표시 장치나 DMD 등에 비해 높은 광효율을 얻을 수 있다. 또한 콘트라스트를 향상시켜 밝고 선명한 화상을 얻을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 반사되는 광속의 극성에도 영향을 미치지 않는다.
AMA에 내장된 거울들은 각기 슬릿에 대응하도록 배열되며, 액츄에이터(actuator) 내부에 발생하는 전계에 의해 거울이 경사지게 된다. 따라서 광원으로부터 입사되는 광속을 소정의 각도로 조절하여, 스크린에 화상을 맺을 수 있도록 한다. 일반적으로 각각의 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때, 상기 액츄에이터의 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 상기 각각의 거울들을 구동하는 변형부의 구성 물질로서 PZT(Pb(Zr, Ti)O3) 나 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 물질이 이용된다. 또한 PMN(Pb(Mg, Nb)O3) 등의 전왜 물질을 상기 변형부의 구성 재료로서 사용할 수 있다.
이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형 장치와 박막(thin film)형 장치로 구분된다. 상기 벌크형 광로 조절 장치는 예를 들면 미합중국 특허 제5,085,497호(issued to Gregory Um, et al.), 제5,159,225호(issued to Gregory Um), 제5,175,465호(issued to Gregory Um, et al.)에 개시되어 있다. 상기 벌크형 광로 조절 장치는, 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후 쏘잉(sawing) 방법으로 가공하고 상부에 거울을 설치하여 구성된다. 그러나 벌크형 광로 조절 장치는 액츄에이터들을 쏘잉 방법에 의하여 분리하여야 하므로 설계 및 제조에 있어서 높은 정밀도가 요구되며, 변형부의 응답 속도가 느린 단점이 있다. 따라서 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 AMA 장치는 본 출원인이 1995년 5월 26일에 대한민국 특허청에 특허 출원한 특허출원 제95-13358호(발명의 명칭 : 광로 조절 장치)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이며, 도 3a 내지 도 3e는 도 2에 도시한 장치의 제조 공정도를 도시한 것이다.
도 1 및 도 2에 도시한 바와 같이, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1)와 상기 액티브 매트릭스(1)의 상부에 설치된 액츄에이터(3)로 구성된다.
상기 액티브 매트릭스(1)는 실리콘(Si) 등의 반도체로 구성되며, 내부에 M×N(M, N은 정수)개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있다. 또한, 상기 액티브 매트릭스(1)는 유리, 알루미나(Al2O3) 등의 절연 물질로 구성할 수 있다. 액티브 매트릭스(1)의 일측 상부에는 패드(5)가 형성된다. 상기 패드(5)는 액티브 매트릭스(1)에 내장된 트랜지스터와 전기적으로 연결되어 있다.
상기 액츄에이터(3)는 멤브레인(7), 플러그(9), 하부전극(11), 변형부(15) 그리고 상부전극(17)으로 구성된다.
도 1에 도시한 바와 같이, 상기 멤브레인(7)은 액츄에이터(3)의 중앙부를 중심으로 일측에는 사각형 형상의 오목한 부분이 형성되어 있으며, 타측에는 상기 오목한 부분에 대응하는 사각형 형상의 돌출부가 형성된다. 상기 멤브레인(7)의 오목한 부분에 인접하는 액츄에이터의 멤브레인의 돌출부가 끼워지고, 상기 멤브레인(7)의 돌출부가 인접하는 액츄에이터의 오목한 부분에 끼워진다. 또한 도 2를 참조하면, 상기 멤브레인(7)은 일측의 일부가 상기 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 접하고, 타측이 에어 갭(air gap)(8)을 개재하여 상기 액티브 매트릭스(1)와 평행하도록 형성된다.
플러그(9)는 상기 멤브레인(7) 중 하부에 패드(5)가 형성된 부분에 수직하게 형성된다. 상기 플러그(9)는 패드(5)와 전기적으로 연결되도록 한다. 상기 하부전극(11)은 상기 멤브레인(7)의 상부에 형성되며, 변형부(15)는 상기 하부전극(11)의 상부에 형성된다. 상부전극(17)은 상기 변형부(15)의 상부에 형성된다. 상기 상부전극(17)은 전극의 기능뿐만 아니라 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다.
이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다. 도 3a 내지 도 3e는 도 2에 도시한 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 3a를 참조하면, 일측 상부에 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass：PSG)로 구성된 희생층(2)을 적층한다. 상기 희생층(2)은 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 희생층(2)의 일부를 식각하여 상기 액티브 매트릭스(1) 중 상부에 패드(5)가 형성되어 있는 부분을 노출시킨다.
도 3b를 참조하면, 상기 액티브 매트릭스(1)의 노출된 부분 및 상기 희생층(2)의 상부에 0．1∼1．0㎛ 정도의 두께를 갖는 멤브레인(7)을 적층한다. 상기 멤브레인(7)은 질화실리콘(Si3N4)을 스퍼터링, 또는 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법을 이용하여 형성한다. 이어서, 통상의 포토리쏘래피(photolithography) 방법으로 상기 액티브 매트릭스(1)의 노출된 부분의 상부에 형성된 멤브레인(7)의 일부를 식각하여 개구부(6)를 형성한다.
상기 개구부(6)를 통해 텅스텐(W), 또는 티타늄(Ti) 등의 전기 전도성이 양호한 금속으로 구성된 플러그(9)를 형성한다. 플러그(9)는 리프트-오프(lift-off) 방법을 이용하여 형성하여 상기 패드(5)와 전기적으로 연결되도록 한다.
하부전극(11)은 개구부(6)가 형성된 멤브레인(7)의 상부에 적층된다. 상기 하부전극(11)은 백금(Pt), 또는 백금-티타늄(Pt-Ti) 등을 진공 증착, 또는 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상기 하부전극(11)은 상기 플러그(9)와 전기적으로 연결되며, 따라서 상기 패드(5), 플러그(9) 및 하부전극(11)은 서로 전기적으로 연결된다.
도 3c를 참조하면, 상기 하부전극(11)의 상부에 변형부(15)를 적층한다. 상기 변형부(15)는 PZT, 또는 PLZT 등의 압전 물질이나 PMN 등의 전왜 물질을 사용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 변형부(15)는 졸-겔(Sol-Gel)법 또는 화학 기상 증착 방법(CVD)을 이용하여 형성한다.
상기 변형부(15)의 상부에는 상부전극(17)이 적층된다. 상기 상부전극(17)은 알루미늄을 스퍼터링, 또는 진공 증착 방법을 이용하여 500∼1000Å 정도의 두께를 가지도록 형성한다. 이어서, 포토리쏘그래피 방법을 이용하여 상기 상부전극(17), 변형부(15), 하부전극(11) 및 멤브레인(7)을 상부로부터 차례로 식각하여 패터닝(patterning)한다. 이 때, 상기 상부전극(17), 변형부(15) 및 하부전극(11)은 인접하는 액츄에이터의 상부전극, 변형부 및 하부전극과 분리되도록 식각한다. 동시에, 상기 멤브레인(7)은 인접하는 액츄에이터의 멤브레인과 연결되도록 식각한다. 그리고, 상기 상부전극(17)의 상부 및 액츄에이터들을 분리할 때 생성되는 측면에 포토 레지스트(photo resist)를 코팅(coating)하여 보호막(18)을 형성한다.
도 3d를 참조하면, 상기 희생층(2)을 플루오르화 수소(HF) 증기로 식각하여 에어 갭(air gap)(8)을 형성한다. 그리고, 상기 보호막(18)을 습식 식각 방법으로 제거하고 잔류하는 식각 용액을 탈이온수로 세정한다. 이어서, 상기 상부전극(17)의 상부에 포토레지스트를 코팅하여 마스크(19)를 형성한다.
도 3e를 참조하면, 상기 마스크(19)를 식각 마스크로 이용하여 상기 멤브레인(7) 중 인접한 액츄에이터의 멤브레인과 연결된 부분을 반응성 이온 식각(Reactive Ion Etching：RIE) 방법으로 식각한다. 그리고, 상기 마스크(19)를 산소 플라즈마(plasma) 방법으로 제거하여 AMA 소자를 완성한다.
상술한 구조의 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(1)에 내장된 MOS 트랜지스터로부터 발생한 화상 신호가 패드(5)와 플러그(9)를 통해 하부전극(11)에 인가된다. 동시에, 상부전극(17)에 바이어스 전압이 인가되어 상부전극(17)과 하부전극(11) 사이에 전계가 발생한다. 이 전계에 의하여 변형부(15)가 전계에 수직한 방향으로 수축한다. 이에 따라 액츄에이터(3)가 멤브레인(7)이 형성된 방향의 반대 방향으로 휘어지며, 액츄에이터(3) 상부의 상부전극(17)이 광원으로부터 입사되는 광속을 반사한다. 상부전극(17)에 의하여 반사된 광속은 슬릿을 통하여 스크린에 투영되어 화상을 맺게 된다.
그러나, 상기 박막형 광로 조절 장치에 있어서, 희생층을 인 실리케이트 유리(PSG)를 사용하여 적층하므로, 액츄에이터의 지지부를 형성하기 위하여 상기 희생층을 패터닝할 때 희생층의 상부에 마스크로서 도포하는 포토 레지스트와 희생층간의 접착이 불량하다. 따라서, 상기 포토 레지스트 마스크는 상기 희생층으로부터 쉽게 탈리되며, 이후에 상기 희생층을 플루오르화 수소(HF) 증기로 식각할 때, 상기 탈리된 부분이 화학적으로 어택(attack)을 받기 쉽게된다. 그 결과 이후에 적층되는 액츄에이터는 상기 어택을 받은 부분이 더 과도하게 적층되어 초기 휘어짐(initial tilting)을 갖게 되며, 안정된 액츄에이터를 형성할 수 없게되는 문제점이 있다.
따라서, 본 발명의 목적은 희생층을 보다 효율적으로 제거하여 희생층 식각으로 인한 액츄에이터에 미치는 영향을 최소화하여 안정된 액츄에이터를 형성할 수 있으며, 희생층 제거 시간을 줄임으로써 전체적인 소자 제조 공정 시간을 단축할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.
도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도이다.
도 3a 내지 도 3e는 도 2에 도시한 박막형 광로 조절 장치의 제조 공정도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도이다.
도 6a 내지 도 6e는 도 5에 도시한 박막형 광로 조절 장치의 제조 공정도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
131：액티브 매트릭스132 : 액츄에이터
133：드레인135 : 보호층
137：식각 방지층 139：희생층
141 : 하부전극 143 : 변형층
145：상부전극 146 : 스트라이프
147 : 비어 홀 149 : 비어 컨택
151 : 에어 갭 151a : 제1 에어 갭
151b : 제2 에어 갭
상술한 본 발명의 목적을 달성하기 위하여 본 발명은,
M×N개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계;
상기 액티브 매트릭스의 상부에 폴리이미드(PI) 계의 중합체를 사용하여 희생층을 형성하는 단계;
상기 희생층의 상부에 멤브레인 및 하부전극의 기능을 동시에 수행하는 하부전극을 형성하는 단계;
상기 하부전극의 상부에 변형층을 형성하는 단계;
상기 변형층의 상부에 상부전극을 형성하는 단계; 그리고
상기 상부전극, 상기 변형층 및 상기 하부전극을 패터닝하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부전극에는 바이어스 전압이 인가된다. 동시에 액티브 매트릭스에 내장된 트랜지스터로부터 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터와 드레인 및 비어 컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전계가 발생하며, 이 전계에 의하여 상부전극과 하부전극 사이의 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도로 휘게된다. 따라서 액츄에이터 상부의 상부전극도 같은 각도로 경사진다. 상부전극은 광속을 반사하는 거울의 기능도 함께 수행하므로 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
따라서, 본 발명에 따른 박막형 광로 조절 장치는 폴리이미드(polyimide)계의 중합체를 사용하여 희생층을 적층하므로 마스크로 사용하는 포토 레지스트와의 접착력이 양호하며, 감광성 폴리이미드를 사용할 경우 별다른 마스크 없이 폴리이미드를 패터닝할 수 있으므로 제조 공정을 단축시킬 수 있다. 또한 멤브레인 및 하부전극의 기능을 동시에 수행하는 하부전극을 형성함으로써, 멤브레인을 형성하는 단계가 필요없게 되어 전체 공정을 간소화 할 수 있으며, 저온에서 형성하므로 액티브 매트릭스(31)가 열적 손상을 입는 것을 최소화 할 수 있다. 또한 상기 희생층을 열처리 한 후 산소(O2) 플라즈마를 사용하여 제거함으로써 희생층의 제거 시간을 단축하여 전체적인 소자의 제조 공정 시간을 단축할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(131)와 액티브 매트릭스(131)의 상부에 형성된 액츄에이터(132)를 포함한다. 상기 액티브 매트릭스(131)는 액티브 매트릭스(131)의 일측 표면에 형성된 드레인(drain)(133), 액티브 매트릭스(131) 및 드레인(133)의 상부에 적층된 보호층(passivation layer)(135), 그리고 보호층(135)의 상부에 적층된 식각 방지층(etch stop layer)(137)을 포함한다.
상기 액츄에이터는(132) 상기 식각 방지층(137) 중 하부에 드레인(133)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(151)을 개재하여 식각 방지층(137)과 평행하도록 적층되며, 멤브레인의 기능을 동시에 수행할 수 있는 하부전극(bottom electrode)(141), 하부전극(141)의 상부에 적층된 변형층(active layer)(143), 변형층(143)의 일측 상부에 적층된 상부전극(top electrode)(145), 변형층(143)의 타측으로부터 변형층(143), 하부전극(141), 식각 방지층(137) 및 보호층(135)을 통하여 상기 드레인(133)까지 수직하게 형성된 비어 홀(via hole)(147), 그리고 비어 홀(147)의 내부에 형성된 비어 컨택(via contact)(149)을 포함한다.
도 4를 참조하면 상기 하부전극(141)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 하부전극(141)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 하부전극(141)의 오목한 부분에 인접한 액츄에이터의 하부전극의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 하부전극의 오목한 부분에 끼워지게 된다. 또한, 도 4를 참조하면, 상기 상부전극(145)의 중앙부에는 상기 변형층(143)의 일부가 노출되도록 스트라이프(146)가 형성된다.
이하 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도를 도시한 것이다.
도 6a를 참조하면, M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있고, 일측 상부에 드레인(133)이 형성되어 있는 액티브 매트릭스(131)의 상부에 보호층(135)을 적층한다. 상기 액티브 매트릭스(131)는 실리콘(Si) 등의 반도체로 이루어지거나 또는 유리나 알루미나(Al2O3) 등의 절연 물질로 구성된다. 상기 보호층(135)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(135)은 후속하는 공정 동안 액티브 매트릭스(131)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.
상기 보호층(135)의 상부에는 식각 방지층(137)이 적층된다. 식각 방지층(137)은 질화물을 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(137)은 액티브 매트릭스(131) 및 보호층(135)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다.
상기 식각 방지층(137)의 상부에는 희생층(sacrificial layer)(139)이 적층된다. 희생층(139)은 폴리이미드(Poly-Imide：PI)계의 중합체를 스핀 코팅(spin coating) 방법을 이용하여 0. 5∼2．0㎛ 정도의 두께를 가지도록 형성한다. 또한, 상기 희생층(139)은 스핀 온 글래스(SOG)를 사용하여 형성할 수 있다. 상기와 같이 폴리이미드(PI)계의 중합체를 스핀 코팅 방법을 이용하여 희생층(139)을 형성할 경우, 희생층(139) 표면의 평탄화를 위하여 별도의 CMP(Chemical Mechanical Polishing) 공정이 필요 없게 된다. 통상적으로 CMP 공정을 이용할 경우 액티브 매트릭스(131)의 표면이 손상을 입게 되는 수가 많았다. 따라서 스핀 코팅 방법을 이용하면 액티브 매트릭스(131)의 표면이 CMP 공정으로 인하여 손상되는 것을 방지할 수 있으며, 희생층(139) 표면의 평탄도를 향상시킬 수 있다. 그리고, 종래의 희생층의 재료인 인 실리케이트 유리(PSG)를 사용하여 희생층을 형성하는 경우에 비하여, 폴리이미드(PI)계의 중합체나 스핀 온 글래스(SOG)를 사용하면 저온에서 희생층을 형성할 수 있으므로 고온 공정에 의한 액티브 매트릭스의 손상을 방지할 수 있고 패터닝이 용이하며, 희생층(139)을 제거할 때에도 폴리이미드로 구성된 희생층(139)은 인 실리케이트 유리로 이루어진 희생층보다 빠른 속도로 제거할 수 있어 액츄에이터(132)에 미치는 영향을 최소화할 수 있다.
이어서, 상기 희생층(139)이 형성된 액티브 매트릭스(131)를 100∼200℃ 정도의 온도에서 Pre­Baking한다. 상기 액티브 매트릭스(131)를 Pre­Baking하는 이유는 희생층(139)을 구성하는 폴리이미드계 중합체 내의 용제를 제거함으로써 희생층(139) 아래에 형성되어 있는 식각 방지층(137)과 희생층(139)간의 접착력을 향상시키기 위해서이다. 즉, 용제가 상기 폴리이미드계의 중합체 내에 남아있으면 이를 식각하거나 노광할 때 희생층(139) 내에서 일어나는 화학반응이 방해를 받기 때문에 용제를 제거해 주는 것이 바람직하다. 상기와 같이 Pre­Baking한 후, 상기 희생층(139) 중 아래에 드레인(133)이 형성되어 있는 부분을 습식 식각(wet etch) 방법으로 식각하여 패터닝함으로써 상기 식각 방지층(137)의 일부를 노출시킨다.
도 6b를 참조하면, 상기 노출된 식각 방지층(137)의 상부 및 희생층(139)의 상부에 하부전극(141)을 적층한다. 상기 하부전극(141)은 알루미늄, 또는 백금(Pt) 등과 같은 금속을 진공 증착(vacuum evaporation), 또는 스퍼터링(sputtering) 방법을 이용하여 0．4∼0．5㎛ 정도의 두께로 적층한다. 상기 하부전극(141)은 선행 출원에 기재된 박막형 광로 조절 장치의 멤브레인의 기능도 함께 수행할 수 있으므로 멤브레인을 형성하는 단계가 필요없게 되어 전체 공정을 간소화 할 수 있다. 또한, 상기와 같이 알루미늄, 또는 백금 등을 진공 증착, 또는 스퍼터링 방법을 이용하여 하부전극(141)을 형성할 경우, 200℃ 이하의 저온에서 형성할 수 있어 액티브 매트릭스(131)가 열적 손상을 입는 것을 최소화 할 수 있다. 신호 전극인 하부전극(141)에는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 화상 신호가 드레인(133)을 통하여 인가된다.
상기 하부전극(141)의 상부에는 변형층(143)이 적층된다. 변형층(143)은 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 바람직하게는, 상기 변형층(143)은 ZnO을 사용하여 형성한다. 상기 변형층(143)을 ZnO를 사용하여 형성할 경우, 일반적인 변형층의 구성 재료인 PZT 또는 PLZT 등에 비하여 저온에서 형성할 수 있다. PZT 또는 PLZT 등은 650℃ 이상의 온도에서 열처리를 하게된다. 변형층(143)을 이와 같은 고온에서 형성할 경우, 희생층(139)의 구성 물질인 폴리이미드계의 중합체에 영향을 주게된다. 이에 비하여 ZnO를 사용하면, 저온에서 변형층(143)을 형성하는 것이 가능하므로 희생층(139)의 구성 재료인 폴리이미드계의 중합체에 영향을 주지 않고 형성할 수 있다. .
상부전극(145)은 상기 변형층(143)의 일측 상부에 적층된다. 상부전극(145)은 알루미늄, 또는 백금 등을 스퍼터링 방법을 이용하여 0. 05∼0. 1㎛ 정도의 두께를 가지도록 형성한다. 상기 상부전극(145)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부전극(141)에 화상 신호가 인가되고 상부전극(145)에 바이어스 전압이 인가되면, 상부전극(145)과 하부전극(141) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형층(143)이 변형을 일으키게 된다.
상기 상부전극(145)을 형성한 후, 광효율을 높이기 위해 쏘잉(sawing) 방법을 이용하여 상기 상부전극(145)의 중앙부에 스트라이프(146)를 형성한다. 스트라이프(146)는 상부전극(145)을 균일하게 작동시켜 광속이 난반사되는 것을 방지한다.
계속하여 상기 상부전극(145)의 상부로부터 순차적으로 상부전극(145) 및 변형층(143)을 소정의 화소 형상으로 식각하여 패터닝한다.
도 6c를 참조하면, 상기 변형층(143)의 타측으로부터 통상의 포토리쏘그래피(photolithography) 방법을 이용하여 변형층(143), 하부전극(141), 식각 방지층(137), 그리고 보호층(135)을 차례로 식각하여 비어 홀(via hole)(147)을 형성한다. 따라서, 상기 비어 홀(147)은 상기 변형층(143)의 타측으로부터 상기 드레인(133)까지 수직하게 형성된다. 이어서, 상기 비어 홀(147) 내에 텅스텐(W), 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 비어 컨택(149)을 형성한다. 비어 컨택(149)은 상기 드레인(133) 및 하부전극(141)과 전기적으로 연결된다. 그러므로, 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 드레인(133) 및 비어 컨택(149)을 통하여 하부전극(141)에 인가된다.
도 6d를 참조하면, 상기 희생층(139)을 350∼400℃ 정도의 온도에서 Hard Baking한다. 상기와 같이 희생층(139)을 Hard Baking할 경우, 희생층(139)을 구성하는 폴리이미드계 중합체는 그 내부에 함유하고 있던 잔류 용제가 완전히 증발됨과 동시에 폴리아민산기가 폴리이미드가 되어 전체 체적이 최초의 체적보다 40% 정도 가량 수축한다. 따라서, 희생층(139)이 형성된 부분과 그 상부에 적층된 멤브레인의 기능을 동시에 수행하는 하부전극(141) 사이에 제1 에어 갭(151a)이 형성된다. 따라서, 이후에 상기 희생층(139)을 식각할 경우, 하부전극(141)과 희생층(139) 사이에 제1 에어 갭(151a)이 개재된 상태이기 때문에 희생층(139)을 제거하기가 용이하며 제거 속도 또한 단축할 수 있다.
계속해서 상기와 같이 희생층(139)을 Hard Baking한 후, 상기 하부전극(141)을 각 픽셀(pixel)별로 분리하기 위하여 건식 식각 방법으로 식각하여 패터닝한다.
도 6e를 참조하면, 상기 희생층(139)을 산소(O2) 플라즈마(plasma) 방법으로 제거하여 제2 에어 갭(151b)을 형성한다. 이 때, 상기 희생층(139)은 처음에 적층된 체적에 비해 제1 에어 갭(151a)을 형성하면서 줄어든 상태이므로 산소 플라즈마 방법으로 제거하기가 훨씬 용이하다. 또한, 희생층(139)의 제거 속도는 0. 5㎛/min 정도로서, 종래의 플루오르화 수소(HF) 증기를 사용하여 식각하는 방법에 비해 희생층(139)을 제거하는 시간이 단축되어 보다 효율적으로 희생층(139)을 제거할 수 있다. 상기와 같이 폴리이미드계 중합체로 구성된 희생층(139)을 산소 플라즈마 방법으로 제거할 경우, 종래의 인 실리케이트 유리로 구성된 희생층의 제거 속도 보다 약 15배 정도 빠르게 식각하여 제거할 수 있으며, 액츄에이터(132)를 구성하는 상부전극(145), 변형층(143) 및 하부전극(141) 등이 식각되는 것을 방지할 수 있어서 안정한 액츄에이터(132)를 형성할 수 있다. 이어서, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(131)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통전극인 상부전극(145)에 바이어스 전압을 인가하고 신호 전극인 하부전극(141)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시하지 않음) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(131)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시하지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시하지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 건식 식각 방법, 또는 습식 식각 방법을 이용하여 식각하고, 액티브 매트릭스(131)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(131)에 내장된 트랜지스터로부터 전달된 화상 신호는 드레인(133) 및 비어 컨택(149)을 통해 신호 전극인 상기 하부전극(141)에 인가된다. 동시에, 공통 전극인 상기 상부전극(145)에는 바이어스 전압이 인가되어 상기 상부전극(145)과 하부전극(141) 사이에 전계가 발생하게 된다. 이 전계에 의하여 상부전극(145)과 하부전극(141) 사이의 변형층(143)이 변형을 일으킨다. 상기 변형층(143)은 전계와 수직한 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(132)는 소정의 각도로 휘게 된다. 광속을 반사하는 거울의 기능도 수행하는 상부전극(145)은 액츄에이터(132)의 상부에 형성되어 있으므로 액츄에이터(132)와 함께 경사진다. 이에 따라서, 상부전극(145)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
그러므로, 본 발명에 따른 박막형 광로 조절 장치는 폴리이미드(polyimide)계의 중합체를 사용하여 스핀 코팅 방법을 이용하여 희생층을 적층하므로 제조 공정을 단축시킬 수 있으며 균일한 막을 형성할 수 있어서, 작업의 효율을 향상시킬 수 있다. 또한 멤브레인 및 하부전극의 기능을 동시에 수행하는 하부전극을 형성함으로써, 멤브레인을 형성하는 단계가 필요없게 되어 전체 공정을 간소화 할 수 있으며, 저온에서 형성하므로 액티브 매트릭스(31)가 열적 손상을 입는 것을 최소화 할 수 있다. 또한 상기 희생층을 열처리 한 후 산소(O2) 플라즈마를 사용하여 제거함으로써 희생층의 제거 시간을 단축하여 전체적인 소자의 제조 공정 시간을 단축할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 액티브매트릭스를 제공하는 단계; 상기 액티브매트릭스의 상부에 폴리이미드계의 중합체를 스핀코팅하여 희생층을 형성하는 단계; 상기 희생층 중 아래에 상기 드레인패드가 위치한 부분을 식각하여 상기 액티브매트릭스의 일부를 노출시키는 단계; 상기 희생층을 Pre-Baking하는 단계; 상기 희생층 및 상기 노출된 액티브매트릭스 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 변형층 및 상부전극을 차례로 형성한 후, 상기 상부전극 및 상기 변형층을 화소 형상으로 패터닝하는 단계; 상기 변형층의 일측으로부터 상기 변형층 및 상기 하부전극을 식각하여 상기 변형층으로부터 상기 드레인패드까지 비어홀을 형성한 후, 상기 비어홀 내에 상기 드레인패드와 상기 하부전극을 연결하는 비어컨택을 형성하는 단계; 상기 희생층을 Hard Baking하는 단계; 상기 하부전극을 화소 형상으로 패터닝하는 단계; 그리고 상기 희생층을 제거하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법.
  2. 제1항에 있어서, 상기 희생층을 Pre-Baking하는 단계는 100~200℃의 온도에서 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.
  3. 제1항에 있어서, 상기 희생층을 Hard Baking하는 단계는 350~400℃의 온도에서 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.
  4. 제1항에 있어서, 상기 희생층을 제거하는 단계는 산소 플라즈마를 사용하여 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조방법.
KR1019960074024A 1996-12-27 1996-12-27 박막형 광로조절장치의 제조방법 KR100247592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074024A KR100247592B1 (ko) 1996-12-27 1996-12-27 박막형 광로조절장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074024A KR100247592B1 (ko) 1996-12-27 1996-12-27 박막형 광로조절장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19980054839A KR19980054839A (ko) 1998-09-25
KR100247592B1 true KR100247592B1 (ko) 2000-03-15

Family

ID=19491548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074024A KR100247592B1 (ko) 1996-12-27 1996-12-27 박막형 광로조절장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100247592B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024546A (ko) * 1994-01-18 1995-08-21 배순훈 광로조절장치의 제조방법
KR960001845A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024546A (ko) * 1994-01-18 1995-08-21 배순훈 광로조절장치의 제조방법
KR960001845A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Also Published As

Publication number Publication date
KR19980054839A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100247592B1 (ko) 박막형 광로조절장치의 제조방법
KR100209962B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100248985B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100251108B1 (ko) 매립된비어컨택을가지는박막형광로조절장치및그제조방법
KR100233994B1 (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치 및 이의 제조 방법
KR100235608B1 (ko) 저온에서 내식성이 향상된 멤브레인을 갖는 박막형 광로 조절장치의 제조방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100244513B1 (ko) 박막형 광로 조절장치 및 이의 제조 방법
KR100237344B1 (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100208688B1 (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치
KR100251308B1 (ko) 박막형광로조절장치및이의제조방법
KR0170958B1 (ko) 광로 조절 장치의 제조방법
KR100237340B1 (ko) 액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100233371B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100283529B1 (ko) 박막형광로조절장치
KR100251114B1 (ko) 박막형 광로 조절 장치의 제조방법
KR19980054847A (ko) 박막형 광로 조절장치의 제조 방법
KR19980061488A (ko) 박막형 광로 조절 장치의 제조방법
KR19980046146A (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치의 제조 방법
KR19980054845A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980046145A (ko) 박막형 광로 조절장치의 제조 방법
KR19980054846A (ko) 박막형 광로 조절장치의 제조 방법
KR19980061491A (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19980078592A (ko) 박막형 광로 조절 장치의 희생층 형성 방법
KR19990019666A (ko) 박막형 광로 조절 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee