KR100251108B1 - 매립된비어컨택을가지는박막형광로조절장치및그제조방법 - Google Patents

매립된비어컨택을가지는박막형광로조절장치및그제조방법 Download PDF

Info

Publication number
KR100251108B1
KR100251108B1 KR1019970016163A KR19970016163A KR100251108B1 KR 100251108 B1 KR100251108 B1 KR 100251108B1 KR 1019970016163 A KR1019970016163 A KR 1019970016163A KR 19970016163 A KR19970016163 A KR 19970016163A KR 100251108 B1 KR100251108 B1 KR 100251108B1
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
via contact
drain pad
active matrix
Prior art date
Application number
KR1019970016163A
Other languages
English (en)
Other versions
KR19980078594A (ko
Inventor
구명권
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970016163A priority Critical patent/KR100251108B1/ko
Publication of KR19980078594A publication Critical patent/KR19980078594A/ko
Application granted granted Critical
Publication of KR100251108B1 publication Critical patent/KR100251108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]

Abstract

변형층의 균열(crack)을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는, 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 액츄에이터는, 상기 액티브 매트릭스의 상부에 형성된 지지층, 상기 지지층의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 상기 변형층의 상부에 형성된 상부 전극, 및 상기 하부 전극의 하단으로부터 상기 드레인 패드까지 형성된 비어 홀의 측벽 및 상기 드레인 패드의 상부에 형성된 비어 컨택, 및 상기 비어 컨택의 내부에 형성된 매립층을 포함한다. 상기 방법에 따르면, 변형층을 형성하기 이전에 비어 컨택을 미리 형성한 후, 상기 비어 컨택의 내부를 평탄화가 용이한 물질로 채움으로써, 변형층의 균열이 가속되는 것을 억제할 수 있으며 비어 컨택의 사이즈를 용이하게 조절할 수 있어서 제조 공정을 단순화할 수 있다.

Description

매립된 비어 컨택을 가지는 박막형 광로 조절 장치 및 그 제조 방법
본 발명은 AMA(Actuated Mirror Arrays)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 비어 컨택을 하부 전극의 아래에 미리 형성한 후, 비어 컨택의 내부를 실리콘 옥사이드를 사용하여 채움으로써 사이즈의 제약 없이 비어 컨택을 용이하게 형성할 수 있으며, 변형층의 균열(crack)이 가속화되는 것을 최소화하여 소자의 작동을 원활하게 수행할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display：LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT 장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지 않는다.
이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다. 이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.
이러한 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42197호(발명의 명칭：멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다.
도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(60)를 포함한다.
상기 액티브 매트릭스(1)는 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다. 상기 액티브 매트릭스(1)에는 M×N 개의 MOS(Metal Oxide Semiconductor) 트랜지스터(transistor)(도시되지 않음)가 내장되어 있다.
상기 액츄에이터(60)는, 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(20)을 개재하여 상기 식각 방지층(15)과 평행하게 적층된 멤브레인(25), 멤브레인(25)의 상부에 적층된 하부 전극(30), 하부 전극(30)의 상부에 적층된 변형층(35), 변형층(35)의 상부에 적층된 상부 전극(40), 변형층(35)의 일측으로부터 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 형성된 비어 홀(45), 그리고 비어 홀(45) 내에 상기 하부 전극(30)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(50)을 포함한다.
도 1을 참조하면, 멤브레인(25)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(25)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(25)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 돌출부가 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 멤브레인의 오목한 부분에 끼워지게 된다.
이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다. 도 3a내지 도 3d에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 3a를 참조하면, M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(Phosphor Silicate Glass : PSG)로 구성된 보호층(10)을 적층한다. 보호층(10)은 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
상기 보호층(10)의 상부에는 질화물을 사용하여 식각 방지층(15)을 적층한다. 식각 방지층(15)은 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 상기 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.
식각 방지층(10)의 상부에는 희생층(17)이 적층된다. 희생층(17)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD : APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(17)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(17)의 표면을 스핀 온 글래스(Spin On Glass：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(17) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 식각 방지층(15)의 일부를 노출시킨다.
도 3b를 참조하면, 멤브레인층(24)은 상기 노출된 식각 방지층(15)의 상부 및 희생층(17)의 상부에 0．1∼1．0㎛ 정도의 두께를 가지도록 적층된다. 상기 멤브레인층(24)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200∼300℃의 온도 하에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C6H18Si2로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH4와 CH4의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인층(24) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인층(24)을 열처리한다.
상기 멤브레인층(24)의 상부에는 백금(Pt), 또는 탄탈륨(Ta) 등의 금속을 사용하여 하부 전극층(29)이 적층한다. 하부 전극층(29)은 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부 전극층(29)은 후에 하부 전극(30)으로 패터닝된다. 계속하여, 하부 전극층(29)을 각각의 화소(pixel)별로 분리하고 하부 전극(30)에 인가되는 신호의 단락을 위하여 상기 하부 전극층(29)을 Iso­Cutting한다.
도 3c를 참조하면, 상기 하부 전극층(29)의 상부에 PZT, 또는 PLZT 등의 압전 물질을 사용하여 제1층(34)을 형성한다. 제1층(34)은 졸-겔(sol-gel) 법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing : RTA) 방법으로 열처리하여 상변이시킨다. 제1층(34)은 후에 변형층(35)으로 패터닝된다. 상부 전극층(39)은 제1층(34)의 상부에 적층된다. 상부 전극층(39)은 알루미늄, 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상부 전극층(39)은 후에 상부 전극(40)으로 패터닝된다.
도 3d를 참조하면, 상부 전극층(39)의 상부에 포토 레지스트(도시되지 않음)를 도포한 후, 상부 전극층(39)을 소정의 형상으로 패터닝하여 상부 전극(40)을 형성한다. 상부 전극(40)에는 공통 전극선(도시되지 않음)으로부터 제2 신호(바이어스 신호)가 인가된다. 동시에 상부 전극(40)은 광원(도시되지 않음)으로부터 입사되는 광을 반사하는 거울의 역할도 수행한다. 상기와 같이 상부 전극층(39)을 패터닝할 때, 상부 전극(40)의 중앙부에 스트라이프(55)가 함께 형성된다. 스트라이프(55)는 액츄에이터(60)가 변형을 일으킬 때, 상부 전극(40)을 균일하게 휘게하여 광원으로부터 입사되는 광속이 난반사되는 것을 방지한다.
이어서, 상기 제1층(34), 하부 전극층(29)을 상부 전극층(39)을 패터닝하는 방법과 동일한 방법을 사용하여 변형층(35) 및 하부 전극(30)을 형성한다. 하부 전극(30)에는 외부로부터 MOS 트랜지스터를 통하여 제1 신호(화상 신호)가 인가된다. 계속하여, 변형층(35)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(35), 하부 전극(30), 멤브레인층(24), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 상기 변형층(35)으로부터 드레인 패드(5)까지 비어 홀(43)을 형성한다. 이어서, 텅스텐(W), 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인 패드(5)와 하부 전극(30)이 전기적으로 연결되도록 비어 컨택(50)을 형성한다. 따라서, 비어 컨택(50)은 비어 홀(45) 내에서 하부 전극(30)으로부터 드레인 패드(5)까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5) 및 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 그리고, 상기 멤브레인층(24)을 패터닝하여 멤브레인(25)을 형성한 후, 희생층(17)을 플루오르화 수소(HF) 증기로 식각하고 세정 및 건조하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5)와 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 또한, 상부 전극(40)에는 제2 신호가 인가되어 상부 전극(40)과 하부 전극(30) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(40)과 하부 전극(30) 사이에 형성된 변형층(35)이 변형을 일으킨다. 변형층(35)은 상기 전기장에 대하여 수직한 방향으로 변형을 일으키며, 변형층(35)을 포함하는 액츄에이터(60)는 상방으로 휘게 된다. 그러므로 액츄에이터(60) 상부의 상부 전극(40)도 같은 방향으로 휘어진다. 광원으로부터 입사되는 광속은 소정의 각도로 휘어진 상부 전극(40)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
상술한 박막형 광로 조절 장치에 있어서, 드레인 패드와 하부 전극을 전기적으로 연결하기 위한 비어 컨택은 리프트 오프(lift-off) 방법을 이용하여 형성하였다. 즉, 액츄에이터를 형성한 후 변형층, 하부 전극, 지지층, 식각 방지층 및 보호층을 식각하여 비어 홀을 먼저 형성한 후, 전도성을 가지는 물질을 사용하여 상기 비어 홀의 내부에 비어 컨택을 형성하였다. 이 때, 비어 홀을 형성하기 위해서는 다수의 층을 식각하여야 하므로 비어 컨택의 사이즈에 제약이 따르고 식각 공정의 조절이 어려우며, 공정의 재현성이 낮은 단점이 있었다. 특히 비어 컨택을 형성하기 위하여 변형층을 식각할 경우, 비어 컨택 부분에서 균열(crack)이 발생하기 쉬우며, 일단 균열이 발생하면 액츄에이터가 구동하는 동안 균열이 가속화되어 액츄에이터가 신호 인가에 따라 원활한 작동을 수행하기 어려운 문제점이 있다.
따라서, 본 발명의 목적은 비어 컨택을 하부 전극의 아래에 미리 형성한 후, 비어 컨택의 내부를 실리콘 옥사이드를 사용하여 채움으로써 사이즈의 제약 없이 비어 컨택을 용이하게 형성할 수 있으며, 변형층의 균열(crack)이 가속화되는 것을 최소화하여 소자의 작동을 원활하게 수행할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공함에 있다.
도 1은 본 출원인이 선행 출원한 박막형 광로 조절 장치의 평면도이다.
도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도이다.
도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도이다.
도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100：액티브 매트릭스 105 : 드레인 패드
110：보호층 115：식각 방지층
120：희생층 125：지지층
130 : 비어 컨택 135 : 매립층
140：하부 전극 145：변형층
150：상부 전극 155：스트라이프
160：에어 갭 200：액츄에이터
상기 목적을 달성하기 위하여 본 발명은, 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. 상기 액츄에이터는, 상기 액티브 매트릭스의 상부에 형성된 지지층, 상기 지지층의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 상기 변형층의 상부에 형성된 상부 전극, 및 상기 하부 전극의 하단으로부터 상기 드레인 패드까지 형성된 비어 홀의 측벽 및 상기 드레인 패드의 상부에 형성된 비어 컨택, 및 상기 비어 컨택의 내부에 형성된 매립층을 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, M×N 개의 트랜지스터가 내장되고 일측 상부에 형성된 드레인 패드를 갖는 액티브 매트릭스를 제공하는 단계, 그리고 상기 액티브 매트릭스의 상부에 ⅰ) 지지층을 형성하는 단계, ⅱ) 상기 지지층을 패터닝하여 상기 드레인 패드의 상부까지 형성된 비어 홀의 내부에 비어 컨택을 형성하는 단계, ⅲ) 상기 비어 컨택의 내부를 채워서 매립층을 형성하는 단계, ⅳ) 상기 비어 컨택, 매립층 및 지지층의 상부에 하부 전극을 형성하는 단계, ⅴ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅵ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하여 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통하여 하부 전극에 인가된다. 이와 동시에 상부 전극에는 외부로부터 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이에 형성된 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 수직한 방향으로 수축하며, 따라서 변형층을 포함하는 액츄에이터는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광은 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
따라서, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극을 형성하기 이전에 하부 전극의 아래에 비어 컨택을 미리 형성함으로써 비어 컨택 사이즈를 용이하게 조절할 수 있으며 제조 공정을 단순화시킬 수 있다. 또한, 비어 컨택의 내부를 채움으로써 변형층의 균열(crack)이 가속화되는 것을 최소화하여 소자의 작동을 원활하게 수행할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치 및 그 제조 방법을 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.
상기 액티브 매트릭스(100)는 실리콘(Si) 등의 반도체 기판(semiconductor substrate) 또는 유리나 알루미나(alumina)(Al2O3) 등의 절연 물질로 구성된다. 액티브 매트릭스(100)에는 외부로부터 제1 신호를 인가 받아 스위칭 동작을 수행하기 위한 MOS 트랜지스터가 내장되어 있다. 상기 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 적층된 보호층(110)과 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.
상기 액츄에이터(200)는 상기 식각 방지층(115) 중 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(155)을 개재하여 상기 식각 방지층(115)과 평행하게 형성된 단면을 갖는 지지층(supporting layer)(125), 지지층(125)의 상부에 적층된 하부 전극(130), 하부 전극(130)의 상부에 적층된 변형층(135), 그리고 변형층(135)의 일측 상부에 적층된 상부 전극(140)을 포함한다.
지지층(125) 중 아래에 드레인 패드(105)가 형성된 부분에 접촉되는 부분의 일측에는, 상기 지지층(125)의 일측으로부터 지지층(125), 식각 방지층(115), 및 보호층(110)을 통하여 드레인 패드(105)까지 수직하게 형성된 비어 홀의 내부에 비어 컨택(130)이 형성된다. 비어 컨택(130)은 이후에 적층될 하부 전극(140)과 상기 드레인 패드(105)가 서로 전기적으로 연결되도록 한다.
도 4를 참조하면, 상기 지지층(125)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 또한, 상기 지지층(125)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(125)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출된 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 지지층의 오목한 부분에 끼워지게 된다.
이하 상술한 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도를 도시한 것이다. 도 6a 내지 도 6e에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고 일측에 드레인 패드(105)가 형성된 액티브 매트릭스(100)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(110)을 적층한다. 보호층(110)은 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.
상기 보호층(110)의 상부에는 질화물(nitride)을 사용하여 식각 방지층(115)을 형성한다. 식각 방지층(115)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0. 1∼1. 0㎛ 정도의 두께를 가지도록 형성한다. 식각 방지층(115)은 후속하는 식각 공정 동안 상기 보호층(110) 및 액티브 매트릭스(100) 등이 식각되는 것을 방지한다.
식각 방지층(115)의 상부에는 희생층(120)이 적층된다. 희생층(120)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 2. 0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(120)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(120)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 CMP 방법을 이용하여 평탄화시킨다. 이어서, 희생층(120) 중 아래에 드레인 패드(105)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(115)의 일부를 노출시킴으로서 액츄에이터(200)의 지지부가 형성될 위치를 만든다.
도 6b를 참조하면, 상기 노출된 식각 방지층(115)의 상부 및 희생층(120)의 상부에 제1층(124)을 적층한다. 제1층(124)은 질화물 또는 금속 등의 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1층(124)은 후에 지지층(125)으로 패터닝된다.
계속하여, 상기 제1층(124)의 일측 상부로부터 드레인 패드(105)의 상부까지 제1층(124), 식각 방지층(115), 그리고 보호층(110)을 차례로 식각하여 비어 홀을 형성한다. 계속하여, 상기 비어 홀의 측벽 및 상기 드레인 패드의 상부에 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 적층하여 비어 컨택(130)을 형성한다. 이어서, 상기 비어 홀의 내부를 평탄화가 용이한 물질을 사용하여 채움으로써 매립층(135)을 형성한다. 바람직하게는 상기 매립층(135)은 실리콘 옥사이드(SiO2)를 사용하여 PECVD 방법을 이용하여 형성한다. 바람직하게는, 상기 실리콘 옥사이드가 적층된 매립층(135)의 상부를 CMP 공정을 이용하여 평탄화시킴으로써, 후속 공정에서 적층되는 박막들을 평탄하게 형성될 수 있다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(130)을 통하여 이후에 적층될 하부 전극(140)에 인가된다.
종래에는, 액츄에이터를 형성한 후 변형층, 하부 전극, 지지층, 식각 방지층 및 보호층을 식각하여 비어 홀을 먼저 형성한 후, 전도성을 가지는 물질을 사용하여 상기 비어 홀의 내부에 비어 컨택을 형성하였다. 이 때, 비어 홀을 형성하기 위해서는 다수의 층을 식각하여야 하므로 비어 컨택의 사이즈 조절에 제약이 따르고 식각 공정의 조절이 어려우며, 공정의 재현성이 낮은 단점이 있었다. 특히 비어 컨택을 형성하기 위하여 변형층을 식각할 경우, 비어 컨택 부분에서 균열(crack)이 발생하기 쉬웠다. 이에 비하여, 본 발명에서는 비어 홀을 형성하기 위해서는 지지층, 식각 방지층 및 보호층만을 식각하면 되기 때문에, 식각할 박막의 수가 줄어들게 되어 제조 공정이 단순화될 수 있으며, 비어 홀의 사이즈를 크게 형성할 수 있다. 또한, 변형층을 식각하지 않고서도 비어 컨택을 형성할 수 있으므로, 비어 컨택을 형성하는 동안 비어 컨택 부분에서 변형층의 균열이 발생하지 않는다.
도 6c를 참조하면, 상기 제1층(124) 및 비어 컨택(130)의 상부에는 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극층(139)이 적층된다. 하부 전극층(139)은 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이와 동시에 하부 전극층(139)을 각각의 화소별로 독립적인 제1 신호를 인가하기 위하여 액츄에이터(200)가 형성되는 방향과 나란한 방향으로 Iso-cutting을 한다. 상기 하부 전극층(139)은 후에 제1 신호가 인가되는 하부 전극(140)으로 패터닝된다.
상기 하부 전극층(139)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 제2층(144)이 적층된다. 제2층(144)은 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 그리고 상기 제2층(144)을 구성하는 압전 물질을 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제2층(144)을 구성하는 압전 물질을 분극(poling)시킨다. 제2층(144)은 후에 변형층(145)으로 패터닝된다.
상부 전극층(149)은 상기 제2층(144)의 상부에 적층된다. 상부 전극층(149)은 알루미늄, 은 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극층(149)은 이후에 상부 전극(150)으로 패터닝된다.
도 6d를 참조하면, 상기 상부 전극층(149)을 패터닝하여 소정의 화소의 형상을 갖는 상부 전극(150)을 형성한다. 이 때, 상부 전극(150)의 일측에는 스트라이프(155)가 함께 형성된다. 상부 전극(150)에는 공통 전극선(도시되지 않음)으로부터 제2 신호가 인가된다. 계속하여, 상기 제2층(144) 및 하부 전극층(139)을 차례로 패터닝하여 상부 전극(150)보다 넓은 면적의 화소 형상을 갖는 변형층(145) 및 변형층(145)보다 넓은 면적의 화소 형상을 갖는 하부 전극(140)을 형성한다. 그리고, 상기 제1층(124)을 패터닝하여 하부 전극(140) 보다 넓은 면적의 화소 형상을 갖는 지지층(125)을 형성한다. 상부 전극(150)에 제2 신호가 인가되고 하부 전극(140)에 제1 신호가 인가되면 상부 전극(150)과 하부 전극(140) 사이에 전기장이 발생한다. 이 전기장에 의하여 상기 변형층(145)이 변형을 일으킨다.
도 6e를 참조하면, 상기 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각함으로써, 희생층(120)의 위치에 에어 갭(160)을 형성한 후, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 바와 같이 M×N 개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시되지 않음)을 형성한다. 그리고, 후속하는 상부 전극(150)에 제2 신호를 인가하고 하부 전극(140)에 제1 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(100)를 소정의 두께까지 자른다(dicing). 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시되지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시되지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 식각하여 제거하고, 액티브 매트릭스(100)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시되지 않음)를 사용하여 연결함으로써 박막형 AMA 모듈(module)의 제조를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(130)을 통해 하부 전극(140)에 인가된다. 동시에, 상부 전극(150)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(150)과 하부 전극(140) 사이에 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(150)과 하부 전극(140) 사이의 변형층(145)이 변형을 일으킨다. 변형층(145)은 발생한 전기장에 대하여 수직한 방향으로 수축하게 되며, 이에 따라 변형층(145)을 포함하는 상기 액츄에이터(200)는 소정의 각도를 가지고 상방으로 휘게 된다. 광을 반사하는 거울의 기능도 수행하는 상부 전극(150)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(150)은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
따라서, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극을 형성하기 이전에 하부 전극의 아래에 비어 컨택을 미리 형성함으로써, 식각할 박막의 수가 줄어들게 되어 제조 공정이 단순화될 수 있으며, 비어 홀의 사이즈를 크게 형성할 수 있다. 또한, 변형층을 식각하지 않고서도 비어 컨택을 형성할 수 있으므로, 비어 컨택 부분에서 변형층의 균열이 발생하는 것을 최소화할 수 있으며, 또한, 비어 컨택의 내부를 실리콘 옥사이드와 같은 평탄화가 용이한 물질을 사용하여 채움으로써 변형층의 균열(crack)이 가속화되는 것을 최소화하여 소자의 작동을 원활하게 수행할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스; 그리고 ⅰ) 상기 액티브 매트릭스의 상부에 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, ⅳ) 상기 변형층의 상부에 형성된 상부 전극, ⅴ) 상기 하부 전극의 하단으로부터 상기 드레인 패드까지 형성된 비어 홀의 측벽 및 상기 드레인 패드의 상부에 형성된 비어 컨택, 및 ⅵ) 상기 비어 컨택의 내부에 형성된 매립층을 가지는 액츄에이터를 포함하는 박막형 광로 조절 장치.
  2. 제1항에 있어서, 상기 매립층은 평탄화가 용이한 물질을 사용하여 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.
  3. 제1항에 있어서, 상기 매립층은 실리콘 옥사이드(SiO2)를 사용하여 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.
  4. M×N 개의 트랜지스터가 내장되고 일측 상부에 형성된 드레인 패드를 갖는 액티브 매트릭스를 제공하는 단계; 그리고 상기 액티브 매트릭스의 상부에 ⅰ) 지지층을 형성하는 단계, ⅱ) 상기 지지층을 패터닝하여 상기 드레인 패드의 상부까지 형성된 비어 홀의 내부에 비어 컨택을 형성하는 단계, ⅲ) 상기 비어 컨택의 내부를 채워서 매립층을 형성하는 단계, ⅳ) 상기 비어 컨택, 매립층 및 지지층의 상부에 하부 전극을 형성하는 단계, ⅴ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅵ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하여 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
  5. 제4항에 있어서, 상기 매립층을 형성하는 단계는, 상기 비어 컨택의 내부를 PECVD 방법을 이용하여 채우는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  6. 제4항에 있어서, 상기 매립층을 형성하는 단계는, 상기 매립층을 CMP 방법을 이용하여 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970016163A 1997-04-29 1997-04-29 매립된비어컨택을가지는박막형광로조절장치및그제조방법 KR100251108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970016163A KR100251108B1 (ko) 1997-04-29 1997-04-29 매립된비어컨택을가지는박막형광로조절장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970016163A KR100251108B1 (ko) 1997-04-29 1997-04-29 매립된비어컨택을가지는박막형광로조절장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19980078594A KR19980078594A (ko) 1998-11-16
KR100251108B1 true KR100251108B1 (ko) 2000-05-01

Family

ID=19504282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016163A KR100251108B1 (ko) 1997-04-29 1997-04-29 매립된비어컨택을가지는박막형광로조절장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100251108B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177022A (ja) * 1989-12-06 1991-08-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR960001812A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177022A (ja) * 1989-12-06 1991-08-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR960001812A (ko) * 1994-06-30 1996-01-25 배순훈 광로조절장치의 제조방법

Also Published As

Publication number Publication date
KR19980078594A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100251108B1 (ko) 매립된비어컨택을가지는박막형광로조절장치및그제조방법
KR100237340B1 (ko) 액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100235607B1 (ko) 박막형 광로 조절장치의 제조방법
KR100237344B1 (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100248985B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100248993B1 (ko) 개선된 액츄에이터를 갖는 박막형 광로 조절 장치 및 그 제조 방법
KR100233371B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100235608B1 (ko) 저온에서 내식성이 향상된 멤브레인을 갖는 박막형 광로 조절장치의 제조방법
KR100209962B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100261772B1 (ko) 개선된 비어 컨택을 갖는 박막형광로 조절장치 및 그 제조방법
KR100244518B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100251110B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100225585B1 (ko) 큰 구동각도를 가지는 박막형 광로 조절 장치
KR100248490B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100251308B1 (ko) 박막형광로조절장치및이의제조방법
KR19980078592A (ko) 박막형 광로 조절 장치의 희생층 형성 방법
KR100251109B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100233994B1 (ko) 광효율을 향상시킬 수 있는 박막형 광로 조절장치 및 이의 제조 방법
KR100247592B1 (ko) 박막형 광로조절장치의 제조방법
KR19980078590A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980054845A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990004778A (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로
KR19980069195A (ko) 안정한 액츄에이터를 갖는 박막형 광로 조절 장치의 제조 방법
KR19980054847A (ko) 박막형 광로 조절장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090106

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee