KR100248985B1 - 박막형 광로 조절 장치 및 그 제조 방법 - Google Patents

박막형 광로 조절 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100248985B1
KR100248985B1 KR1019970016176A KR19970016176A KR100248985B1 KR 100248985 B1 KR100248985 B1 KR 100248985B1 KR 1019970016176 A KR1019970016176 A KR 1019970016176A KR 19970016176 A KR19970016176 A KR 19970016176A KR 100248985 B1 KR100248985 B1 KR 100248985B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
lower electrode
forming
upper electrode
Prior art date
Application number
KR1019970016176A
Other languages
English (en)
Other versions
KR19980078607A (ko
Inventor
류나영
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970016176A priority Critical patent/KR100248985B1/ko
Publication of KR19980078607A publication Critical patent/KR19980078607A/ko
Application granted granted Critical
Publication of KR100248985B1 publication Critical patent/KR100248985B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/904—Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

각각의 화소를 독립적으로 구동할 수 있는 박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는, 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장된 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 액티브 매트릭스는, 상기 액티브 매트릭스의 상부에 형성되며 드레인 패드를 포함하는 제1 금속층, 상기 제1 금속층의 상부에 형성된 제1 보호층, 상기 제1 보호층의 상부에 형성된 제2 금속층, 그리고 상기 제2 금속층의 상부에 형성된 제2 보호층을 포함한다. 상기 액츄에이터는, 상기 제2 보호층의 상부에 형성된 지지층, 상기 지지층의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 상기 변형층의 상부에 형성된 상부 전극, 상기 상부 전극으로부터 상기 제1 금속층의 상기 드레인 패드까지 형성된 제1 비어 컨택, 그리고 상기 하부 전극으로부터 상기 제2 금속층까지 형성된 제2 비어 컨택을 포함한다. 상기 장치에 따르면, 상부 전극을 드레인 패드를 포함하는 제1 금속층과 연결되게 하여 공통 전극선을 제거하고, 하부 전극을 제2 금속층에 연결시킴으로써, 상부 전극과 하부 전극 사이에 안정적인 전기장이 발생하도록 하며, 액티브 매트릭스 상에 형성된 각각의 소자를 독립적으로 구동할 수 있다.

Description

박막형 광로 조절 장치 및 그 제조 방법
본 발명은 AMA(Actuated Mirror Arrays)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 상부 전극의 저항을 감소시켜 상부 전극과 하부 전극 사이에 안정적인 전기장이 발생하도록 하며, 액티브 매트릭스 상에 형성된 액츄에이터를 독립적으로 구동시킬 수 있는 박막형 광로 조절 장치 및 그 제조 방법 관한 것이다.
일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display：LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT 장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지 않는다.
이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다. 이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.
이러한 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42197호(발명의 명칭：멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다.
도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(60)를 포함한다.
상기 액티브 매트릭스(1)는 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다. 상기 액티브 매트릭스(1)에는 M×N 개의 MOS(Metal Oxide Semiconductor) 트랜지스터(transistor)(도시되지 않음)가 내장되어 있다.
상기 액츄에이터(60)는, 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(20)을 개재하여 상기 식각 방지층(15)과 평행하게 적층된 멤브레인(25), 멤브레인(25)의 상부에 적층된 하부 전극(30), 하부 전극(30)의 상부에 적층된 변형층(35), 변형층(35)의 상부에 적층된 상부 전극(40), 변형층(35)의 일측으로부터 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 형성된 비어 홀(45), 그리고 비어 홀(45) 내에 상기 하부 전극(30)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(50)을 포함한다.
도 1을 참조하면, 멤브레인(25)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(25)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(25)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 돌출부가 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 멤브레인의 오목한 부분에 끼워지게 된다.
이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다. 도 3a내지 도 3d에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 3a를 참조하면, M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(Phosphor Silicate Glass : PSG)로 구성된 보호층(10)을 적층한다. 보호층(10)은 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
상기 보호층(10)의 상부에는 질화물을 사용하여 식각 방지층(15)을 적층한다. 식각 방지층(15)은 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 상기 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.
식각 방지층(10)의 상부에는 희생층(17)이 적층된다. 희생층(17)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD : APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(17)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(17)의 표면을 스핀 온 글래스(Spin On Glass：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(17) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 식각 방지층(15)의 일부를 노출시킨다.
도 3b를 참조하면, 멤브레인층(24)은 상기 노출된 식각 방지층(15)의 상부 및 희생층(17)의 상부에 0．1∼1．0㎛ 정도의 두께를 가지도록 적층된다. 상기 멤브레인층(24)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200∼300℃의 온도 하에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C6H18Si2로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH4와 CH4의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인층(24) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인층(24)을 열처리한다.
상기 멤브레인층(24)의 상부에는 백금(Pt), 또는 탄탈륨(Ta) 등의 금속을 사용하여 하부 전극층(29)이 적층한다. 하부 전극층(29)은 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부 전극층(29)은 후에 하부 전극(30)으로 패터닝된다. 계속하여, 하부 전극층(29)을 각각의 화소(pixel)별로 분리하고 하부 전극(30)에 인가되는 신호의 단락을 위하여 상기 하부 전극층(29)을 Iso­Cutting한다.
도 3c를 참조하면, 상기 하부 전극층(29)의 상부에 PZT, 또는 PLZT 등의 압전 물질을 사용하여 제1층(34)을 형성한다. 제1층(34)은 졸-겔(sol-gel) 법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing : RTA) 방법으로 열처리하여 상변이시킨다. 제1층(34)은 후에 변형층(35)으로 패터닝된다. 상부 전극층(39)은 제1층(34)의 상부에 적층된다. 상부 전극층(39)은 알루미늄, 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상부 전극층(39)은 후에 상부 전극(40)으로 패터닝된다.
도 3d를 참조하면, 상부 전극층(39)의 상부에 포토 레지스트(도시되지 않음)를 도포한 후, 상부 전극층(39)을 소정의 형상으로 패터닝하여 상부 전극(40)을 형성한다. 상부 전극(40)에는 공통 전극선(도시되지 않음)으로부터 제2 신호(바이어스 신호)가 인가된다. 동시에 상부 전극(40)은 광원(도시되지 않음)으로부터 입사되는 광을 반사하는 거울의 역할도 수행한다. 상기와 같이 상부 전극층(39)을 패터닝할 때, 상부 전극(40)의 중앙부에 스트라이프(55)가 함께 형성된다. 스트라이프(55)는 액츄에이터(60)가 변형을 일으킬 때, 상부 전극(40)을 균일하게 휘게하여 광원으로부터 입사되는 광속이 난반사 되는 것을 방지한다.
이어서, 상기 제1층(34), 하부 전극층(29)을 상부 전극층(39)을 패터닝하는 방법과 동일한 방법을 사용하여 변형층(35) 및 하부 전극(30)을 형성한다. 하부 전극(30)에는 외부로부터 MOS 트랜지스터를 통하여 제1 신호(화상 신호)가 인가된다. 계속하여, 변형층(35)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(35), 하부 전극(30), 멤브레인층(24), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각 함으로써 상기 변형층(35)으로부터 드레인 패드(5)까지 비어 홀(43)을 형성한다. 이어서, 텅스텐(W), 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인 패드(5)와 하부 전극(30)이 전기적으로 연결되도록 비어 컨택(50)을 형성한다. 따라서, 비어 컨택(50)은 비어 홀(45) 내에서 하부 전극(30)으로부터 드레인 패드(5)까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5) 및 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 그리고, 상기 멤브레인층(24)을 패터닝하여 멤브레인(25)을 형성한 후, 희생층(17)을 플루오르화 수소(HF) 증기로 식각하고 세정 및 건조하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5)와 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 또한, 상부 전극(40)에는 제2 신호가 인가되어 상부 전극(40)과 하부 전극(30) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(40)과 하부 전극(30) 사이에 형성된 변형층(35)이 변형을 일으킨다. 변형층(35)은 상기 전기장에 대하여 수직한 방향으로 변형을 일으키며, 변형층(35)을 포함하는 액츄에이터(60)는 상방으로 휘게 된다. 그러므로 액츄에이터(60) 상부의 상부 전극(40)도 같은 방향으로 휘어진다. 광원으로부터 입사되는 광속은 소정의 각도로 휘어진 상부 전극(40)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
상술한 박막형 광로 조절 장치에 있어서, 상부 전극(40)과 하부 전극(30) 사이에 전기장을 발생시키기 위하여 상부 전극(40)에 공통 전극선을 통하여 제2 신호가 인가된다. 그러나, 상기 공통 전극선은 매우 얇게 형성되기 때문에 그 내부 저항으로 인하여 전압 강하가 일어나 입력단으로부터 상대적으로 떨어져 있는 상부 전극(40)에 충분한 제2 신호(바이어스 신호)를 인가시키지 못한다. 또한 상부 전극 및 하부 전극 사이에 정확산 전기장을 발생시키기 어렵고, 인가된 신호가 오픈(open)되기 쉬운 문제점이 있다. 또한, 하부 전극(30)에 독립적인 신호 인가를 위하여 수행하는 Iso­Cutting 공정은 정밀한 식각 공정을 필요로 하여 공정의 재현성이 낮은 단점이 있다. 더욱이 Iso­Cutting 공정 중에 식각이 과도하게 진행되었을 경우에는 후속하여 형성되는 박막들의 스텝 커버리지(step coverage)가 불량하게 되어 하부 전극(30)에 전기적인 단락이 발생하는 문제점이 있다. 또한, 상부 전극들이 연결된 공통 전극선은 그 공통 전극선이 해당되는 열(column)에 위치하는 모든 상부 전극들에 전압을 인가하기 때문에 공통 전극선에 결함(defect)이 발생할 경우, 그 공통 전극선이 해당되는 열에 위치한 모든 상부 전극들에 제2 신호를 인가하지 못하게 되어 그 열에 위치한 소자들을 사용할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 비어 컨택을 통하여 드레인 패드를 상부 전극에 연결하고 하부 전극을 제2 금속층에 접지하여 공통 전극선을 제거함으로써, 상부 전극과 하부 전극 사이에 안정적인 전기장이 발생하도록 하며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공함에 있다.
도 1은 본 출원인이 선행 출원한 박막형 광로 조절 장치의 평면도이다.
도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도이다.
도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도이다.
도 6은 도 4에 도시한 장치를 C­C′선으로 자른 단면도이다.
도 7a 내지 도 12b는 도 5 및 도 6에 도시한 장치의 제조 공정도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100：액티브 매트릭스 105 : 제1 금속층
110：제1 보호층 115a : 제1층
115b : 제2층 115 : 제2 금속층
120：제2 보호층 125：식각 방지층
130：희생층 135：지지층
140：하부 전극 145：변형층
150：상부 전극 160：스트라이프
165：제1 비어홀 170：제1 비어 컨택
175：제2 비어 홀 180：제2 비어 컨택
190：에어 갭 200：액츄에이터
상기 목적을 달성하기 위하여 본 발명은, 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장된 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 액티브 매트릭스는, 상기 액티브 매트릭스의 상부에 형성되며 드레인 패드를 포함하는 제1 금속층, 상기 제1 금속층의 상부에 형성된 제1 보호층, 상기 제1 보호층의 상부에 형성된 제2 금속층, 그리고 상기 제2 금속층의 상부에 형성된 제2 보호층을 포함한다. 상기 액츄에이터는, 상기 제2 보호층의 상부에 형성된 지지층, 상기 지지층의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 상기 변형층의 상부에 형성된 상부 전극, 상기 상부 전극으로부터 상기 제1 금속층의 상기 드레인 패드까지 형성된 제1 비어 컨택, 그리고 상기 하부 전극으로부터 상기 제2 금속층까지 형성된 제2 비어 컨택을 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, M×N개의 트랜지스터가 내장된 액티브 매트릭스의 상부에 드레인 패드를 포함하는 제1 금속층을 형성하는 단계, 상기 제1 금속층의 상부에 제1 보호층을 형성하는 단계, 상기 제1 보호층의 상부에 제2 금속층을 형성한 후 상기 제2 금속층의 일부를 패터닝하여 상기 제2 금속층의 일부를 개방하는 단계, 상기 제2 금속층의 상부에 제2 보호층을 형성하는 단계, 그리고 상기 제2 보호층의 상부에 액츄에이터를 형성하는 단계를 포함한다. 상기 액츄에이터를 형성하는 단계는, 상기 제2 보호층의 상부에 제3층을 형성하는 단계, 상기 제3층 및 상기 제2 보호층을 패터닝하여 상기 제3층 및 상기 제2 금속층의 상부에 제2 비어 컨택 및 하부 전극층을 형성하는 단계, 상기 하부 전극층의 상부에 제4층을 형성하는 단계, 상기 제4층의 상부에 상부 전극을 형성하는 단계, 그리고 상기 상부 전극으로부터 상기 제1 금속층의 상기 드레인 패드까지 제1 비어 컨택을 형성하는 단계를 포함한다.
본 발명에 따른 상기 장치에 있어서, 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 제1 금속층 및 제1 비어 컨택을 통하여 상부 전극에 인가된다. 동시에, 하부 전극은 제2 비어 컨택을 통하여 상기 제2 금속층에 접지되어 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이의 변형층이 변형을 일으킨다. 변형층은 발생한 전기장에 대하여 수직한 방향으로 수축하며, 따라서 변형층을 포함하는 액츄에이터는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.
따라서, 본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 의하면, 제1 비어 컨택을 통하여 제1 신호를 상부 전극에 인가하여 공통 전극선을 제거하고 제2 비어 컨택을 통하여 하부 전극을 제2 금속층에 접지함으로써, 상부 전극과 하부 전극 사이에 안정적인 전기장이 발생하도록 하며, 액티브 매트릭스 상에 형성된 각각의 소자를 독립적으로 구동할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치 및 그 제조 방법을 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이며, 도 6은 도 4에 도시한 장치를 C­C′선으로 자른 단면도를 도시한 것이다.
도 4 내지 도 6을 참조하면, 본 발명에 따른 상기 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.
상기 M×N개의 MOS 트랜지스터(도시되지 않음)가 내장된 액티브 매트릭스(100)는, 상기 트랜지스터의 소오스(source) 및 드레인(drain)의 상부에 형성된 제1 금속층(first metal layer)(105), 제1 금속층(105)의 상부에 형성된 제1 보호층(110), 제1 보호층(110)의 상부에 형성된 제2 금속층(second metal layer)(115), 제2 금속층(115)의 상부에 형성된 제2 보호층(120), 제2 보호층(120)의 상부에 형성된 식각 방지층(125)을 포함한다.
상기 액티브 매트릭스(100)는 실리콘(Si) 등의 반도체 기판(semiconductor substrate), 또는 유리나 알루미나(alumina)(Al2O3) 등의 절연 물질로 구성된다. 액티브 매트릭스(100)에는 외부로부터 제1 신호를 인가 받아 스위칭 동작을 수행하기 위한 MOS 트랜지스터가 내장되어 있다. 상기 제1 금속층(105)은 상기 제1 신호를 전달하기 위한 드레인 패드를 포함한다. 상기 제2 금속층(115)은 티타늄(Ti)으로 이루어진 제1층(first layer)(115a) 및 질화티타늄(TiN)으로 이루어진 제2층(second layer)(115b)을 포함한다.
상기 액츄에이터(200)는 일측이 상기 식각 방지층(125) 중 아래에 제1 금속층(105) 중 드레인 패드가 형성된 부분에 접촉되며, 타측이 에어 갭(190)을 개재하여 식각 방지층(125)과 평행하게 형성된 지지층(supporting layer)(135), 지지층(135)의 상부에 형성된 하부 전극(140), 하부 전극(140)의 상부에 형성된 변형층(145), 그리고 변형층(145)의 상부에 형성된 상부 전극(150)을 포함한다. 상기 지지층(135) 중 아래에 드레인 패드가 형성된 부분에 접촉되는 부분의 일측에는, 상기 상부 전극(150)으로부터 변형층(145), 하부 전극(140), 지지층(135), 식각 방지층(125), 제2 보호층(120) 및 제1 보호층(110)을 통하여 제1 금속층(105)의 드레인 패드까지 수직하게 제1 비어 컨택(170)이 형성되며, 상기 지지층(135) 중 접촉되는 부분의 타측에는, 상기 하부 전극(140)으로부터 지지층(135), 식각 방지층(125) 및 제2 보호층(120)을 통하여 제2 금속층(115)까지 수직하게 제2 비어 컨택(180)이 형성된다. 상기 제1 비어 컨택(170)이 형성된 부분의 제2 금속층(115)에는 제1 비어 컨택(170)보다 큰 원형의 구멍(hole)이 형성된다. 이에 따라 상기 제1 비어 컨택(170)은 제2 금속층(115)과 접촉되지 않는다. 그러므로, 상기 제1 금속층(105)은 제1 비어 컨택(170)을 통하여 상부 전극(150)에 연결되며, 하부 전극(140)은 제2 비어 컨택(180)을 통하여 제2 금속층(115)에 연결된다. 상기 상부 전극(150)의 중앙부에는 상부 전극(150)을 균일하게 작동시켜 광원(도시되지 않음)으로부터 입사되는 광속의 난반사를 방지하기 위하여 스트라이프(160)가 형성되어 있다.
도 4에 도시한 바와 같이, 상기 지지층(135)의 일측은 지지층(135)의 중앙부를 중심으로 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 중심부로 가면서 계단형으로 좁아지는 형상으로 형성된다. 상기 지지층(135)의 타측은 인접한 액츄에이터의 지지층의 계단형으로 좁아지는 오목한 부분에 대응하도록 지지층의 중심부를 향하여 계단형으로 좁아지는 형상의 돌출부를 갖는다. 따라서, 상기 지지층(135)의 돌출부는 인접한 지지층의 오목한 부분에 끼워지고, 상기 지지층(135)의 오목한 부분에 인접한 지지층의 돌출부가 끼워져서 형성된다. 본 발명의 지지층(135)은 상기 선행 출원에 기재된 멤브레인(25)의 기능을 수행한다.
상기 지지층(135)은 질화물 또는 금속 등의 경질(rigid)의 물질을 사용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 하며, 하부 전극(140)은 백금, 탄탈륨, 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 사용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 한다. 변형층(145)은 PZT, 또는 PLZT 등의 압전 물질을 사용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 한다. 상부 전극(150)은 백금, 탄탈륨, 알루미늄, 또는 은 등의 반사성 및 전기 전도성이 우수한 금속으로 이루어지며 0．1∼1．0㎛ 정도의 두께를 갖는다. 상부 전극(150)에는 외부로부터 제1 신호가 상기 트랜지스터, 제1 금속층(105)의 드레인 패드, 그리고 제1 비어 컨택(170)을 통하여 인가된다. 하부 전극(140)은 제2 비어 컨택(180)을 통하여 제2 금속층(115)에 접지되므로 전류가 인가되지 않는다. 따라서, 상부 전극(150)과 하부 전극(140) 사이에 전위차가 생기며, 이로 인하여 상부 전극(150)과 하부 전극(140) 사이에 전기장이 발생한다. 변형층(145)은 이러한 전기장에 의하여 변형을 일으키며, 변형층(145)을 포함하는 액츄에이터(200)는 변형층(145)의 변형에 따라 소정의 각도를 가지고 상방으로 틸팅(tilting)한다.
이하 상술한 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 7a 내지 도 12b는 본 발명에 따른 상기 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다.
도 7a 및 도 7b는 액티브 매트릭스(100) 상에 제1 보호층(110) 및 제2 금속층(115)을 적층한 후 제2 금속층(115)의 일부를 패터닝한 상태를 나타내는 도면이다.
도 7a 및 도 7b를 참조하면, 내부에 M×N(M, N은 정수)개의 MOS 트랜지스터(도시되지 않음)가 내장된 반도체 기판인 액티브 매트릭스(100)의 상부에 제1 금속층(105)을 형성한다. 이어서, 제1 금속층(105)의 일부를 패터닝하여 아래의 MOS 트랜지스터의 게이트(gate) 부분을 노출시킨다. 따라서 제1 금속층(105)은 MOS 트랜지스터의 소오스 및 드레인과 연결된다. 제1 금속층(105)은 텅스텐(W)으로 구성되며, 후에 형성되는 지지층(135)의 일측까지 연장되는 드레인 패드를 포함한다.
상기 제1 금속층(105) 및 액티브 매트릭스(100)의 상부에는 제1 보호층(110)이 적층된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．8∼1．0㎛ 정도의 두께를 가지도록 형성한다. 제1 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.
상기 제1 보호층(110)의 상부에는 제2 금속층(115)이 적층된다. 제2 금속층(115)은 티타늄(Ti)으로 구성된 제1층(115a) 및 질화티타늄(TiN)으로 구성된 제2층(115b)을 포함한다. 제1층(115a)은 티타늄을 스퍼터링 방법을 이용하여 300Å 정도의 두께를 가지도록 형성하며, 제2층(115b)은 질화티타늄을 물리 기상 증착(Physical Vapor Deposition : PVD) 방법을 이용하여 1200Å 정도의 두께를 가지도록 형성한다. 상기 제2 금속층(115)은 광원으로부터 입사되는 광속이 반사층인 상부 전극(150) 뿐만 아니라, 상부 전극(150)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100) 내로 광전류(photo current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 그리고, 도 7a에 도시한 바와 같이, 후에 형성되는 지지층(135)이 상기 액티브 매트릭스(100) 상에 접촉되는 부분의 일측, 즉, 상기 제1 비어 컨택(170)이 형성될 위치를 고려하여, 상기 제1 비어 컨택(170)보다 넓게 상기 제2 금속층(115)의 일부를 식각하여 제1 보호층(110)을 노출시킨다.
도 8a 및 도 8b는 희생층(130)을 적층한 후 이를 패터닝한 상태를 나타내는 도면들이다.
도 8a 및 도 8b를 참조하면, 상기 노출된 제1 보호층(110) 및 제2 금속층(115)의 상부에는 제2 보호층(120)이 적층된다. 제2 보호층(120)은 상기 제1 보호층(110)과 동일한 물질인 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 제2 보호층(120)은 제1 보호층(110)과 마찬가지로 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.
상기 제2 보호층(120)의 상부에는 식각 방지층(125)이 적층된다. 식각 방지층(125)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(125)은 후속하는 식각 공정 동안 상기 제2 보호층(120) 및 액티브 매트릭스(100)가 식각되는 것을 방지하는 역할을 한다.
상기 식각 방지층(125)의 상부에는 희생층(130)이 적층된다. 희생층(130)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 2．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(130)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(130)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법, 또는 CMP 방법을 이용하여 상기 희생층(130)이 약 1. 6㎛ 정도의 두께가 되도록 상부를 연마하여 평탄화시킨다. 이어서, 액츄에이터(200)의 지지부가 형성될 위치를 고려하여 상기 희생층(130)을 패터닝함으로써 상기 식각 방지층(125) 중 아래에 제1 보호층(110)이 노출된 부분을 포함하는 부분 및 이와 인접한 부분을 노출시킨다. 즉, 희생층(130)을 패터닝하여 후속하여 형성되는 지지층(135)이 상기 식각 방지층(125)에 접촉되는 부분에 해당하는 식각 방지층(125)의 일측 및 타측을 노출시킨다.
도 9a 및 도 9b는 제3층(139)을 적층한 상태를 나타내는 도면들이다.
도 9a 및 도 9b를 참조하면, 상기 노출된 식각 방지층(125)의 상부 및 희생층(130)의 상부에 제3층(134)을 적층한다. 제3층(134)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 제3층(134)은 후에 지지층(135)으로 패터닝된다. 이어서, 도 9b를 참조하면, 제3층(134)이 상기 식각 방지층(125)에 접촉되는 부분의 타측, 즉 하부에 제2 금속층(115)이 개방되지 않은 부분으로부터 제3층(134), 식각 방지층(125) 및 제2 보호층(120)을 차례로 식각하여 제2 금속층(115) 까지 제2 비어 홀(175)을 형성한다.
도 10a 및 도 10b는 상부 전극(150)을 형성한 상태를 나타내는 도면들이다.
도 10a 및 도 10b를 참조하면, 상기 제3층(135) 및 제2 비어 홀(175)의 상부에 전기 전도성이 우수한 금속인 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속을 사용하여 하부 전극층(139)을 형성한다. 하부 전극층(139)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 도 10b에 도시한 바와 같이, 상기와 같이 하부 전극층(139)을 적층할 때 상기 전기 전도성을 갖는 금속을 스퍼터링하면 상기 금속이 제2 비어 홀(175)이 형성된 부분을 채우면서 하부 전극층(139)을 형성하므로, 하부 전극층(139)으로부터 하부 전극층(139), 제3층(134), 식각 방지층(125) 및 제2 보호층(120)을 통하여 상기 제2 금속층(115)까지 제2 비어 컨택(180)이 형성된다. 따라서, 제2 비어 컨택(180)은 상기 하부 전극층(139)과 상기 제2 금속층(115)을 전기적으로 연결한다.
종래에 있어서는, 하부 전극에는 외부로부터 트랜지스터 및 비어 컨택을 통하여 제1 신호가 인가되었다. 그러나, 본 발명에서는 하부 전극층(139)을 제2 비어 컨택(180)을 통하여 상기 제2 금속층(115)에 접지시킴으로써, 하부 전극층(139)에는 전류가 인가되지 않으므로 하부 전극층(139)의 전압이 ０V가 된다. 또한 도 10a를 참조하면, 제1 비어 홀(165)이 형성될 위치를 고려하여 상기 하부 전극층(139) 중 아래에 제2 금속층(115)이 개방된 부분 상의 하부 전극층(139)을 식각함으로써 상기 제3층(135)의 일부가 노출되도록 한다.
상기 노출된 제3층(135) 및 하부 전극층(139)의 상부에는 제4층(144)이 적층된다. 제4층(144)은 ZnO, PZT, 또는 PLZT 등의 압전 물질을 사용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 제4층(144)은 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 형성한 후, 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제4층(144)을 구성하는 압전 물질을 분극(poling)시킨다. 제4층(144)은 후에 변형층(145)으로 패터닝된다. 그러나, 상기에서 PZT 또는 PLZT를 사용하여 제4층(144)을 형성하는 경우에 비하여 ZnO를 사용하여 제4층(144)을 형성할 경우, 제4층(144)을 300℃∼600℃의 저온에서 형성할 수 있다. 또한, ZnO를 사용하여 제4층(144)을 형성하면, 상부 전극과 하부 전극 사이에 발생하는 전기장에 의하여 분극되기 때문에 별도의 분극 공정이 필요 없게 된다.
상기 제4층(144)의 상부에는 상부 전극층(149)이 적층된다. 상부 전극층(149)은 백금, 알루미늄, 또는 은 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상부 전극층(149)을 패터닝하여 소정의 화소의 형상을 갖는 상부 전극(150)을 형성한다. 이 때, 상부 전극(150)의 일측에는 액츄에이터(200)가 변형을 일으킬 때, 상부 전극(150)을 균일하게 동작하게 하여 광원(도시되지 않음)으로부터 입사되는 광속이 난반사되는 것을 방지하는 스트라이프(160)가 함께 형성된다.
계속하여, 도 10a에 도시한 바와 같이, 상기 상부 전극(150) 중 아래에 상기 제2 금속층(115)이 개방된 부분으로부터 상부 전극(150), 제4층(144), 상기 노출된 제3층(134), 식각 방지층(125), 제2 보호층(120) 및 제1 보호층(110)을 차례로 식각하여 제1 비어 홀(165)을 형성한다. 따라서, 제1 비어 홀(165)은 상기 상부 전극(150)으로부터 제1 금속층(105)의 드레인 패드의 상부까지 수직하게 형성된다.
도 11a 및 도 11b는 지지층(135)을 형성한 상태를 나타내는 도면들이다.
도 11a 및 도 11b를 참조하면, 상기 제1 비어 홀(165)에 상기 상부 전극(150)으로부터 상부 전극(150), 제4층(144), 제3층(134), 식각 방지층(125), 제2 보호층(120) 및 제1 보호층(110)을 통하여 상기 제1 금속층(105)의 드레인 패드의 상부에 접하도록 제1 비어 컨택(170)을 형성한다. 제1 비어 컨택(170)은 상기 상부 전극(150)과 상기 제1 금속층(105)의 드레인 패드를 전기적으로 연결하도록 형성된다. 종래에는 상부 전극에 전압을 인가하기 위하여 별도로 공통 전극선을 형성하였다. 그러나, 도 11a에 도시한 바와 같이 본 발명에서는 상부 전극(150)을 제1 비어 컨택(170)을 통하여 제1 금속층(105)의 드레인 패드에 연결되게 함으로써, 별도의 공통 전극선을 형성할 필요가 없게 된다. 즉, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105) 및 제1 비어 컨택(170)을 통하여 상부 전극(150)에 인가된다. 따라서, 상기 상부 전극(150)에 제1 신호를 인가하고, 상기 하부 전극(140)을 제2 금속층(115)에 접지시켜 하부 전극(140)에 인가되는 전압을 0V로 만들면, 상기 상부 전극(150)과 상기 하부 전극(140) 사이에 전기장이 발생하며, 이러한 전기장에 의하여 변형층(145)이 변형을 일으킨다. 변형층(145)은 발생한 전기장에 대하여 수직한 방향으로 수축하게 되며, 이에 따라 변형층(145)을 포함하는 상기 액츄에이터(200)는 소정의 틸팅(tilting) 각도를 가지고 상방으로 액츄에이팅한다.
계속하여, 상기 제4층(144), 하부 전극층(139), 그리고 제3층(134)을 차례로 각각의 화소별로 분리하기 위하여 패터닝하여 변형층(145), 하부 전극(140) 및 지지층(135)을 형성한다.
도 12a 및 도 12b는 희생층(130)을 제거하여 본 발명에 따른 박막형 광로 조절 장치를 완성한 상태를 나타내는 도면들이다.
도 12a 및 도 12b를 참조하면, 플루오르화 수소(HF) 증기를 이용하여 상기 희생층(130)을 식각하여 상기 희생층(130)의 위치에 에어 갭(190)을 형성함으로써 액츄에이터(200)를 완성한다. 이어서, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105)의 드레인 패드 및 제1 비어 컨택(170)을 통하여 상부 전극(150)에 인가된다. 이 경우, 하부 전극(140)은 제2 비어 컨택(180)을 통하여 제2 금속층(115)에 접지되기 때문에 전류가 인가되지 않으므로 상부 전극(150)과 하부 전극(140) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(150)과 하부 전극(140) 사이의 변형층(145)이 변형을 일으킨다. 변형층(145)은 발생된 전기장에 대하여 수직한 방향으로 수축하며, 따라서 변형층(145)을 포함하는 액츄에이터(200)는 소정의 각도를 가지고 상방으로 휘어진다. 제1 신호가 인가되는 신호 전극의 기능뿐만 아니라 입사되는 광속을 반사하는 거울의 기능도 함께 수행하는 상부 전극(150)은 변형층(145)과 함께 소정의 각도로 기울어져 광원으로부터 입사되는 광속을 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 투영되어 화상을 맺는다.
따라서, 본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 의하면, 제1 비어 컨택을 통하여 제1 신호를 상부 전극에 인가하여 공통 전극선을 제거하고, 제2 비어 컨택을 통하여 하부 전극을 제2 금속층에 접지함으로써, 상기 제1 신호가 공통 전극선을 지나는 동안 전압 강하가 일어나는 것을 방지할 수 있다. 따라서, 상부 전극과 하부 전극 사이에 안정적인 전기장이 발생하게 되며, 액티브 매트릭스 상에 형성된 소자를 독립적으로 구동할 수 있다.
또한, 공통 전극선을 제거하였으므로, 하나의 소자에 결함(defect)이 발생할 경우에도 나머지 소자들에 영향을 주지 않고 각각의 소자들을 독립적으로 구동할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 스위칭 동작을 수행하는 M×N 개의 트랜지스터가 내장된 액티브 매트릭스(100);
    상기 액티브 매트릭스의 상부에 형성되며 드레인 패드를 포함하는 제1 금속층(105);
    상기 제1 금속층의 상부에 형성된 제1 보호층(110);
    상기 제1 보호층의 상부에 형성된 제2 금속층(115);
    상기 제2 금속층의 상부에 형성된 제2 보호층(120); 그리고
    상기 제2 보호층(120)의 상부에 형성된 지지층(135), 상기 지지층(135)의 상부에 형성된 하부 전극(140), 상기 하부 전극의 상부에 형성된 변형층(145), 상기 변형층의 상부에 형성된 상부 전극(150), 상기 상부 전극(150)으로부터 상기 제1 금속층(105)의 상기 드레인 패드까지 형성된 제1 비어 컨택(170), 및 상기 하부 전극(140)으로부터 상기 제2 금속층(115)까지 형성된 제2 비어 컨택(180)을 갖는 액츄에이터(200)를 포함하는 박막형 광로 조절 장치.
  2. 제1항에 있어서, 상기 액티브 매트릭스(100)는 상기 제2 보호층(120)의 상부에 형성되어 상기 제2 보호층(120), 상기 제2 금속층(115), 상기 제1 보호층(110), 그리고 상기 제1 금속층(105)이 식각되는 것을 방지하는 식각 방지층(125)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  3. 제1항에 있어서, 상기 제2 금속층(115)은 티타늄(Ti)으로 구성된 제1층(115a) 및 질화티타늄(TiN)으로 구성된 제2층(115b)을 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
  4. M×N개의 트랜지스터가 내장된 액티브 매트릭스의 상부에 드레인 패드를 포함하는 제1 금속층을 형성하는 단계;
    상기 제1 금속층의 상부에 제1 보호층을 형성하는 단계;
    상기 제1 보호층의 상부에 제2 금속층을 형성한 후 상기 제2 금속층의 일부를 패터닝하여 상기 제2 금속층의 일부를 개방하는 단계;
    상기 제2 금속층의 상부에 제2 보호층을 형성하는 단계; 그리고
    상기 제2 보호층의 상부에 제3층을 형성하는 단계; 상기 제3층 및 상기 제2 보호층을 패터닝하여 상기 제3층 및 상기 제2 금속층의 상부에 제2 비어 컨택 및 하부 전극층을 형성하는 단계; 상기 하부 전극층의 상부에 제4층을 형성하는 단계; 상기 제4층의 상부에 상부 전극을 형성하는 단계; 및 상기 상부 전극으로부터 상기 제1 금속층의 상기 드레인 패드까지 제1 비어 컨택을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
  5. 제4항에 있어서, 상기 액츄에이터를 형성하는 단계는, 상기 제4층을 패터닝하여 상기 상부 전극의 하부에 변형층을 형성하는 단계, 상기 하부 전극층을 패터닝하여 상기 변형층의 하부에 하부 전극을 형성하는 단계, 그리고 상기 제3층을 패터닝하여 상기 하부 전극의 하부에 상기 액츄에이터를 지지하는 지지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  6. 제4항에 있어서, 상기 제3층을 형성하는 단계는, 상기 제2 보호층의 상부에 식각 방지층을 형성하는 단계, 상기 식각 방지층의 상부에 희생층을 형성하는 단계 및 상기 희생층을 패터닝하여 상기 식각 방지층 중 아래에 상기 제2 금속층이 개방된 부분 및 이와 인접한 상기 식각 방지층의 일부를 노출시키는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
  7. 제4항에 있어서, 상기 제1 비어 컨택을 형성하는 단계는 상기 상부 전극으로부터 상기 제2 금속층이 개방된 부분을 통하여 상기 제1 금속층의 드레인 패드까지 수직하게 제1 비어 홀을 형성하는 단계 후에 수행되며, 상기 제2 비어 컨택을 형성하는 단계는 상기 제3층 중 상기 제2 금속층이 개방된 부분과 인접한 부분으로부터 상기 제2 금속층까지 수직하게 제2 비어 홀을 형성하는 단계 후에 수행되며, 상기 제2 비어 컨택을 형성하는 단계 및 상기 하부 전극층을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
KR1019970016176A 1997-04-29 1997-04-29 박막형 광로 조절 장치 및 그 제조 방법 KR100248985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970016176A KR100248985B1 (ko) 1997-04-29 1997-04-29 박막형 광로 조절 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970016176A KR100248985B1 (ko) 1997-04-29 1997-04-29 박막형 광로 조절 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980078607A KR19980078607A (ko) 1998-11-16
KR100248985B1 true KR100248985B1 (ko) 2000-03-15

Family

ID=19504301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016176A KR100248985B1 (ko) 1997-04-29 1997-04-29 박막형 광로 조절 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100248985B1 (ko)

Also Published As

Publication number Publication date
KR19980078607A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100248985B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100251108B1 (ko) 매립된비어컨택을가지는박막형광로조절장치및그제조방법
KR100233371B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100237340B1 (ko) 액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100237344B1 (ko) 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절장치의 제조방법
KR100248490B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100257605B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100294406B1 (ko) 박막형광로조절장치의제조방법
KR100248993B1 (ko) 개선된 액츄에이터를 갖는 박막형 광로 조절 장치 및 그 제조 방법
KR100244518B1 (ko) 박막형 광로 조절장치의 제조 방법
KR100261772B1 (ko) 개선된 비어 컨택을 갖는 박막형광로 조절장치 및 그 제조방법
KR100235608B1 (ko) 저온에서 내식성이 향상된 멤브레인을 갖는 박막형 광로 조절장치의 제조방법
KR100251308B1 (ko) 박막형광로조절장치및이의제조방법
KR100247592B1 (ko) 박막형 광로조절장치의 제조방법
KR100256874B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100270995B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251101B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR19980078592A (ko) 박막형 광로 조절 장치의 희생층 형성 방법
KR20000024882A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980077658A (ko) 광전류를 차단할 수 있는 박막형 광로 조절 장치의 제조 방법
KR19980078590A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980077659A (ko) 형상 기억 합금을 이용한 박막형 광로 조절 장치
KR20000004787A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980085791A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980054836A (ko) 박막형 광로 조절장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee