KR19980054836A - 박막형 광로 조절장치의 제조 방법 - Google Patents

Abstract

멤브레인 및 하부전극의 기능을 동시에 수행할 수 있는 하부전극을 갖는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은 M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계; 그리고 ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 적층되며, 산화아연(ZnO)으로 구성된 하부전극을 형성하는 단계, ⅱ) 상기 하부전극의 상부에 변형층을 형성하는 단계, ⅲ) 상기 변형층의 일측 상부에 상부전극을 형성하는 단계, ⅳ) 상기 변형층의 타측 상부로부터 상기 드레인의 상부까지 수직하게 비어 홀을 형성하는 단계 및 ⅴ) 상기 비어 홀에 상기 하부전극과 상기 드레인이 전기적으로 연결되도록 비어 컨택을 형성하는 단계를 포함하는, 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함한다. 따라서, 산화 아연(ZnO)을 사용하여 멤브레인 및 하부전극의 기능을 동시에 수행할 수 있는 하부전극을 적층함으로써, 박막들간의 스트레스를 균일하게 할 수 있고, 제조 공정을 간소화할 수 있으며, 저온에서 형성함으로써 액티브 매트릭스가 후속되는 공정에서 손상을 입는 것을 방지할 수 있다.

Description

박막형 광로 조절 장치의 제조 방법

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로서, 보다 상세하게는 저온에서 산화아연(ZnO)을 사용하여 멤브레인(membrane) 및 하부전극(bottom electrode)의 기능을 동시에 수행할 수 있는 하부전극을 형성함으로써, 액츄에이터(actuator)를 구성하는 박막(thin film)들의 스트레스(stress)를 완화시킬 수 있으며, 액티브 매트릭스(active matrix)가 열적 손상을 입는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.

일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display：LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT 장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지 않는다.

이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다.

이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 6월 28일에 특허 출원한 특허출원 제96-25325호(발명의 명칭：균일한 스트레스 분포를 갖는 광로 조절 장치 및 이의 제조 방법)에 개시되어 있다.

도 1은 상기 선행출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이며, 도 2a 내지 도 2c는 도 1에 도시한 장치의 제조 공정도이다.

도 1을 참조하면, 상기 장치는 내부에 M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인(18)이 형성된 액티브 매트릭스(10)와 상기 액티브 매트릭스(10)의 상부에 형성된 액츄에이터(actuator)(19)를 포함한다. 액티브 매트릭스(10)는 액티브 매트릭스(10) 및 드레인(18)의 상부에 형성된 보호층(12)과 보호층(12)의 상부에 형성된 식각 방지층(14)을 포함한다.

상기 액츄에이터(19)는 상기 식각 방지층(14) 중 아래에 드레인(18)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(air gap)(16)을 개재하여 식각 방지층(14)과 평행하도록 적층된 멤브레인(20), 상기 멤브레인(20)의 상부에 적층된 하부전극(22), 하부전극(22)의 상부에 적층된 변형부(24), 변형부(24)의 일측 상부에 적층된 상부전극(26), 그리고 변형부(24)의 타측 상부로부터 상기 드레인(18)까지 수직하게 형성된 비어 컨택(via contact)(28)을 포함한다. 상기 상부전극(26)의 중앙부에는 스트라이프(stripe)(30)가 형성되어 있다.

이하 상기 박막형 광로 조절 장치의 제조 방법을 도 2a 내지 도 2c를 참조하여 설명한다. 도 2a 내지 도 2c에 있어서, 도 1과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.

도 2a를 참조하면, 내부에 M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인(18)이 형성된 액티브 매트릭스(10)의 상부에 보호층(12)을 적층한다. 보호층(12)은 인 실리케이트 유리(Phospho-Silicate Glass：PSG)를 스핀 코팅(spin coating), 또는 화학 기상 증착(Chemical vapor Deposition：CVD) 방법을 이용하여 1㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(12)의 상부에는 식각 방지층(14)이 적층된다. 상기 식각 방지층(14)은 질화물을 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(14)을 형성한 후, 식각 방지층(14)의 상부에 높은 인(P) 농도를 갖는 인 실리케이트 유리(PSG)로 구성된 희생층(15)을 적층한다. 희생층(15)은 대기압 화학 기상 증착(Atmospheric Pressure CVD：APCVD)을 이용하여 1㎛ 정도의 두께를 가지도록 형성한다. 이 때, 희생층(15)은 트랜지스터가 내장된 액티브 매트릭스(10)의 표면을 덮고 있으므로 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(Spin on Glass：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(15) 표면을 평탄화한다. 바람직하게는, CMP 공정을 이용하여 희생층(15)의 표면을 평탄화시킨다. 이어서, 상기 희생층(15) 중 하부에 드레인(18)이 형성되어 있는 부분을 식각하여 액츄에이터(19)의 지지부가 형성될 곳을 만든다. 따라서, 상기 식각 방지층(14) 중 아래에 드레인(18)이 형성된 부분이 노출된다.

상기 노출된 식각 방지층(14) 및 희생층(15)의 상부에는 실리콘 나이트라이드(silicon nitride)(Si_xN_y)로 구성된 멤브레인(20)이 적층된다. 멤브레인(20)은 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 700∼800℃ 정도의 온도에서 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이 때, 멤브레인(20)은 그 내부의 스트레스(stress)를 조절하기 위하여 실리콘(Si)과 질소(N)의 조성이 다른 다층 막을 증착시킨다.

도 2b를 참조하면, 상기 멤브레인(20)의 상부에 백금(Pt), 또는 백금-탄탈륨(Pt-Ta)으로 구성된 하부전극(22)을 형성한다. 하부전극(22)은 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å의 두께를 가지도록 형성한다. 변형부(24)는 하부전극(22)의 상부에 PZT(Pb(Zr,Ti)O₃), 또는 PLZT((Pb, La)(Zr, Ti)O₃) 등의 압전 물질을 사용하여 0．1 ∼1．0㎛ 정도의 두께를 가지도록 적층한다. 변형부(24)는 졸-겔(Sol-Gel) 방법을 이용하여 형성한 후, 급속 열처리(Rapid Thermal Annealing：RTA) 방법을 이용하여 변형부(24)를 상변이시킨다.

도 2c를 참조하면, 상기 변형부(24)의 상부에는 상부전극(26)이 적층된다. 상부전극(26)은 알루미늄(Al), 또는 백금을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 이어서, 상부 전극(26), 변형부(24), 하부 전극(22), 그리고 멤브레인(20)을 픽셀(pixel) 형상으로 순차적으로 패터닝(patterning)한다. 이 때, 상부전극(26)의 중앙부에는 스트라이프(30)가 형성되도록 상부전극(26)을 패터닝한다. 또한, 상기 드레인(18)과 하부전극(22)을 전기적으로 연결시키기 위하여 비어 컨택(28)을 형성한다. 비어 컨택(28)은 변형부(24), 하부전극(22), 멤브레인(20), 식각 방지층(14), 그리고 보호층(12)을 차례로 식각한 후, 텅스텐(W), 또는 티타늄(Ti)을 리프트-오프(lift-off) 방법을 이용하여 형성한다. 그리고, 희생층(15)을 플루오르화 수소(HF) 증기를 사용하여 식각한 후, 소자를 세정 및 건조하여 완성한다.

그러나 상기 선행 출원에 기재된 박막형 광로 조절 장치에 있어서, 실리콘 나이트라이드로 구성된 멤브레인이 700∼800℃의 고온에서 형성되므로 트랜지스터가 내장된 액티브 매트릭스가 스파이킹(spiking) 등의 열적 손상을 입는 문제점이 있었다. 또한, 멤브레인 내의 스트레스를 조절하기 위하여 실리콘과 질소의 조성이 다른 다층막으로 멤브레인을 형성하므로 공정이 복잡해지고 공정의 재현성이 낮아지는 단점이 있으며, 실리콘 나이트라이드로 구성된 멤브레인이 후속되는 식각 공정의 영향을 받아 식각되기 쉬운 문제점이 있다. 그리고, 박막들을 구성하는 물질의 차이로 인하여 박막들간의 스트레스 분포가 균일하지 않게 되어 액츄에이터에 비틀림 등이 발생하는 문제점이 있다.

따라서, 본 발명의 목적은 저온에서 산화아연(ZnO)을 사용하여 선행출원에서의 멤브레인 및 하부전극의 기능을 동시에 수행할 수 있는 하부전극을 적층함으로써, 박막들간의 스트레스 분포를 비교적 균일하게 할 수 있고, 멤브레인을 형성하는 공정을 생략할 수 있으므로 제조 공정을 간소화할 수 있으며, 액티브 매트릭스가 후속되는 공정에서 열적 손상을 입는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.

도 1은 본 출원인이 선행 출원한 박막형 광로 조절 장치의 단면도이다.

도 2a 내지 도 2c는 도 1에 도시한 장치의 제조 공정도이다.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.

도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도이다.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

141 : 액티브 매트릭스 143 : 액츄에이터

145 : 드레인 147 : 보호층

149 : 식각 방지층 151 : 희생층

153 : 에어 갭 155 : 하부전극

157 : 변형층 159 : 상부전극

161 : 스트라이프 163 : 비어 홀

165：비어 컨택

상기 목적을 달성하기 위하여 본 발명은,

M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계; 그리고

ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 산화아연(ZnO)으로 구성된 하부전극을 형성하는 단계, ⅱ) 상기 하부전극의 상부에 변형층을 형성하는 단계, ⅲ) 상기 변형층의 일측 상부에 상부전극을 형성하는 단계, ⅳ) 상기 변형층의 타측 상부로부터 상기 드레인의 상부까지 수직하게 비어 홀을 형성하는 단계 및 ⅴ) 상기 비어 홀에 상기 하부전극과 상기 드레인이 전기적으로 연결되도록 비어 컨택을 형성하는 단계를 포함하는, 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.

본 발명에 따른 박막형 광로 조절 장치에 있어서, 화상 신호는 액티브 매트릭스에 내장된 트랜지스터로부터 드레인과 비어 컨택을 통하여 신호 전극인 산화아연으로 구성된 하부전극에 인가된다. 또한, 공통 전극인 상부전극에는 바이어스 전압이 인가되어 상부전극과 하부전극 사이에 전계가 발생한다. 이 전계에 의하여 상부전극과 하부전극 사이에 적층되어 있는 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 하부전극이 형성되어 있는 방향의 반대 방향으로 휘게된다. 따라서 액츄에이터 상부의 상부전극도 같은 방향으로 경사진다. 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.

그러므로, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 산화 아연(ZnO)을 사용하여 저온에서 멤브레인 및 하부전극의 기능을 동시에 수행하는 하부전극을 형성함으로써 하부전극과 변형층 사이의 스트레스 분포를 균일하게 할 수 있고, 제조 공정을 간소화할 수 있으며, 상기 하부전극을 저온에서 형성함으로써 액티브 매트릭스가 후속되는 공정동안 열적 손상을 입는 것을 방지할 수 있다. 또한, 박막들을 구성하는 물질을 동일하게 하여 박막들간의 스트레스 분포를 균일하게 함으로써 액츄에이터에 비틀림이 발생하는 것을 최소화할 수 있다.

이하 첨부된 도면들을 참조로 하여 본 발명의 바람직한 실시예를 상세하게 설명한다.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다. 도 3 및 도 4를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 일측 상부에 드레인(drain)(145)이 형성된 액티브 매트릭스(141)와 액티브 매트릭스(141)의 상부에 형성된 액츄에이터(143)를 포함한다.

상기 액티브 매트릭스(141)는 액티브 매트릭스(141) 및 드레인(145)의 상부에 적층된 보호층(passivation layer)(147)과 보호층(147)의 상부에 적층된 식각 방지층(etch stop layer)(149)을 포함한다. 상기 액티브 매트릭스(141)의 내부에는 M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(transistor)(도시되지 않음)가 내장되어 있다.

상기 액츄에이터(143)는 상기 식각 방지층(149) 중 아래에 드레인(145)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(153)을 개재하여 상기 식각 방지층(149)과 평행하도록 적층된 하부전극(155), 하부전극(155)의 상부에 적층된 변형층(active layer)(157), 변형층(157)의 일측 상부에 적층된 상부전극(top electrode)(159), 변형층(157)의 타측으로부터 하부전극(155), 식각 방지층(149) 및 보호층(147)을 통하여 상기 드레인(145)까지 형성된 비어 홀(163), 그리고 비어 홀(163) 내에 상기 하부전극(155)과 드레인(145)이 서로 전기적으로 연결되도록 형성된 비어 컨택(165)을 포함한다.

도 3을 참조하면, 하부전극(155)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 하부전극(155)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 하부전극(155)의 오목한 부분에 인접한 액츄에이터의 하부전극의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 하부전극의 오목한 부분에 끼워지게 된다.

이하 상술한 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도이다. 도 5a내지 도 5d에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.

도 5a를 참조하면, M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인(145)이 형성된 액티브 매트릭스(141)의 상부에 인 실리케이트 유리(PSG)로 구성된 보호층(147)을 적층한다. 보호층(147)은 화학 기상 증착(CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(147)은 후속하는 공정으로부터 액티브 매트릭스(141)를 보호한다.

상기 보호층(147)의 상부에는 질화물(nitride)로 구성된 식각 방지층(149)이 적층된다. 식각 방지층(149)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(149)은 후속하는 식각 공정 동안 보호층(147) 및 액티브 매트릭스(141) 등이 식각되는 것을 방지한다.

식각 방지층(149)의 상부에는 희생층(sacrificial layer)(151)이 적층된다. 희생층(151)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 0．5∼2．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(151)은 트랜지스터가 내장된 액티브 매트릭스(141)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(151)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법, 또는 CMP 방법을 이용하여 평탄화시킨다. 이어서, 희생층(151) 중 아래에 드레인(145)이 형성되어 있는 부분을 식각하여 식각 방지층(149)의 일부를 노출시킨다.

도 5b를 참조하면, 하부전극(155)은 상기 노출된 식각 방지층(149)의 상부 및 희생층(151)의 상부에 적층된다. 상기 하부전극(155)은 산화아연(ZnO)을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께로 적층한다. 신호 전극인 하부전극(155)에는 화상 신호가 액티브 매트릭스(141)에 내장된 트랜지스터로부터 상기 드레인(145) 및 비어 컨택(165)을 통하여 인가된다.

종래에는 하부전극을 적층하기 이전에 멤브레인(membrane)을 적층하였다. 멤브레인은 통상적으로 질화물을 사용하여 0. 1∼1. 0㎛ 정도의 두께로 형성하였다. 이와 같이 멤브레인을 질화물로 구성할 경우, 700∼800℃의 고온에서 멤브레인을 형성하게 되며 멤브레인 내의 스트레스를 조절하기 위하여 실리콘과 질소의 조성을 변화시킨 다층막을 적층하는 공정이 필요하다. 그러나, 멤브레인의 형성 온도가 700℃ 이상이 되면 액티브 매트릭스가 고온으로 인한 손상을 받을 수 있으며, 실리콘과 질소의 조성을 변화시킨 다층막을 적층하는 공정은 그 난이도가 매우 높으며 공정의 재현성이 낮다.

본 발명에 있어서는, 하부전극(155)은 선행 출원에 기재된 박막형 광로 조절 장치의 멤브레인의 기능도 함께 수행할 수 있으므로 멤브레인을 형성하는 단계가 필요 없게 되어 전체 공정을 간소화 할 수 있으며, 액티브 매트릭스(141)가 열적 손상을 입는 것을 방지할 수 있다. 또한, 본 발명에서는 하부전극(155)을 백금 또는 탄탈륨(Ta) 등의 금속 대신에 산화아연(ZnO)을 사용하여 형성한다. 일반적으로 산화아연은 증착 조건에 따라 하기와 같은 두 가지 물성을 갖는다. 산화아연은 아연과 산소의 원자비가 같을 때, 가장 높은 비저항(resistivity)을 가진다. 즉, 산화아연 중에서 산소(O) 대 아연(Zn)의 원자비가 1 : 1이 되도록 화학식량(stoichiometry)을 조절하면, 비저항이 약 10¹⁰∼10¹²Ω㎝ 정도로 큰 값을 가지며, 전계에 따라 변형을 일으키는 압전(piezoelectric) 특성을 갖는다. 상기 산화아연의 다른 특성은, 산화아연 중에서 아연의 조성이 과도하게(excess)되도록 조절한 경우에는, 비저항이 10^-2∼10^-4Ω㎝ 정도인 투명 전도성의 특성을 갖는다. 즉, 아연이 과도하게 포함된 산화아연의 비저항은 LCD(Liquid Crystal Display)의 ITO(Indium­Tin Oxide) 전극과 같은 정도의 전도성을 띠게 된다. 따라서, 본 발명에서는 산화아연 내의 아연의 조성을 과도하게 조성함으로써, 금속 전극에 비해서는 비저항 값이 크지만 투명 전도성을 가지며, 탄성률(elastic modulus) 값이 훨씬 크기 때문에 멤브레인 기능도 수행할 수 있는 하부전극(155)을 형성한다. 또한, 상기 하부전극(155)은 200∼300℃의 저온에서 형성하므로 액티브 매트릭스(141)가 열적 손상을 입게 되는 것을 방지할 수 있다. 이어서, 상기 하부전극(155)을 각 픽셀별로 분리하기 위하여 Iso-Cutting을 한다.

도 5c를 참조하면, 상기 하부전극(155)의 상부에 변형층(157)을 형성한다. 변형층(157)은 산화아연(ZnO)을 스퍼터링 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼ 1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 변형층(157)은 상부전극(159)과 하부전극(155) 사이에 발생하는 전계에 의하여 변형을 일으킨다. 이 때, 변형층(157)의 구동 각도를 일정하게 유지키고 변형층(157) 내의 누설 전류(leakage current)를 방지하기 위해서는 변형층(157)의 저항값을 크게 만드는 것이 요구된다. 상술한 바와 같이, 산화아연은 아연과 산소의 원자비가 같을 때, 가장 높은 저항값을 가지므로 산화아연을 스퍼터링 방법으로 적층한 후, 산소(O₂) 플라즈마(plasma) 처리를 하여 산화아연 내의 아연 대 산소의 원자비가 1：1 이 되도록 화학식량(stoichiometry)을 맞춘다. 이에 따라, 전계에 따라 변형을 일으키는 압전(piezoelectric) 특성을 갖게 되며, 산화아연으로 형성된 변형층(157)의 비저항은 약 10¹⁰∼10¹²Ω㎝ 정도이다. 또한, 상기 변형층(157)을 산화아연을 사용하여 형성할 경우, 일반적인 변형층의 구성 재료인 PZT, 또는 PLZT 등에 비하여 저온에서 형성할 수 있다. 따라서, 액티브 매트릭스(141)가 열적 손상을 입게 되는 것을 방지할 수 있다.

상기와 같이, 하부전극(155) 및 변형층(157)을 모두 산화아연을 사용하여 형성하지만, 산화아연의 산소 대 아연의 조성을 변화시킴으로써 산화아연의 전도성 및 압전성의 두가지 특성을 모두 이용할 수 있다. 즉, 산화아연의 전도성을 이용하여 하부전극(155)의 기능을 수행할 수 있으며, 산화아연의 압전성을 이용하여 변형층(157)을 형성할 수 있다. 따라서, 구성 물질이 동일하므로 하부전극(155)과 변형층(157)은 접착이 잘 이루어질 뿐만 아니라, 하부전극(155)과 변형층(157) 사이의 스트레스(stress)를 균일하게 할 수 있다.

상부전극(159)은 변형층(157)의 일측 상부에 적층된다. 상부전극(159)은 알루미늄, 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0. 1∼1. 0㎛ 정도의 두께를 가지도록 형성한다. 공통 전극인 상부전극(159)에는 바이어스 전압이 인가되어 하부전극(155)과 상부전극(159) 사이에 전계가 발생하게 된다. 또한, 상부전극(159)은 광원으로부터 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다.

도 5d를 참조하면, 상기 상부전극(159)의 상부로부터 순차적으로 상부전극(159) 그리고 변형층(157)을 소정의 화소 형상으로 식각하여 패터닝(patterning)한다. 상기 상부전극(159)을 패터닝할 때, 상기 상부전극(159)의 중앙부에는 스트라이프(stripe)(161)가 형성된다. 스트라이프(161)는 상부전극(159)을 균일하게 작동시켜 광원으로부터 입사되는 광속의 난반사를 방지한다. 이어서, 변형층(157)의 타측 상부로부터 드레인(145)의 상부까지 변형층(157), 하부전극(155), 식각 방지층(149) 및 보호층(147)을 순차적으로 식각하여 상기 변형층(157)으로부터 드레인(145)까지 비어 홀(163)을 형성한다. 이어서, 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(145)과 하부전극(155)이 전기적으로 연결되도록 비어 컨택(165)을 형성한다. 따라서, 비어 컨택(165)은 상기 비어 홀(163) 내에서 상기 하부전극(155)으로부터 드레인(145)의 상부까지 수직하게 형성된다. 그러므로, 화상 신호는 액티브 매트릭스(141)에 내장된 트랜지스터로부터 드레인(145) 및 비어 컨택(165)을 통하여 하부전극(155)에 인가된다. 계속해서, 상기 희생층(151)을 플루오르화 수소(HF) 증기로 식각하고 세정 및 건조하여 AMA 소자를 완성한다.

상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(141)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통전극인 상부전극(159)에 바이어스 전압을 인가하고 신호 전극인 하부전극(155)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시하지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(141)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시하지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시하지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 건식 식각 방법, 또는 습식 식각 방법을 이용하여 식각하고, 액티브 매트릭스(141)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 액티브 매트릭스(141)에 내장된 트랜지스터, 드레인(145) 및 비어 컨택(165)을 통해 신호 전극인 상기 하부전극(155)에 인가된다. 동시에, 공통 전극인 상기 상부전극(159)에는 바이어스 전압이 인가되어 상기 상부전극(159)과 하부전극(155) 사이에 전계가 발생하게 된다. 이 전계에 의하여 상부전극(159)과 하부전극(155) 사이의 변형층(157)이 변형을 일으킨다. 상기 변형층(157)은 전계와 수직한 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(143)는 소정의 각도로 휘게 된다. 광속을 반사하는 거울의 기능도 수행하는 상부전극(159)은 액츄에이터(143)의 상부에 형성되어 있으므로 액츄에이터(143)와 함께 경사진다. 이에 따라서, 상부전극(159)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 산화아연( ZnO)을 사용하여 멤브레인 및 하부전극의 기능을 동시에 수행할 수 있는 하부전극을 형성함으로써, 멤브레인을 제조할 필요가 없게 되어 제조 공정을 단순화할 수 있다. 또한, 하부전극과 변형층 모두를 산화아연을 이용하여 형성함으로써 상부전극과 하부전극 사이의 스트레스를 균일하게 조절할 수 있다. 따라서, 전계를 인가하지 않은 상태에서 액츄에이터에 비틀림이 발생하는 것을 최소화할 수 있다. 더욱이, 고온 공정인 멤브레인의 형성 공정이 필요 없고, 산화아연을 사용하여 하부전극 및 변형층을 형성하는 공정은 저온에서 수행 가능하므로 액티브 매트릭스가 열적 손상을 입는 것을 방지할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

1. M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스를 제공하는 단계; 그리고

   ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 산화아연(ZnO)으로 구성된 하부전극을 형성하는 단계, ⅱ) 상기 하부전극의 상부에 변형층을 형성하는 단계, ⅲ) 상기 변형층의 일측 상부에 상부전극을 형성하는 단계, ⅳ) 상기 변형층의 타측 상부로부터 상기 드레인의 상부까지 수직하게 비어 홀을 형성하는 단계 및 ⅴ) 상기 비어 홀에 상기 하부전극과 상기 드레인이 전기적으로 연결되도록 비어 컨택을 형성하는 단계를 포함하는, 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
2. 제1항에 있어서, 상기 하부전극을 형성하는 단계는 ⅰ) 상기 액티브 매트릭스의 상부에 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 식각 방지층을 형성하는 단계 및 ⅲ) 상기 식각 방지층의 상부에 희생층을 형성한 후, 상기 희생층 중 아래에 드레인이 형성된 부분을 식각하여 상기 식각 방지층의 일부를 노출시키는 단계 후에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
3. 제1항에 있어서, 상기 하부전극을 형성하는 단계는, 상기 하부전극이 0．1∼ 1．0㎛ 정도의 두께를 갖도록 스퍼터링 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
4. 제1항에 있어서, 상기 하부전극을 형성하는 단계는, 상기 산화아연 내의 아연의 원자비가 50% 이상이 되게 조성하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
5. 제1항에 있어서, 상기 변형층을 형성하는 단계는, 산화아연(ZnO)을 사용하여 스퍼터링 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
6. 제1항에 있어서, 상기 변형층을 형성하는 단계는, 상기 산화아연 내의 산소 대 아연의 원자비가 동일하도록 조성하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
7. 제1항에 있어서, 상기 상부전극을 형성하는 단계는 상기 상부전극을 패터닝하여 상기 상부전극의 중앙부에 스트라이프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
8. 제1항에 있어서, 상기 상부전극을 형성하는 단계는, 상기 상부전극, 상기 변형층, 상기 하부전극을 상부로부터 순차적으로 패터닝하는 단계 및 세정 및 건조하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.