JP2002533773A - 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法 - Google Patents

薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法

Info

Publication number
JP2002533773A
JP2002533773A JP2000590202A JP2000590202A JP2002533773A JP 2002533773 A JP2002533773 A JP 2002533773A JP 2000590202 A JP2000590202 A JP 2000590202A JP 2000590202 A JP2000590202 A JP 2000590202A JP 2002533773 A JP2002533773 A JP 2002533773A
Authority
JP
Japan
Prior art keywords
layer
forming
thickness
range
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000590202A
Other languages
English (en)
Other versions
JP2002533773A5 (ja
Inventor
ヤコブ ダニエル ハスケル，
ロン スー，
Original Assignee
オーロラ システムズ， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーロラ システムズ， インコーポレイテッド filed Critical オーロラ システムズ， インコーポレイテッド
Publication of JP2002533773A publication Critical patent/JP2002533773A/ja
Publication of JP2002533773A5 publication Critical patent/JP2002533773A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 薄い平面層をデバイスの面上に形成する組み合わせＣＭＰ−エッチング方法であって、複数の表面プロジェクションの間で間隙を規定した上記複数の表面プロジェクションを含む基板を提供する工程と、エッチング可能層を基板上に形成する工程と、エッチング可能層上でＣＭＰ処理を実行して、１０００オングストロームを越える第１の厚さを有する平面層を形成する工程と、上記平面層を１０００オングストローム未満の第２の厚さまでエッチングする工程とを包含する方法である。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （発明の技術分野） 本発明は一般に、ウェハベース集積回路を平坦化する方法に関し、そしてより
詳細には、光学エレメントを堆積させた集積回路の表面を平坦化する新規の方法
に関する。さらにより詳細には、本発明はウェハベース反射型ライトバルブバッ
クプレーンの反射面を平坦化する新規の方法に関する。
【０００２】 （背景技術の説明） ウェハベース反射型ライトバルブは、従来の透過型ライトバルブにまさる多く
の利点を有する。例えば、従来の透過型ディスプレイは、薄膜トランジスタ（Ｔ
ＦＴ）技術を基本とする。つまり、ディスプレイはガラス基板上に形成され、Ｔ
ＦＴがピクセルアパーチャ間の領域に配置される。ピクセルアパーチャ間に駆動
回路を設置することは、光を透過させるために利用可能なディスプレイの領域を
制限し、そしてこれにより透過型ディスプレイの明るさを制限する。これに対し
、反射型ディスプレイの駆動回路は反射型ピクセルミラーの下に配置され、そし
てこれによりディスプレイの貴重な面領域を無駄にしない。結果として、反射型
ディスプレイは、その透過型ディスプレイの２倍より大きい輝度を有する。
【０００３】 ウェハベース反射型ディスプレイの別の利点は、ディスプレイが標準ＣＭＯＳ
処理を用いて製造され得、そしてこれにより最新式のサブミクロンＣＭＯＳ技術
も利用できることである。特に、ピクセルミラーの間の低減された間隔は、ディ
スプレイの輝度を増加し、表示された画像中で個々のピクセルが見えることを低
減する。加えて、ＣＭＯＳ回路は、比較対象となるＴＦＴ回路よりも１桁以上速
い速度でスイッチングする、このことはウェハベース反射型ディスプレイをプロ
ジェクタおよびビデオカメラファインダ等の高速ビデオアプリケーションに良く
適応させる。
【０００４】 図１は、従来技術の反射型ディスプレイバックプレーン１００の断面図である
。反射型ディスプレイバックプレーン１００は、シリコン基板１０２上に形成さ
れ、そして集積回路の層１０４、絶縁支持層１０６、複数のピクセルミラー１０
８、および保護酸化物層１１０を含む。ピクセルミラー１０８はそれぞれ、関連
するビア１１２を介して層１０４の回路に接続される。バックプレーン１００は
通常、ピクセルミラー上に光学活性媒体（例えば、液晶）の層１１４を形成しそ
してその光学活性媒体上に透過電極（図示せず）を形成することにより、反射型
ライトバルブ（例えば、液晶ディスプレイ）に組み込まれる。媒体を通過する光
は、ピクセルミラー１０８に印加される電子信号に依存して変調（例えば、偏向
回転）される。
【０００５】 従来の反射型ディスプレイに関連する１つの問題は、生成された画像がしばし
ばまだら状に見えることである。反射型ディスプレイにおけるまだらの１つの原
因は、層１１４内の液晶の不均一な配向である。液晶層１１４の形成は通常、ワ
イピングまたはラビング工程を含み、ローラーまたは同様のものが液晶層上を通
過し、液晶の配置を生ずる。しかし、ピクセルミラー１０８はバックプレーン１
００の面から上向に突き出て（ｐｒｏｊｅｃｔ）、隣接するピクセルミラーの間
の間隙を規定する。公知のワイピングプロセスは、これらの間隙内の液晶を配向
する（層１１４内の矢印により表される）のに有効でない。加えて、配向不良の
結晶は、層１１４内の隣接結晶の配向に悪影響を及ぼす。
【０００６】 必要とされるものは、液晶層全体の有効な配向を容易にするための平面を有す
る反射型バックプレーンである。
【０００７】 図２は、反射型バックプレーン２００の断面図であり、厚い保護酸化物層２０
２を堆積することによって反射型バックプレーン２００の平面を平坦化し、次い
で、層２０２を所望の厚さレベル２０４までエッチバックする方法の非有効性を
示す。特に、酸化物層２０２が堆積される際、ピクセルミラー１０８間の間隙へ
の開口部２０６は、間隙が充填される前に閉じる。これは、「鍵穴効果」として
当業者に公知である。次いで、酸化物層２０２がレベル２０４までエッチバック
された場合、非平面欠損（ｎｏｎｐｌａｎａｒ ｄｅｆｅｃｔ）２０８が部分的
に充填された間隙に残り、層１１４の均一な配向を妨げる。
【０００８】 図３は、反射型ディスプレイバックプレーン３００の断面図であり、反射型バ
ックプレーンに従来の平坦化プロセスを使用する際に予期される問題を示す。バ
ックプレーン３００は、厚い酸化物層３０２をピクセルミラー１０８上およびピ
クセルミラー１０８の間の間隙により露出された支持層１０６の部分上に形成す
ることにより、平坦化される。厚い酸化物層３０２は、ピクセルミラー１０８が
十分に薄い（例えば、１０００オングストローム未満）場合は、図２に示される
ように鍵穴効果なしに形成され得るだけである。塗布後は、厚い酸化物層３０２
は、化学的機械研磨（ＣＭＰ）として公知である従来プロセスにより、平面レベ
ル３０４に至るまで研磨される。このプロセスはまた、化学的機械平坦化として
称され、当業者にとって周知である。
【０００９】 反射型バックプレーン３００の表面を平坦化するこの方法は、１０００オング
ストローム以上の厚さを有する層に制限されるという欠点がある。つまり、ＣＭ
Ｐプロセスは、１０００オングストローム未満の酸化物層をピクセルミラー１０
８上に残すことができない。したがって、この平坦化方法は、光学エレメント上
に残っている膜の厚さが、しばしばその適切な光学機能にとって重要であるので
、光学エレメントを表面上に配置させた基板を平坦化するのにあまり適さない。
必要とされるものは、光学エレメント上に１０００オングストローム未満の厚さ
を有する層を残すことのできる、表面上に光学エレメントを堆積させた基板の面
を平坦化する方法である。
【００１０】 （要旨） 本発明は、複数の表面プロジェクション（例えば、ピクセルミラー）および薄
面膜（例えば、光学薄膜コーティング）を含む基板（例えば、反射型ディスプレ
イバックプレーン）を平坦化する新規の方法を提供することにより、従来技術の
制限を克服する。基板が反射型ディスプレイバックプレーンであるとき、得られ
る平面は、投影した画像におけるまだらを減少させる。
【００１１】 開示された方法は、エッチング可能層を基板上に形成する工程、エッチング可
能層にＣＭＰプロセスを実行し、第１の厚さ（例えば、＞１０００オングストロ
ーム）を有する平面層を形成する工程、および平面層を第２の厚さ（例えば、＜
１０００オングストローム）までエッチングする工程を含む。特定の方法におい
て、基板は集積回路であり、プロジェクションは光学エレメントである。より特
定の方法においては、基板は反射型ディスプレイバックプレーンであり、そして
プロジェクションはピクセルミラーである。
【００１２】 １２００オングストロームを越える表面プロジェクションを有する基板を平坦
化するのに適切な特定の方法において、エッチング可能層を形成する工程は、エ
ッチング抵抗層を基板上に形成する工程、充填層をエッチング抵抗層上に形成す
る工程、充填層をエッチングし、プロジェクションの上に重なるエッチング抵抗
層の部分を露出し、充填層の部分を間隙内に残す工程、エッチング可能層をエッ
チング抵抗層および充填層上の露出部分に形成する工程を含む。
【００１３】 エッチング抵抗層は光学薄膜層を含み得、そして単一層として形成され得る。
必要に応じて、エッチング抵抗層は、例えば光学薄膜層およびエッチング抵抗キ
ャップ層等の複数の副層を含む。特定の方法において、エッチング抵抗層を形成
する工程は、酸化物層を形成する工程および窒化物層をその酸化物層上に形成す
る第２の工程を含む。
【００１４】 充填層をエッチング抵抗層上に形成する工程は、スピンオンコーティング（例
えば、塗布シリコン酸化膜）をエッチング抵抗層上に塗布する工程を含み得る。
必要に応じて、充填層は特定の波長の光を吸収するのに適切なドーパントを含む
。
【００１５】 本発明の１つの特定の方法は、保護層を平面層上に形成する任意の工程をさら
に含む。保護層は、単一層または多重層を含み得る。例えば、１つのより特定の
方法において、保護層を形成する工程は、窒化物層を平面層上に形成する工程を
含む。またもう１つのより特定の実施形態は、酸化物層を窒化物層上に形成する
工程、および、次いで、第２の窒化物層を酸化物層上に形成する工程をさらに含
む。
【００１６】 本発明は以下の図面を参照して説明され、同類の参照番号が実質的に同様のエ
レメントを明示する。
【００１７】 （詳細な説明） 本特許出願は、１９９８年１２月２３日に出願されかつ同一の譲受人に譲渡さ
れた以下の同時係属中の特許出願に関し、そして全体を本明細書中で参照として
援用する。
【００１８】 Ｊａｃｏｂ Ｄ．ＨａｓｋｅｌｌおよびＲｏｎｇ Ｈｓｕによる、米国特許出
願シリアル番号０９／２１９，５７９、Ｍｅｔｈｏｄ Ｆｏｒ Ｍａｎｕｆａｃ
ｔｕｒｉｎｇ Ａ Ｐｌａｎａｒ Ｒｅｆｌｅｃｔｉｖｅ Ｌｉｇｈｔ Ｖａｌ
ｖｅ Ｂａｃｋｐｌａｎｅ、および Ｊａｃｏｂ Ｄ．ＨａｓｋｅｌｌおよびＲｏｎｇ Ｈｓｕによる、米国特許出
願シリアル番号０９／２１９，６１７、Ａ Ｐｌａｎａｒ Ｒｅｆｌｅｃｔｉｖ
ｅ Ｌｉｇｈｔ Ｖａｌｖｅ Ｂａｃｋｐｌａｎｅ． 本発明は、複数の表面プロジェクションを有する基板を平坦化する方法を提供
することにより、従来技術に関連する問題点を克服する。詳細には、本発明は、
薄膜層を堆積させた基板を平坦化する方法を説明する。以下の記載において、多
くの特定の詳細（例えば、光学層、エッチング抵抗層および保護層の特定の構成
および厚さ）が、発明の完全な理解を提供するために説明される。しかし、発明
はこれらの特定の詳細とは別に実行され得ることが、当業者により理解される。
他方、半導体処理および光学薄膜コーティングの周知の詳細は、本発明を不必要
に不明瞭にしないために省略された。
【００１９】 図４は、本発明による新規の平坦化プロセスの第１の工程中の、反射型バック
プレーン４００の断面図である。反射型バックプレーン４００は、集積回路の層
４０４、絶縁支持層４０６、および複数のピクセルミラー４０８を含むシリコン
基板４０２上に形成される。集積回路層４０４は、データソース（図示せず）か
ら表示データを受信して、ピクセルミラー４０８上の表示データのアサーション
（ａｓｓｅｒｔｉｏｎ）を制御する。絶縁支持層４０６は、ピクセルミラー４０
８に支持を提供して、集積回路層４０４からピクセルミラー４０８を絶縁する。
各ピクセルミラー４０８は、支持層４０６を介する関連ビア４１０により集積回
路層４０４に結合される。
【００２０】 平坦化プロセスの第１の工程中、エッチング抵抗層４１２は、ピクセルミラー
４０８上およびピクセルミラー４０８間の間隙により露出された絶縁支持層４０
６の部分上に形成される。エッチング抵抗層４１２は、光学薄膜層４１４および
エッチング抵抗キャップ層４１６を含む。光学薄膜層４１４は、薄膜干渉を介し
てピクセルミラー４０８の反射性能を最適化する。光学分野の当業者に周知の手
段を使用して、そのような膜の厚さは、建設的干渉を介して所望の波長の光の反
射を強化するため、および非建設的干渉を介して不要な反射を抑制するために、
処理される。したがって、薄膜光学コーティングの厚さは、その機能にとって重
要である。
【００２１】 エッチング抵抗キャップ層４１６は、光学薄膜層４１４を後のエッチング処理
から保護し、その厚さが不変であることを確実にする。加えて、エッチング抵抗
キャップ層４１６はまた、光学薄膜層として機能する。したがって、光学薄膜層
４１４を含むエッチング抵抗層４１２もまた、エッチング抵抗キャップ層４１６
を含む光学薄膜コーティング４１２であることが当業者により適切に理解され得
る。
【００２２】 特定の実施形態において、光学薄膜層４１４は、酸化ケイ素を６８０Åの厚さ
まで堆積することにより形成される。エッチング抵抗キャップ層４１６は、窒化
ケイ素を８２０Åの厚さまで堆積することにより形成される。しかし、光学薄膜
層４１４が多様な構成および厚さの光学薄膜コーティングに置き換えられ得るこ
とが、当業者により認識される。同様に、エッチング抵抗キャップ層４１６は、
多様な厚さおよび構成のエッチング抵抗キャップ層に置き換えられ得る。他の実
施形態において、エッチング抵抗層４１２は、エッチング抵抗を有しかつ光学薄
膜として機能する材料（例えば、窒化物）の単一層として形成される。
【００２３】 平坦化処理における次の工程中、充填層４１８はエッチング抵抗層４１２上に
堆積される。特定の実施形態において、充填層４１８はシリコン処理分野の当業
者に周知の方法を使用して、製品Ｃ２０５２１５４Ｄ ＳＯＧ ＦＯＸ−１５の
ようなＤｏｗ Ｃｏｒｎｉｎｇから入手可能な塗布シリコン酸化膜材料を用いて
形成される。
【００２４】 図５は、エッチング工程の後の反射型バックプレーン４００の断面図を示し、
この工程において充填層４１８は、ピクセルミラー４０８の上に重なるエッチン
グ抵抗層４１２の部分を露出するのに十分な時間の間にエッチングされるが、充
填層４１８の部分をピクセルミラー４０８の間の間隙に残す。ウェット化学エッ
チング（例えば、フッ素水素酸）またはドライエッチング（例えば、プラズマエ
ッチング）のどちらかがエッチング工程を実行するために用いられ得るが、ウェ
ットエッチングの方が、エッチング抵抗層４１２と充填層４１８との間の選択性
が大きい。
【００２５】 エッチング抵抗層４１２は充填層４１８を取り除くために使用されるエッチン
グ液に抵抗性があるため、充填層４１８をオーバーエッチングする工程は、エッ
チング抵抗層４１２、特に光学薄膜層４１４の厚さに影響を与えない。しかし、
充填層４１８をオーバーエッチングする工程は、ピクセルミラー４０８間の間隙
から充填層４１８の一部の除去を生じ、エッチング抵抗層４１６の上部面５０２
から充填層４１８の上部面５０４までのステップダウンを生成する。１０００Å
から１２００Åのステップダウンは許容可能であり、下記のような後に続く層の
形成により充填される。
【００２６】 図６は、エッチング可能層６０２（例えば、厚い酸化物層）の形成の後の、反
射型バックプレーン４００の断面図である。エッチング可能層６０２は、ステッ
プダウンが１２００Å以下である限り、エッチング抵抗キャップ層４１６から充
填層４１８までのステップダウンを充填する。次いで、エッチング可能層６０２
は、第１のレベル６０４の厚さまで減少するＣＭＰプロセスを用いて、平面層６
０６を形成される。公知のＣＭＰプロセスに関連する制限のため、平面層６０６
の第１の厚さは１０００オングストローム未満になり得ない。次いで、平面層６
０６はエッチングされて、１０００オングストローム未満であり得る第２のレベ
ル６０８まで、厚さをさらに減少する。したがって本発明の方法は、薄い光学膜
のオーダー（例えば、７００〜９００ｎｍ）の厚さを有する平面層を作成するた
めに使用され得る。
【００２７】 図７は、平面層６０６上の保護層７０２の堆積後の反射型バックプレーン４０
０の断面図である。特定の実施形態において、保護層７０２は１２００Åの窒化
物層であり、そしてピクセルミラー４０８の上に重なる平面層６０６の部分は６
８０Åの厚さを有する。保護層７０２は、反射型バックプレーン４００の表面を
より頑丈にして、反射型ライトバルブを構築する際のさらなる処理に耐えるよう
にする。例えば、液晶ディスプレイを構築する際、ポリイミドコーティングは反
射型バックプレーン上に物理的にワイピングされる。保護コーティングなしでは
、このワイピング工程は反射型バックプレーンを破壊する。保護層７０２は、別
の保護コーティング（例えば、ドープトオキサイドまたはオキシ窒化ケイ素（ｓ
ｉｌｉｃｏｎ−ｏｘｙ−ｎｉｔｒｉｄｅ））に置き換えられ得ることが、当業者
により認識される。
【００２８】 保護層７０２はまた、光学薄膜コーティングとして機能する。さらに、保護層
７０２、平面層６０６およびエッチング抵抗層４１２は多層の光学薄膜コーティ
ングを形成すると考えられ得る。そのような多層コーティングの使用は通常、よ
り広範な光学スペクトル上で良好な光学的性能を生じる。
【００２９】 反射型ディスプレイバックプレーン４００は、多くの理由において従来の反射
型バックプレーンにまさる。まず、バックプレーン４００の平面は、ピクセルミ
ラー４０８の横側エッジでの光の偽（ｓｐｕｒｉｏｕｓ）反射を除去する。続い
て、反射型バックプレーン４００の頑丈な平面は、例えばポリイミドおよび／ま
たは液晶材料等の、後に塗布されるディスプレイ材料の塗布を容易にする。加え
て、反射型バックプレーン４００は、標準的なシリコン製造手順によって全体的
に製造され得、したがって既存のシリコン製造設備によって低コストで製造され
得る。
【００３０】 図４〜図７を参照して説明される本発明の特定の方法は、１０００オングスト
ロームを越える表面プロジェクション（例えば、厚いピクセルミラー）を有する
基板を平坦化するのに特に良好に適する。１０００オングストロームより小さい
表面プロジェクションを有する基板に対しては、「鍵穴効果」（図２）は起こら
ない。したがって、エッチング抵抗層４１２および充填層４１８を形成する工程
は省略され得、そしてエッチング可能層３０２は、ピクセルミラー４０８上およ
びピクセルミラー４０８の間の間隙により露出される支持層４０６の部分上で直
接形成され得る。
【００３１】 図８は充填層なしに形成された、平坦化された反射型バックプレーン８００の
断面図である。反射型バックプレーン８００は、複数のピクセルミラー８０２、
絶縁支持層８０４および集積回路層８０６を含み、これらすべてはシリコン基板
８０８上に形成される。平面層８１０は、上記の組み合わせＣＭＰ−エッチング
方法を用いて、ピクセルミラー８０２上および支持層８０４の露出部上に形成さ
れる。特定の実施形態において、平面層８１０はピクセルミラー８０２上で７５
０Åの範囲（±１０％）の厚さを有する酸化物層であり、光学薄膜として機能す
る。
【００３２】 保護層８１２は平面層８１０上に形成され、付加された強度および耐久性を提
供する。特定の実施形態において、保護層８１２は第１の窒化物層８１４（６４
０Å（±１０％））、酸化物層８１６（８４０Å（±１０％））および第２の窒
化物層８１８（１２００Å（±１０％））を含む。平面層８１０および保護層８
１２は共に、多層の光学薄膜コーティングを形成する。
【００３３】 図９は、本発明による平坦化された反射型バックプレーンを形成する方法９０
０を要約したフローチャートである。方法９００は、基板に表面プロジェクショ
ンを提供する第１の工程９０２を含む。特定の方法において、基板は反射型ディ
スプレイバックプレーンであり、プロジェクションはピクセルミラーであるが、
本発明の方法は、例えば光学エレメントを表面上に堆積させた他の集積回路等の
他の基板を平坦化するために利用され得ることが、当業者によって認識される。
【００３４】 次に、第２工程９０４において、エッチング可能層が表面プロジェクションお
よび表面プロジェクションの間で規定された間隙を含む基板上に形成される。第
２の工程７０４中のエッチング可能層の形成は、多くの副工程を含み得ることが
、当業者によって認識される。例えば、図６を参照にして上記に説明されたよう
に、エッチング可能層６０２は、エッチング抵抗層４１２および充填層４１８上
に形成され得る。必要に応じて、図８を参照して上記に説明されたように、エッ
チング可能層（平面層８１０）は、ピクセルミラー８０２上および支持層８０４
の露出部上に直接形成され得る。
【００３５】 次に、第３の工程９０６において、ＣＭＰプロセスはエッチング可能層６０２
上で実行され、第１の厚さ（＞１０００オングストローム）を有する平面層６０
６を形成する。次いで、第４の工程９０８において、平面層６０６は所望の第２
の厚さ（＜１０００オングストローム）に至るまで、エッチングされる。選択可
能な工程（図９中で図示せず）において、保護層７０２はエッチングされた平面
層６０６上に形成される。保護層は、不活性化層および物理的保護層として機能
する。特定の方法において、保護層は複数の副層を含み、保護層を形成する工程
は、それぞれの副層の各々を形成する副工程を含む。例えば、図８を参照して説
明したように、保護層８１２は、第１の窒化物層８１４をエッチングされた平面
層８１０上に形成し、次に酸化物層８１６を窒化物層８１４上に形成し、そして
最後に第２の窒化物層８１８を酸化物層８１６上に形成することにより、形成さ
れる。
【００３６】 図１０は、図９の方法９００の第２の工程９０４（エッチング可能層を基板上
に形成する）を実行する特定の方法１０００を要約したフローチャートである。
方法１０００は、１０００オングストロームを越える表面プロジェクション上で
エッチング可能層を形成するのに特に良好に適する。第１の工程１００２におい
て、エッチング抵抗層４１２（図４）は、ピクセルミラー４０８および支持層４
０６の露出部上に形成される。次に、第２の工程１００２において、充填層４１
８（例えば、塗布シリコン酸化膜）がエッチング抵抗層４１２上に形成される。
次に、第３工程１００６において、充填層４１８をエッチングして、ピクセルミ
ラー４０８の上に重なるエッチング抵抗層４１２の部分を露出するが、充填層４
１８の一部をピクセルミラー４０８の間の間隙に残す（図５）。最後に、第４の
工程１００８において、エッチング可能層６０２はエッチング抵抗層４１２の露
出部上および充填層４１８の残りの部分上に形成される（図６）。
【００３７】 本発明特定の実施形態の説明がこれで完了した。説明された構成の多くは、本
発明の範囲から逸脱することなしに代替、変更または省略され得る。例えば、充
填層はスピンオンコーティングを塗布する以外の手段によって形成され得る。加
えて、適切な耐久性の材料が平面層を形成するのに使用され得、保護層のさらな
る形成は省略され得ることが予想される。さらに、本発明の使用は、反射型ディ
スプレイバックプレーンを平坦化することに制限されない。むしろ、本発明は、
プロジェクション上に形成された薄膜層を用いて、複数の表面プロジェクション
を有する基板を平坦化することが望ましいときに採用され得る。
【図面の簡単な説明】
【図１】 図１は、従来の反射型ライトバルブバックプレーンの断面図である。
【図２】 図２は、厚い保護層を堆積させた反射型ライトバルブバックプレーンの断面図
である。
【図３】 図３は、従来の平坦化技術を示す反射型ライトバルブバックプレーンの断面図
である。
【図４】 図４は、エッチング抵抗層および充填層を堆積させた反射型ライトバルブバッ
クプレーンの断面図である。
【図５】 図５は、堆積された充填層の選択的エッチング後の、図４の反射型ライトバル
ブバックプレーンの断面図である。
【図６】 図６は、厚いエッチング可能酸化物層を堆積させた図５の反射型ライトバルブ
バックプレーンの断面図である。
【図７】 図７は、ＣＭＰ工程、エッチング可能層のエッチングおよび保護層の堆積をし
た後の、図６の反射型ライトバルブバックプレーンの断面図である。
【図８】 図８は、本発明によるデバイスの面を平坦化する方法を要約したフローチャー
トである。
【図９】 図９は、図８に示される厚い酸化物層を形成する工程を実行する方法を要約し
たフローチャートである。
【図１０】 図１０は、図９に示されるエッチング可能層を基板上に形成する工程を実行す
る方法を要約したフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ， ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，Ｃ Ｚ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 スー， ロン アメリカ合衆国 カリフォルニア 95014， キュパーティーノ， サンタ テレサ ドライブ 10931 Ｆターム(参考） 2H088 FA18 HA02 HA08 MA20 2K009 AA04 CC01 CC03 CC42 DD01 EE00 5C058 AA06 AA18 AB01 BA05 BA35

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 薄い平面層をデバイスの表面上に形成する方法であって、該
    方法は、 複数の表面プロジェクションの間で間隙を規定する該複数の表面プロジェクシ
    ョンを包む基板を提供する、工程と、 エッチング可能層を該基板上に形成する、工程と、 該エッチング可能層上でＣＭＰ処理を実行して、第１の厚さを有する平面層を
    形成する、工程と、 該平面層を第２の厚さまでエッチングする、工程と、 を包含する、方法。
  2. 【請求項２】 前記基板が集積回路を包み、 前記プロジェクションが光学エレメントを包む、請求項１に記載の方法。
  3. 【請求項３】 前記基板が反射型ディスプレイバックプレーンを包み、 前記プロジェクションがピクセルミラーを包む、請求項１に記載の方法。
  4. 【請求項４】 前記第１の厚さが１０００オングストローム以上であり、 前記第２の厚さが１０００オングストローム未満である、請求項１に記載の方
    法。
  5. 【請求項５】 前記エッチング可能層を基板上に形成する工程が、 エッチング抵抗層を該基板上に形成する、工程と、 充填層を該エッチング抵抗層上に形成する、工程と、 該充填層をエッチングして前記プロジェクションの上に重なる該エッチング抵
    抗層の部分を露出して、該充填層の部分を前記間隙内に残す、工程と、 該エッチング可能層を該エッチング抵抗層の露出部および該充填層上に形成す
    る、工程と、 を包含する、請求項１に記載の方法。
  6. 【請求項６】 前記エッチング抵抗層を形成する工程が、光学薄膜層を堆積
    する工程を包含する、請求項５に記載の方法。
  7. 【請求項７】 前記エッチング抵抗層を形成する工程が、エッチング抵抗キ
    ャップ層を前記光学薄膜層上に堆積する工程をさらに包含する、請求項６に記載
    の方法。
  8. 【請求項８】 前記エッチング抵抗キャップ層が窒化物層を包む、請求項７
    に記載の方法。
  9. 【請求項９】 前記エッチング抵抗キャップ層が６４０Å（±１０％）の範
    囲の厚さを有する、請求項７に記載の方法。
  10. 【請求項１０】 前記光学薄膜層が酸化物層を包む、請求項６に記載の方法
    。
  11. 【請求項１１】 前記酸化物層が７５０Å（±１０％）の範囲の厚さを有す
    る、請求項１０に記載の方法。
  12. 【請求項１２】 前記エッチング抵抗層がエッチング抵抗キャップ層をさら
    に包含する、請求項１０に記載の方法。
  13. 【請求項１３】 前記エッチング抵抗キャップ層が窒化物層を包む、請求項
    １２に記載の方法。
  14. 【請求項１４】 前記酸化物層が７５０Å（±１０％）の範囲の厚さを有し
    、 前記窒化物層が６４０Å（±１０％）の範囲の厚さを有する、請求項１３に記
    載の方法。
  15. 【請求項１５】 前記光学薄膜層が７５０Å（±１０％）の範囲の厚さを有
    する、請求項６に記載の方法。
  16. 【請求項１６】 前記平面層をエッチングする工程の後、保護層を該平面層
    上に形成する工程をさらに包含する、請求項５に記載の方法。
  17. 【請求項１７】 前記保護層を形成する工程が、窒化物層を前記平面層上に
    形成する工程を包含する、請求項１６に記載の方法。
  18. 【請求項１８】 前記窒化物層が１２００Å（±１０％）の範囲の厚さを有
    する、請求項１７に記載の方法。
  19. 【請求項１９】 前記平面層が酸化物層を包含する、請求項５に記載の方法
    。
  20. 【請求項２０】 前記酸化物層が８４０Å（±１０％）の範囲の厚さを有す
    る、請求項１９に記載の方法。
  21. 【請求項２１】 窒化物層を前記酸化物層上に形成する工程をさらに包含す
    る、請求項１９に記載の方法。
  22. 【請求項２２】 前記酸化物層が８４０Å（±１０％）の範囲の厚さを有し
    、 前記窒化物層が１２００Å（±１０％）の範囲の厚さを有する、 請求項２１に記載の方法。
  23. 【請求項２３】 前記充填層を形成する工程が、スピンオンコーティングを
    前記エッチング抵抗層上に適用する工程を包含する、請求項５に記載の方法。
  24. 【請求項２４】 前記充填層が塗布シリコン酸化膜を包含する、請求項２３
    に記載の方法。
  25. 【請求項２５】 前記充填層が光吸収ドーパントを包含する、請求項２３に
    記載の方法。
  26. 【請求項２６】 前記ドーパントが色素を含む、請求項２５に記載の方法。
  27. 【請求項２７】 前記充填層をエッチングする工程が、前記ピクセルミラー
    の上に重なる前記エッチング抵抗層から前記間隙に残る該充填層までの１２００
    Å（±１０％）以下のステップダウンを生成するのに十分な時間の間、該充填層
    をエッチングする工程を包含する、請求項５に記載の方法。
  28. 【請求項２８】 前記第２の厚さの前記平面層が、光学薄膜層を包含する、
    請求項１に記載の方法。
  29. 【請求項２９】 前記光学薄膜層が８４０Å（±１０％）の範囲の厚さを有
    する、請求項２８に記載の方法。
  30. 【請求項３０】 前記光学薄膜層が酸化物層を包む、請求項２８に記載の方
    法。
  31. 【請求項３１】 保護層を前記光学薄膜層上に形成する工程をさらに包含す
    る、請求項２８に記載の方法。
  32. 【請求項３２】 前記保護層が窒化物層を包含する、請求項３１に記載の方
    法。
  33. 【請求項３３】 前記保護層が１２００Å（±１０％）の範囲の厚さを有す
    る、請求項３１に記載の方法。
  34. 【請求項３４】 前記保護層を形成する工程が、 第１の窒化物層を前記光学薄膜層上に形成する、工程と、 酸化物層を該第１の窒化物層上に形成する、工程と、 第２の窒化物層を該酸化物層上に形成する、工程と、 を包含する、請求項３１に記載の方法。
  35. 【請求項３５】 前記光学薄膜層が７５０Å（±１０％）の範囲の厚さを有
    する酸化物層を包み、 前記第１の窒化物層が６４０Å（±１０％）の範囲の厚さを有し、 該第１の窒化物層上の該酸化物層が、８４０Å（±１０％）の範囲の厚さを有
    し、 前記第２の窒化物層が１２００Å（±１０％）の範囲の厚さを有する、 請求項３４に記載の方法。
JP2000590202A 1998-12-23 1999-12-23 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法 Pending JP2002533773A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/220,814 1998-12-23
US09/220,814 US6429132B1 (en) 1998-12-23 1998-12-23 Combination CMP-etch method for forming a thin planar layer over the surface of a device
PCT/US1999/030756 WO2000038223A1 (en) 1998-12-23 1999-12-23 Combination cmp-etch method for forming a thin planar layer over the surface of a device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010220058A Division JP2010282240A (ja) 1998-12-23 2010-09-29 反射型ディスプレイ

Publications (2)

Publication Number Publication Date
JP2002533773A true JP2002533773A (ja) 2002-10-08
JP2002533773A5 JP2002533773A5 (ja) 2007-02-22

Family

ID=22825091

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000590202A Pending JP2002533773A (ja) 1998-12-23 1999-12-23 薄い平面層をデバイスの表面上に形成する組み合わせｃｍｐ−エッチング方法
JP2010220058A Pending JP2010282240A (ja) 1998-12-23 2010-09-29 反射型ディスプレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010220058A Pending JP2010282240A (ja) 1998-12-23 2010-09-29 反射型ディスプレイ

Country Status (7)

Country Link
US (1) US6429132B1 (ja)
EP (1) EP1157409A4 (ja)
JP (2) JP2002533773A (ja)
CN (1) CN1155059C (ja)
AU (1) AU2211800A (ja)
CA (1) CA2355614C (ja)
WO (1) WO2000038223A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175493A (ja) * 2008-01-25 2009-08-06 Seiko Epson Corp 液晶装置の製造方法及び液晶装置、並びに電子機器
JP2012252031A (ja) * 2011-05-31 2012-12-20 Seiko Epson Corp 電気光学装置用基板の製造方法および電気光学装置用基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643786B2 (ja) * 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
TWI340134B (en) 2003-07-24 2011-04-11 Daiichi Seiyaku Co Cyclohexanecarboxylic acids
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
JP5604887B2 (ja) * 2010-02-08 2014-10-15 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07209665A (ja) * 1993-11-30 1995-08-11 Victor Co Of Japan Ltd 空間光変調装置
JPH0829807A (ja) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp 液晶表示アレイ及びその製造方法
JPH0915649A (ja) * 1995-06-30 1997-01-17 Victor Co Of Japan Ltd 液晶表示装置の電極構造及びその形成方法
JPH0968718A (ja) * 1995-09-01 1997-03-11 Pioneer Video Corp 反射型液晶表示装置
JPH0973103A (ja) * 1995-06-30 1997-03-18 Canon Inc 表示装置及びその製造方法
JPH09171195A (ja) * 1995-07-28 1997-06-30 Victor Co Of Japan Ltd 反射型画像表示装置
JPH10270708A (ja) * 1997-03-24 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10303428A (ja) * 1997-04-25 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245306A (ja) * 1994-01-17 1995-09-19 Sony Corp 半導体装置における膜平坦化方法
JPH07235537A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 表面が平坦化された半導体装置およびその製造方法
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
JP2785768B2 (ja) * 1995-09-14 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5978056A (en) * 1995-10-15 1999-11-02 Victor Company Of Japan, Ltd Reflection-type display apparatus having antireflection films
JP2838992B2 (ja) * 1995-11-10 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5747382A (en) * 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step planarization process using chemical-mechanical polishing and reactive-ion-etching
US5804084A (en) * 1996-10-11 1998-09-08 Sandia Corporation Use of chemical mechanical polishing in micromachining
US5773360A (en) * 1996-10-18 1998-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of surface contamination in post-CMP cleaning
EP0851479A1 (en) * 1996-12-24 1998-07-01 STMicroelectronics S.r.l. Process for deposing a multiple dielectric structure for enhancing the planarity of semiconductor electronic devices
KR100228533B1 (ko) * 1997-06-23 1999-11-01 윤종용 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법
US5867302A (en) * 1997-08-07 1999-02-02 Sandia Corporation Bistable microelectromechanical actuator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07209665A (ja) * 1993-11-30 1995-08-11 Victor Co Of Japan Ltd 空間光変調装置
JPH0829807A (ja) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp 液晶表示アレイ及びその製造方法
JPH0915649A (ja) * 1995-06-30 1997-01-17 Victor Co Of Japan Ltd 液晶表示装置の電極構造及びその形成方法
JPH0973103A (ja) * 1995-06-30 1997-03-18 Canon Inc 表示装置及びその製造方法
JPH09171195A (ja) * 1995-07-28 1997-06-30 Victor Co Of Japan Ltd 反射型画像表示装置
JPH0968718A (ja) * 1995-09-01 1997-03-11 Pioneer Video Corp 反射型液晶表示装置
JPH10270708A (ja) * 1997-03-24 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10303428A (ja) * 1997-04-25 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175493A (ja) * 2008-01-25 2009-08-06 Seiko Epson Corp 液晶装置の製造方法及び液晶装置、並びに電子機器
JP2012252031A (ja) * 2011-05-31 2012-12-20 Seiko Epson Corp 電気光学装置用基板の製造方法および電気光学装置用基板

Also Published As

Publication number Publication date
EP1157409A1 (en) 2001-11-28
EP1157409A4 (en) 2007-01-10
US6429132B1 (en) 2002-08-06
JP2010282240A (ja) 2010-12-16
AU2211800A (en) 2000-07-12
CA2355614C (en) 2008-11-18
WO2000038223A1 (en) 2000-06-29
CA2355614A1 (en) 2000-06-29
CN1155059C (zh) 2004-06-23
CN1331837A (zh) 2002-01-16

Similar Documents

Publication Publication Date Title
US5592318A (en) Liquid crystal display apparatus having an inorganic filler between pixel electrodes and a method for producing the same
KR100262907B1 (ko) 공간 광 변조기 어레이 및 공간 광 변조기 어레이형성방법
US7241692B2 (en) Method and structure for aluminum chemical mechanical polishing and protective layer
JP2864464B2 (ja) 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US8098351B2 (en) Self-planarized passivation dielectric for liquid crystal on silicon structure and related method
JP2010282240A (ja) 反射型ディスプレイ
JP4643786B2 (ja) 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
US7863145B2 (en) Method and resulting structure using silver for LCOS devices
US7645703B2 (en) Method and structure for aluminum chemical mechanical polishing
JP2918875B1 (ja) 反射型液晶素子、製造方法およびプロジェクション表示装置
US6252999B1 (en) Planar reflective light valve backplane
JP2002532768A (ja) 平面反射型ライトバルブバックプレーンおよびその製造方法
JP3934201B2 (ja) アクティブマトリクス型表示装置およびその作製方法
US6277748B1 (en) Method for manufacturing a planar reflective light valve backplane
JPH08195393A (ja) メタル配線形成方法
KR100508859B1 (ko) 반도체 소자의 제조방법
CN100427266C (zh) 一种用于镜结构的化学机械抛光方法
KR100256873B1 (ko) 박막형 광로 조절 장치의 제조 방법
JP4064145B2 (ja) 液晶表示装置の製造方法
JP2006301653A (ja) 表示装置およびその作製方法
KR19980085791A (ko) 박막형 광로 조절 장치의 제조 방법
JP2008185928A (ja) 反射型液晶表示装置用バックプレーン半導体装置及びその製造方法
JPH04312923A (ja) 半導体装置の平坦化方法
KR19990035315A (ko) 박막형 광로 조절 장치의 제조 방법
JPH07221173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091002

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110126