JPH0829807A - 液晶表示アレイ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 単結晶Ｓｉ基板１上に薄膜化ＭＯＳトランジ
スタを形成し、このＭＯＳトランジスタに隣接するガラ
ス３０上に透明画素電極８を形成して、これらに接合層
１４により透明支持基板１５を接合する。 【効果】 画素のスイッチング素子やその周辺回路がＭ
ＯＳトランジスタで構成されるため、画素の高精細化、
高性能化が図れるだけでなく、その再現性や信頼性が向
上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶ディスプレイま
たは投射型プロジェクタのライトバルブ等に用いられる
液晶表示アレイ及びその製造方法に関するものである。

【０００２】

【従来の技術】以前は、液晶ディスプレイまたは投写型
プロジェクタのライトバルブ等に、画素毎にアモルファ
スＳｉ（以下ａ−Ｓｉ）または多結晶Ｓｉ（以下Ｐｏｌ
ｙ−Ｓｉ）からなる薄膜トランジスタ（以後ＴＦＴ）を
設け、このスイッチング動作により画素電極に電圧を印
加して液晶を駆動するというアクティブマトリックス方
式の液晶表示アレイが、高画質が得られるという点で多
く使用されていた（以下、液晶表示アレイとは透過型液
晶表示アレイの事を指すものとする）。そして、主に直
視型液晶ディスプレイには、大面積ガラス基板にトラン
ジスタが形成できるａ−ＳｉＴＦＴが、投写型プロジェ
クタのライトバルブには、小面積な石英基板に小型で高
性能なトランジスタが形成できるＰｏｌｙ−ＳｉＴＦＴ
が用いられていた。しかし、これらＴＦＴの形成には、
透明で絶縁体のガラスまたは石英基板が使用されている
ため、単結晶Ｓｉ基板用の通常の半導体製造装置やプロ
セス条件をそのまま使用することができないという問題
点があった。

【０００３】また、ＨＤＴＶに代表されるように画面の
高精細化が進んでおり、現在は周辺回路として画面の周
囲に専用ＩＣを取付ける場合が多いが、画素ピッチが小
さくなると取付けが困難になり、周辺回路も同じ基板上
に形成できることが望ましいとされていた。

【０００４】図１２（ａ）、（ｂ）は、例えば文献ＩＥ
ＤＭ８９−７．３ Ｐ１６５〜Ｐ１６８や特開平２−１
５４２３２号公報に示された従来の液晶表示アレイの一
画素を示す断面図と平面図である。図１２（ａ）におい
て、１０１、１０４、１０５はＳｉＯ₂からなる分離絶
縁膜１０２の上に形成されたＰｏｌｙ−Ｓｉからなるチ
ャネル、ソース、ドレインであり、２はチャネル１０１
の上に形成されたＳｉ₃Ｎ₄、ＳｉＯ₂等からなるゲート
絶縁膜、３はＡｌ、Ｔａ、Ｃｒ、Ｓｉ等からなるゲート
電極、９、１０はＡｌ、Ｔａ、Ｃｒ、Ｓｉ等からなるソ
ース、ドレイン電極である。６は分離絶縁膜１０２の上
に形成されたＩＴＯからなる保持容量電極であり、７は
その保持容量電極６の上に形成されたＳｉ₃Ｎ₄、ＳｉＯ
₂等からなる保持容量膜、８はその保護容量膜７の上に
形成されたＩＴＯからなる透明画素電極、１１はこれら
の素子表面全体を保護するＳｉ₃Ｎ₄、ＳｉＯ₂等からな
る保護膜である。１５はガラス、石英等からなる透明支
持基板であり、有機接着剤等からなる接合層１４により
分離絶縁膜１０２に接合されている。

【０００５】図１２（ｂ）において、Ａ−Ａ’は図１３
（ａ）の断面線を示している。保持容量電極６は、透明
なＩＴＯで形成されているので開口率に影響がなく、大
きさも透明画素電極８とほぼ同じ大きさにしているが、
保持容量電極６が不透明なＡｌ、Ｔａ、Ｃｒ等の金属か
らなる場合には、大きさを必要最小限にして開口率の低
下を押さえる必要がある。

【０００６】次に、製造方法について説明する。図１３
（ａ）〜（ｆ）は従来の液晶表示アレイの製造方法を示
す断面図である。図１３（ａ）は、単結晶Ｓｉ基板１上
に熱酸化膜からなる分離絶縁層１０２を形成し、さらに
ＴＦＴとなるＰｏｌｙ−Ｓｉのチャネル１０１を形成す
る工程である。

【０００７】図１３（ｂ）は、通常のＬＳＩプロセスで
画素部のＰｏｌｙ−ＳｉＴＦＴと透明画素電極８、保持
容量電極６、保持容量膜７、保護膜１１を形成する工程
であり、この時、同時に周辺回路も形成する。

【０００８】図１３（ｃ）は、上述の素子形成面にＳｉ
等の支持基板１３を、有機接着剤等からなる接合層１２
で接合する工程である。

【０００９】図１３（ｄ）は、単結晶Ｓｉ基板１の裏面
を分離絶縁膜１０２まで、研削、研磨、エッチングで除
去する工程である。この時、分離絶縁膜１０２があるた
め、単結晶Ｓｉ基板１の精度の良い薄膜化が可能になっ
ている。

【００１０】図１３（ｅ）は、上述の単結晶Ｓｉ基板１
の裏面にガラス等からなる透明な支持基板１５を有機接
着剤等からなる接合層１４で接合する工程である。

【００１１】図１３（ｆ）は、支持基板１３、接合層１
２を除去する工程であり、接合層１２はＯ₂プラズマエ
ッチングで除去する。この液晶表示アレイを、液晶をは
さんで透明導体の付いた対向基板と組み合わることで液
晶表示装置が完成する。

【００１２】以上のように、上述の製造方法では、画素
のスイッチング素子やその周辺回路素子であるＰｏｌｙ
−ＳｉＴＦＴの形成を単結晶Ｓｉ基板上で同時に行い、
それを透明な基板に転載する方法をとっているので、従
来の半導体製造装置やプロセス条件が適用でき、周辺回
路一体型の液晶表示アレイを形成することができる。

【００１３】

【発明が解決しようとする課題】上述のように従来の液
晶表示アレイ及びその製造方法では、単結晶Ｓｉ基板が
トランジスタ形成材料として利用されておらず、単結晶
Ｓｉ基板から形成されるトランジスタ（以後ＭＯＳトラ
ンジスタ）の移動度が１０００ｃｍ²／Ｖ・Ｓと、Ｐｏ
ｌｙ−ＳｉＴＦＴの移動度１００ｃｍ²／Ｖ・Ｓやａ−
ＳｉＴＦＴの移動度の１ｃｍ²／Ｖ・Ｓに比べて１０〜
１００倍程度高く、再現性や信頼性の面においても優れ
ているにもかかわらず、単結晶Ｓｉ基板が充分に活かさ
れていないという問題点があったし、また、今後の画素
の高精細化、高性能化に対応して、その周辺回路はより
高速に動作する必要性が生じてくるが、現在のＴＦＴの
性能では将来の高速動作に十分対応できなくなるという
問題点があった。

【００１４】さらに、単結晶Ｓｉ基板上に、ＭＯＳトラ
ンジスタや画素電極等を形成することは、通常の半導体
製造装置やプロセス条件では可能であるが、単結晶Ｓｉ
基板自体が不透明であり、液晶表示アレイとして使用す
るためには、画素電極部をも含めて基板を透明にする必
要があり、これらの手段が確立されていないという問題
点があった。

【００１５】この発明は、このような問題点を解決する
ためになされたものであり、通常の半導体製造装置やプ
ロセス条件が適用でき、画素のスイッチング素子やその
周辺回路素子をＭＯＳトランジスタで構成する液晶表示
アレイ及びその製造方法を提供することを目的としてい
る。

【００１６】

【課題を解決するための手段】この発明の請求項１に係
る液晶表示アレイは、単結晶Ｓｉ基板を用いて形成され
た薄膜化ＭＯＳトランジスタと、前記ＭＯＳトランジス
タに接続され、前記ＭＯＳトランジスタに隣接するガラ
ス上に形成された透明画素電極とを、透明支持基板に接
合するものである。

【００１７】この発明の請求項２に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記単結晶Ｓｉ基板
にＭＯＳトランジスタを形成する工程と、前記ガラス充
填部に透明画素電極を形成する工程と、前記単結晶Ｓｉ
基板裏面を前記ガラス充填部が露出するまで除去する工
程と、前記単結晶Ｓｉ基板裏面に透明支持基板を接合す
る工程とを含むものである。

【００１８】この発明の請求項３に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記単結晶Ｓｉ基板
にＭＯＳトランジスタを形成する工程と、前記ＭＯＳト
ランジスタの形成面に透明支持基板を接合する工程と、
前記単結晶Ｓｉ基板裏面を前記ガラス充填部が露出する
まで除去する工程と、前記単結晶Ｓｉ基板裏面の前記ガ
ラス充填部に透明画素電極を形成する工程とを含むもの
である。

【００１９】この発明の請求項４に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記ガラス充填部に
透明支持基板を接合する工程と、前記単結晶Ｓｉ基板裏
面を前記ガラス充填部が露出するまで除去する工程と、
前記単結晶Ｓｉ基板にＭＯＳトランジスタを形成する工
程と、前記ガラス充填部に透明画素電極を形成する工程
とを含むものである。

【００２０】この発明の請求項５に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板の内部にＳｉに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Ｓｉ部
分にＭＯＳトランジスタを形成する工程と、前記ＭＯＳ
トランジスタ形成部以外の単結晶Ｓｉの一部分をエッチ
ングストッパ層まで除去して溝を形成する工程と、前記
溝に透明画素電極を形成する工程と、前記素子形成面に
透明支持基板を接合する工程と、前記単結晶Ｓｉ基板裏
面を前記エッチングストッパ層まで除去する工程とを含
むものである。

【００２１】この発明の請求項６に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板の内部にＳｉに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Ｓｉ部
分にＭＯＳトランジスタを形成する工程と、透明画素電
極を形成する工程と、前記素子形成面に透明支持基板を
接合する工程と、前記Ｓｉ基板裏面を前記エッチングス
トッパ層まで除去する工程と、前記透明画素電極部のエ
ッチングストッパ層と単結晶Ｓｉ部分を除去する工程と
を含むものである。

【００２２】この発明の請求項７に係る液晶表示アレイ
の製造方法は、請求項５又は請求項６の液晶表示アレイ
の製造方法において、単結晶Ｓｉ基板の内部にＳｉに比
べてエッチング速度の小さいエッチングストッパ層を形
成する工程を、Ｂ、Ｏ、Ｎのイオン注入により行うもの
である。

【００２３】この発明の請求項８に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成する工程と、
前記溝にＳｉに比べてエッチング速度の小さいエッチン
グストッパ層を形成する工程と、前記溝以外の単結晶Ｓ
ｉ部分にＭＯＳトランジスタを形成する工程と、前記溝
に透明画素電極を形成する工程と、前記素子形成面に透
明支持基板を接合する工程と、前記単結晶Ｓｉ基板裏面
を前記エッチングストッパ層まで除去する工程とを含む
ものである。

【００２４】この発明の請求項９に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板にＭＯＳトランジスタを
形成する工程と、透明画素電極を形成する工程と、前記
単結晶Ｓｉ基板を裏面より薄膜化する工程と、透明支持
板を接合する工程と、前記透明画素電極部の単結晶Ｓｉ
基板を除去して空洞を形成する工程と、前記空洞に透明
封止剤を充填する工程とを含むものである。

【００２５】この発明の請求項１０に係る液晶表示アレ
イの製造方法は、単結晶Ｓｉ基板にＭＯＳトランジスタ
を形成する工程と、透明画素電極を形成する工程と、前
記単結晶Ｓｉ基板を裏面より薄膜化する工程と、対向電
極となる透明導体付きの透明支持基板を接合する工程
と、前記透明画素電極部の単結晶Ｓｉ基板を除去して空
洞を形成する工程と、前記空洞に液晶を注入する工程と
を含むものである。

【００２６】この発明の請求項１１に係る液晶表示アレ
イの製造方法は、請求項９又は請求項１０の液晶表示ア
レイの製造方法において、前記透明画素電極と前記単結
晶Ｓｉ基板との間にエッチング液を導く犠牲層を設ける
工程を含むものである。

【００２７】この発明の請求項１２に係る液晶表示アレ
イの製造方法は、単結晶Ｓｉ基板を用いて形成されたＭ
ＯＳトランジスタと、前記ＭＯＳトランジスタに隣接す
るガラス上に形成された透明画素電極であって、透明画
素電極部の単結晶部分の除去部から液晶が注入された透
明画素電極とからなり、前記単結晶Ｓｉ基板が液晶セル
厚を規定する対向基板とのギャップスペーサかまたは画
素分離壁とされているものである。

【００２８】

【作用】この発明の請求項１に係る液晶表示アレイで
は、画素のスイッチング素子やその周辺回路がＭＯＳト
ランジスタで構成されるため、画素の高精細化、高性能
化が図れるだけでなく、再現性、信頼性が向上し、ま
た、通常の半導体製造装置やプロセス条件が利用でき
る。

【００２９】この発明の請求項２に係る液晶表示アレイ
の製造方法では、単結晶Ｓｉ基板に溝を形成してガラス
を充填し、そのガラス充填部に透明画素電極を形成して
いるため、単結晶Ｓｉ基板の薄膜化後に、ＭＯＳトラン
ジスタが形成された単結晶Ｓｉ部と透明画素電極が形成
されたガラス充填部を分離できる。

【００３０】この発明の請求項３に係る液晶表示アレイ
の製造方法では、請求項２の液晶表示アレイの製造方法
と同様、単結晶Ｓｉ基板に溝を形成してガラスを充填
し、そのガラス充填部に透明画素電極を形成しているた
め、単結晶Ｓｉ基板の薄膜化後に、ＭＯＳトランジスタ
が形成された単結晶Ｓｉ部と透明画素電極が形成された
ガラス充填部を分離できる。

【００３１】この発明の請求項４に係る液晶表示アレイ
の製造方法では、請求項２又は請求項３の液晶表示アレ
イの製造方法と同様、単結晶Ｓｉ基板に溝を形成してガ
ラスを充填し、そのガラス充填部に透明画素電極を形成
しているため、単結晶Ｓｉ基板の薄膜化後に、ＭＯＳト
ランジスタが形成された単結晶Ｓｉ部と透明画素電極が
形成されたガラス充填部を分離できる。

【００３２】この発明の請求項５に係る液晶表示アレイ
の製造方法では、単結晶Ｓｉ基板内にＳｉに比べてエッ
チング速度の小さいエッチングストッパ層を形成し、そ
のエッチングストッパ層上部の単結晶Ｓｉ部分にＭＯＳ
トランジスタを形成して、それ以外の部分をエッチング
ストッパ層まで除去し溝を形成しているため、単結晶Ｓ
ｉ基板を薄膜化する際、膜厚を精度の良く制御できる。

【００３３】この発明の請求項６に係る液晶表示アレイ
の製造方法では、単結晶Ｓｉ基板内にＳｉに比べてエッ
チング速度の小さいエッチングストッパ層を形成し、そ
のエッチングストッパ層上部の単結晶Ｓｉ部分にＭＯＳ
トランジスタと透明画素電極を形成しているため、透明
支持基板接合後に、透明画素電極を形成する部分のＳｉ
を精度良く除去できる。

【００３４】この発明の請求項７に係る液晶表示アレイ
の製造方法では、Ｂ、Ｏ、Ｎのイオン注入により、単結
晶Ｓｉ基板の内部にＳｉに比べてエッチング速度の小さ
いエッチングストッパ層を形成することができる。

【００３５】この発明の請求項８に係る液晶表示アレイ
の製造方法では、単結晶Ｓｉ基板に溝を形成し、その溝
にＳｉに比べてエッチング速度の小さいエッチングスト
ッパ層と透明画素電極を形成しているため、透明支持基
板接合後に、単結晶Ｓｉ基板の膜厚を精度良く制御でき
る。

【００３６】この発明の請求項９に係る液晶表示アレイ
の製造方法では、単結晶Ｓｉ基板を薄膜化した後、透明
支持基板を接合し、透明画素電極部の単結晶Ｓｉを除去
して空洞を形成し、その空洞に透明封止剤を充填してい
るため、画素部を透明にできる。

【００３７】この発明の請求項１０に係る液晶表示アレ
イの製造方法では、単結晶Ｓｉ基板を薄膜化した後、対
向電極となる透明導体付きの透明支持基板を接合し、透
明画素電極部の単結晶Ｓｉを除去して空洞を形成し、そ
の空洞に液晶を注入しているため、画素部が透明な液晶
表示アレイを形成できる。

【００３８】この発明の請求項１１に係る液晶表示アレ
イの製造方法では、請求項９又は請求項１０の液晶表示
アレイの製造方法において、透明画素電極と単結晶Ｓｉ
基板との間にエッチング液を導く犠牲層を設けたため、
透明画素電極部の単結晶Ｓｉを精度良く除去できる。

【００３９】この発明の請求項１２に係る液晶表示アレ
イの製造方法では、単結晶Ｓｉ基板を液晶セル厚を規定
する対向基板とのギャップスペーサ、または、画素分離
壁に使用しているため、新たにギャップスペーサを設け
る必要がなく、また、隣接画素間の画素電極からの電界
干渉を防止できる。

【００４０】

【実施例】

実施例１．図１（ａ）、（ｂ）は、それぞれこの発明の
一実施例を示す断面図と平面図である。図１（ａ）にお
いて、１はチャネル領域を含む単結晶Ｓｉ基板であり、
この単結晶Ｓｉ基板１上にＭＯＳトランジスタが形成さ
れており、２はＳｉ₃Ｎ₄、ＳｉＯ₂等からなるＭＯＳト
ランジスタのゲート絶縁膜、３はＳｉ、Ａｌ、Ｍｏ、Ｔ
ｉ、Ｗ、Ｔａ、Ｃｒ、Ｃｕ等からなるＭＯＳトランジス
タのゲート電極、４、５はＰ、Ｂ、Ａｓ等の不純物を単
結晶Ｓｉ基板１に注入して形成されたＭＯＳトランジス
タのソース、ドレイン領域、９、１０はＳｉ、Ａｌ、Ｍ
ｏ、Ｔｉ、Ｗ、Ｔａ、Ｃｒ、Ｃｕ等からなるＭＯＳトラ
ンジスタのソース、ドレイン電極である。３０は上述の
ＭＯＳトランジスタに隣接して形成され、Ｓｉ熱酸化膜
等からなるバリヤ膜２０によって分離されたガラスであ
り、このガラス３０の上に、透明なＩＴＯ等からなる保
持容量電極６、Ｓｉ₃Ｎ₄、ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ
₅等からなる保持容量膜７、ＩＴＯ等からなる透明画素
電極８が順に積層されて、保持容量素子が形成されてい
る。１１はＳｉ₃Ｎ₄、ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅等
からなるＭＯＳトランジスタと保持容量素子表面の保護
膜、１４はアクリル、エポキシ等の透明な有機接着剤か
らなる単結晶Ｓｉ基板１の裏面とバリヤ層２０の表面に
形成された接合層であり、この接合層１４を介して、Ｍ
ＯＳトランジスタが形成された単結晶Ｓｉ基板１と透明
画素電極８が形成されたガラス３０が、透明支持基板１
５に接合されている。

【００４１】図１（ｂ）において、Ａ−Ａ’は図１
（ａ）の断面線を示している。本実施例では、保持容量
電極６は透明なＩＴＯで形成されているため開口率に影
響はなく、その大きさも透明画素電極８とほぼ同じ大き
さにしているが、もし保持容量電極６が不透明なＡｌ、
Ｔａ、Ｃｒ等の金属から形成されている場合には、大き
さも必要最小限の大きさにして開口率の低下を押さえる
必要がある。また、接着層１４、ガラス３０は透明とし
ているが、必ずしも完全無色透明を意味するものではな
く、赤、緑、青色に着色されていても良い。この場合、
カラー液晶表示装置を作製する際の、カラーフィルター
を新たに設ける必要をなくすることも可能である。

【００４２】次に、上述の液晶表示アレイの製造方法に
ついて説明する。図２（ａ）〜（ｈ）は、本実施例の液
晶表示アレイの製造方法の断面図を示したものである。
図２（ａ）は、単結晶Ｓｉ基板１に研削、エッチング等
により溝を形成して、表面に熱酸化、ＣＶＤ等によりＳ
ｉＯ₂からなるバリア膜２０を形成する工程であり、バ
リア膜２０は、上述の溝に充填するガラス内の不純物が
単結晶Ｓｉ基板１に拡散するのを防ぐ。

【００４３】図２（ｂ）は、上述の溝に例えばＳｉ−Ｂ
−Ｏ等の８００℃以上の高耐熱性を有する高融点ガラス
３０を堆積、充填する工程であり、このガラス３０に
は、後工程のＭＯＳトランジスタ形成工程に耐える得る
ガラスを選択する必要がある。

【００４４】図２（ｃ）は、上述のガラス３０の表面を
研削、研磨して、単結晶Ｓｉ基板１の基板面が露出する
まで除去する工程であり、この工程によりガラス３０が
充填された単結晶Ｓｉ基板１が得られる。

【００４５】図２（ｄ）は、通常の半導体製造装置、プ
ロセス条件を用いて、上述の単結晶Ｓｉ基板１の露出部
にＭＯＳトランジスタを形成し、ガラス３０の上に透明
画素電極等を形成する工程であり、ＭＯＳトランジスタ
のゲート絶縁膜２は９５０℃以上で形成した熱酸化膜を
使用する方が再現性、信頼性の点で優れている。また、
図中では保護膜１１は平坦化されたものを示したが、有
機接着材、低融点ガラス等を使用する場合にはこの限り
ではない。

【００４６】図２（ｅ）は、上述の素子形成面側にＳ
ｉ、石英、ガラス等からなる支持基板１３を、アクリ
ル、エポキシ等の有機接着剤からなる接合層１２で接合
する工程であり、接合方法としては、他に陽極接合、半
田接合、低融点ガラス接合等があるが、本製造方法では
後工程でこの接合層１２と支持基板１３を除去するの
で、除去し易い有機接着剤を使用することが望ましい。

【００４７】図２（ｆ）は、単結晶Ｓｉ基板１の裏面を
バリヤ膜２０とガラス３０の透明溝部が露出するまでエ
ッチングまたは研削、研磨する工程であり、この工程に
おいて、特にＣＭＰ（Chemical and Mechanical Polish
ing：化学的機械研磨）を用いると、精度の良い単結晶
Ｓｉ基板１の薄膜化が行える。

【００４８】図２（ｇ）は、上述の単結晶Ｓｉ基板１の
裏面に石英、ガラス、プラスチック等からなる透明支持
基板１５を、アクリル、エポキシ等の透明な有機接着剤
からなる接合層１４で接合する工程であり、接合方法と
しては他に陽極接合、低融点ガラス接合等があるが、こ
こでは接合層１４が透明であることが必要条件になる。

【００４９】図２（ｈ）は、上述の支持基板１３、接合
層１２を保護膜１１が露出するまで除去する工程であ
り、接合層１２は溶剤やＯ₂プラズマエッチング等によ
り除去することができる。以上の工程により、液晶表示
アレイが完成する。

【００５０】実施例２．図３（ａ）、（ｂ）は、上述の
実施例１の製造方法により形成される他の液晶表示アレ
イの断面図を示したものである。図３（ａ）、（ｂ）
は、光リーク電流を防止するためにＭＯＳトランジスタ
の上部と下部に遮光膜を設けた例である。図３（ａ）
は、ＭＯＳトランジスタの保護膜１１の上と、単結晶Ｓ
ｉ基板１の裏面に遮光膜９０、９１を設けたものであ
り、図３（ｂ）は保護膜１１の上と、透明支持基板１５
の上に遮光膜９０、９２を設けたものである。遮光膜９
０、９１、９２は遮光性があるものであれば、絶縁体で
も導体でも無機物でも有機物でも構わないが、ＭＯＳト
ランジスタの寄生容量を少なくする点と、ＭＯＳトラン
ジスタの短絡を防止する点を考慮すると絶縁体が望まし
い。遮光性のある絶縁体としては、無機物では黒色Ｐｒ
ＭｎＯ₃、有機物では黒色素の入った樹脂が挙げられ
る。なお、以下の実施例でも遮光膜は本実施例と同様に
適用できる。

【００５１】実施例３．図４（ａ）〜（ｂ）は、他の液
晶表示アレイの製造方法を示す断面図である。図４
（ａ）までの製造工程は、上述の実施例１の図２（ａ）
〜（ｆ）までの工程と同様であるが、その形状は実施例
１の図２（ｆ）の形状を上下反転したものになってい
る。そして、１４はアクリル、エポキシ等の透明な有機
接着剤からなる接合層で、１５は石英、ガラス、プラス
チック等からなる透明な支持基板である。

【００５２】図４（ｂ）は、Ｓｉ、Ａｌ、Ｍｏ、Ｔｉ、
Ｗ、Ｔａ、Ｃｒ、Ｃｕ等からなる第２ドレイン電極１
６、透明なＩＴＯ等からなる画素電極１７、Ｓｉ₃Ｎ₄、
ＳｉＯ₂、Ａｌ₂Ｏ₃、Ｔａ₂Ｏ₅等からなる保護膜１８を
形成する工程であり、以上の工程を経て液晶表示アレイ
が完成する。なお、本実施例では、単結晶Ｓｉ基板１の
裏面に画素電極１７等を形成する工程が付加されるが、
支持基板を接合する工程が１回ですむという利点があ
る。

【００５３】実施例４．図５は、上述の実施例３の製造
方法により形成される他の液晶表示アレイの断面図を示
したものである。本実施例では、実施例１の図２（ｄ）
の工程において、ＭＯＳトランジスタのみを形成し、ソ
ース、ドレイン電極９、１０、保持容量電極６、保持容
量膜７は単結晶Ｓｉ基板１の裏面に形成している。この
ような構成にすると、ゲート配線３とソース配線９が単
結晶Ｓｉ基板１の表裏面に分離して形成されるので、短
絡の心配がなくなるという利点がある。

【００５４】実施例５．図６（ａ）〜（ｆ）は、他の液
晶表示アレイの製造方法を示す断面図である。図６
（ａ）は、単結晶Ｓｉ基板１に研削、エッチング等によ
り溝を形成し、その表面に熱酸化、ＣＶＤ等によりＳｉ
Ｏ₂からなるバリア膜２０を形成する工程であり、バリ
ア膜２０は、上述の溝に充填するガラス内の不純物が単
結晶Ｓｉ基板１に拡散するのを防ぐ。

【００５５】図６（ｂ）は、上述の溝に例えばＳｉ−Ｂ
−Ｏ等の８００℃以上の高耐熱性を有する高融点ガラス
３０を堆積、充填する工程であり、このガラス３０には
後工程のＭＯＳトランジスタ形成工程に耐える得るガラ
スを選択する必要がある。

【００５６】図６（ｃ）は、石英等からなる透明支持基
板１５をガラス３０と突き合わせ、加圧、加熱溶融して
接合する工程であり、透明支持基板１５は後工程のＭＯ
Ｓトランジスタ形成工程に耐える得る必要がある。

【００５７】図６（ｄ）は、単結晶Ｓｉ基板１の裏面を
バリヤ膜２０、ガラス３０が充填された透明溝部が露出
するまでエッチングまたは研削、研磨する工程である。

【００５８】図６（ｅ）は、上述の基板を上下反転し、
ガラス３０の中に埋め込まれた形の単結晶Ｓｉ基板１の
露出部にＭＯＳトランジスタを形成する工程である。

【００５９】図６（ｆ）は、上述のガラス３０の充填部
に、保持容量電極６、保持容量膜７、透明画素電極８、
保護膜１１等を形成する工程である。

【００６０】実施例６．図７（ａ）〜（ｇ）は、他の液
晶表示アレイの製造方法を示す断面図である。図７
（ａ）は、単結晶Ｓｉ基板１内にエッチングストッパ層
２１を形成する工程であり、本実施例では、このエッチ
ングストッパ層２１はＢのイオン注入による高濃度Ｂ層
から形成される。高濃度Ｂ層は、加速電圧２００ｋｅＶ
のＢのイオン注入により、単結晶Ｓｉ基板１の表面から
６００ｎｍ〜８００ｎｍの領域にわたって形成され、そ
のイオン濃度は１０²⁰／ｃｍ³以上である。高濃度のＢ
のイオン注入を行うと、Ｂイオンが通過した単結晶Ｓｉ
基板１内には欠陥が生じるので、その後熱処理によって
その欠陥を回復させる。その他、エッチングストッパ層
を形成する方法としてはＯ、Ｎ等のイオン注入により単
結晶Ｓｉ基板内にＳｉＯ₂層、Ｓｉ₃Ｎ₄層を形成する方
法がある。

【００６１】図７（ｂ）は、上述のエッチングストッパ
層２１の上部の単結晶Ｓｉ部分にＭＯＳトランジスタを
形成する工程であり、２はゲート絶縁膜、３はゲート電
極、４、５はソース、ドレイン領域である。

【００６２】図７（ｃ）は、透明画素電極８を形成する
部分のエッチングストッパ層２１の上部の単結晶Ｓｉ部
分をエッチングストッパ層２１まで除去し、溝を形成す
る工程である。なお、図７（ｂ）と（ｃ）の工程は順序
を逆に行うことも可能である。

【００６３】図７（ｄ）は、上述の溝に透明画素電極
８、保持容量電極６、保護膜１１等を形成する工程であ
る。

【００６４】図７（ｅ）は、上述の素子形成面に透明支
持板１５を、接合層１４により接合する工程である。

【００６５】図７（ｆ）は、単結晶Ｓｉ基板１の裏面を
エッチングストッパ層２１まで除去する工程である。こ
の場合、最初にエッチングストッパ層２１からＳｉ層を
２０〜３０μｍ程度残して単結晶Ｓｉ基板１を研削、研
磨し、その後ウエットエッチングによって残ったＳｉ層
を除去する。このとき、高濃度Ｂ層がエッチングストッ
パ層２１として働く。エッチング液として、ＴＭＡＨ
（Tetramethyl ammoniumhydroxide： (CH₃)₄NOH）を用
いると、単結晶Ｓｉ基板１を高濃度Ｂ層の１００〜２０
０倍程度の速度でエッチングすることができる。その他
エッチング液としては、ＫＯＨやＥＤＰ（Ethlene Diam
ine Pyrocatechol）がある。単結晶Ｓｉ基板１の裏面を
除去する際に、研削、研磨を併用しているのはエッチン
グ時間を短縮するためである。また、エッチングストッ
パ層２１がＳｉＯ₂層、Ｓｉ₃Ｎ₄層からなる場合も同様
である。

【００６６】図７（ｇ）は、高濃度Ｂ層からなるエッチ
ングストッパ層２１をＳＦ₆、ＣＦ₄プラズマ等のドライ
エッチングにより除去し、Ｓｉ₃Ｎ₄、ＳｉＯ₂、Ａｌ₂Ｏ
₃、Ｔａ₂Ｏ₅等からなる保護膜１８を形成する工程であ
る。エッチングストッパ層２１がＳｉＯ₂、Ｓｉ₃Ｎ₄か
らなる場合は、エッチングストッパ層２１が保護膜とし
て使用できるのでこの工程は不要である。

【００６７】実施例７．図８（ａ）〜（ｇ）は、他の液
晶表示アレイの製造方法を示す断面図である。図８
（ａ）は、単結晶Ｓｉ基板１内にエッチングストッパ層
２２を形成する工程であり、このエッチングストッパ層
２２はＢのイオン注入による高濃度Ｂ層から形成されて
いる。高濃度のＢのイオン注入を行うと、Ｂイオンが通
過した部分の単結晶Ｓｉ基板１内に欠陥が生じるので、
その後の熱処理によってその欠陥を回復させる。その他
のエッチングストッパ層を形成する方法としては、Ｏ、
Ｎ等のイオン注入によりＳｉＯ₂層、Ｓｉ₃Ｎ₄層を形成
する方法がある。

【００６８】また、単結晶Ｓｉ基板１にエッチングスト
ッパ層２２を形成する代わりに、単結晶Ｓｉ基板の貼合
わせによるＳＯＩ基板（Silicon on Insulator）を使用
することもできる。貼合わせＳＯＩ基板は、単結晶Ｓｉ
基板と表面を熱酸化した単結晶Ｓｉ基板を電界印加、加
熱処理等で接合し、そのどちらか一方の単結晶Ｓｉ基板
の裏面を研削、研磨して薄膜化したものである。そし
て、この時はＳＯＩ基板の絶縁層がエッチングストッパ
層２２となる。また、薄膜化した単結晶Ｓｉ基板厚は液
晶厚、例えば１〜１５μｍに対応させるとよい。

【００６９】図８（ｂ）は、熱酸化によってゲート絶縁
膜２を形成する工程である。

【００７０】図８（ｃ）は、ＭＯＳトランジスタと保持
容量素子、透明画素電極８、保護膜１１等を形成する工
程である。

【００７１】図８（ｄ）は、上述の素子形成面側に透明
支持板１５を、接合層１４により接合する工程である。

【００７２】図８（ｅ）は、単結晶Ｓｉ基板１の裏面を
エッチングストッパ層２２まで研削、研磨およびウエッ
トエッチングにより除去する工程である。

【００７３】図８（ｆ）は、透明画素電極８部のエッチ
ングストッパ層２２と単結晶Ｓｉ基板１をエッチングに
より除去する工程である。この時、ゲート絶縁膜２はエ
ッチングストッパ層として作用する。

【００７４】図８（ｇ）は、ＭＯＳトランジスタ形成部
の単結晶Ｓｉ基板１の周囲に絶縁膜２６を形成する工程
である。この絶縁膜２６は液晶に単結晶Ｓｉ基板１から
直流電流が漏れるのを防止する。

【００７５】なお、本実施例において、ＳＯＩ基板を使
用した場合、単結晶Ｓｉ基板は研削、研磨の制御で厚く
残す事ができるので、それを液晶セル厚を規定する対向
基板とのギャップスペーサとして使用する事ができる。
また、単結晶Ｓｉ基板をゲート配線、ソース配線部にも
残すと、隣接画素間の画素電極からの電界干渉を防止す
る障壁として使用することができる。

【００７６】実施例８．図９（ａ）〜（ｃ）は、他の液
晶表示アレイの製造方法を示す断面図である。図９
（ａ）は、単結晶Ｓｉ基板１の透明画素電極８形成予定
部分に、深さ１〜数十μｍの溝を形成し、その上に熱酸
化膜等からなるゲート絶縁膜２を形成する工程である。

【００７７】図９（ｂ）は、上述の溝以外の単結晶Ｓｉ
基板１の部分にＭＯＳトランジスタ、上述の溝に透明画
素電極８、保持容量素子、保護膜１１等を形成する工程
である。

【００７８】図９（ｃ）は、上述の素子形成面側に透明
支持板１５を透明接着剤からなる接合層１４で接合し、
単結晶Ｓｉ基板１を裏面より研削、研磨して透明溝部が
露出するまで除去する工程である。特に、研削、研磨と
してＣＭＰを用いると精度の良い単結晶Ｓｉ基板１の薄
膜化が可能である。この時、溝部のゲート絶縁膜２がエ
ッチングストッパ層として働く。こうして液晶表示アレ
イが完成する。また、本実施例では、エッチングストッ
パ層としてゲート絶縁膜２を兼用したが、これは別個に
設けても良い。

【００７９】実施例９．図１０（ａ）〜（ｃ）は、他の
液晶表示アレイの製造方法を示す断面図である。図１０
（ａ）は、単結晶Ｓｉ基板１上にＭＯＳトランジスタ
を、Ｐｏｌｙ−Ｓｉ等からなる犠牲層２３上に、ゲート
絶縁膜２を挟んで保持容量電極６、保持容量膜７、透明
画素電極８、保護膜１１等を形成する工程である。

【００８０】図１０（ｂ）は、単結晶Ｓｉ基板１の裏面
を、厚さ１〜数十μｍに研削、研磨し、透明支持板１５
を透明接着剤等からなる接合層１４で接合し、透明画素
電極８の周囲にエッチング孔１９を開け、このエッチン
グ孔１９を使って、透明画素電極８の下部の単結晶Ｓｉ
基板１を異方性エッチング液により除去する工程であ
る。この時、エッチング孔１９は犠牲層２３の上に設け
るとよい。犠牲層２３は、エッチング液を内部に導く役
割をする。異方性エッチング液としては、ＴＭＡＨ（Te
tramethyl ammonium hydroxide： (CH₃)₄NOH）やＫＯ
Ｈ、ＥＤＰ（Ethlene Diamine Pyrocatechol）等があ
り、リン酸とＫＯＨ混合液によるレーザ誘起選択エッチ
ングも可能である。

【００８１】図１０（ｃ）は、上述の単結晶Ｓｉ基板１
を除去した後の空洞部に、アクリル、エポキシ樹脂等か
らなる透明封止剤２４を充填する工程である。透明封止
剤２４は、必ずしも完全無色透明を意味するものではな
く、赤、緑、青色に着色されていても良い。この場合、
カラー液晶表示装置を作製する際の、カラーフィルター
を新たに設ける必要がなくなる。

【００８２】実施例１０．図１１（ａ）〜（ｃ）は、他
の液晶表示アレイの製造方法を示す断面図である。図１
１（ａ）は、単結晶Ｓｉ基板１上にＭＯＳトランジスタ
を、Ｐｏｌｙ−Ｓｉ等からなる犠牲層２３上に、ゲート
絶縁膜２を挟んで保持容量電極６、保持容量膜７、透明
画素電極８、保護膜１１等を形成する工程である。

【００８３】図１１（ｂ）は、単結晶Ｓｉ基板１の裏面
を、液晶厚に対応させて厚さ１〜数十μｍに研削、研磨
し、ＩＴＯ等からなる透明導体２５の形成された透明支
持板１５をアクリル、エポキシ等の有機接着剤からなる
接合層１４で接合し、透明画素電極８の周囲にエッチン
グ孔１９を開け、このエッチング孔１９を使って、透明
画素電極８の下部の単結晶Ｓｉ基板１を異方性エッチン
グ液で除去する工程である。この時、エッチング孔１９
は犠牲層２３の上に設けるとよい。また、透明支持基板
１５は液晶セル形成時の対向基板にもなるし、単結晶Ｓ
ｉ基板１は液晶セル厚を規定する対向基板とのギャップ
スペーサとして使用される。

【００８４】図１１（ｃ）は、上述の空洞部に液晶２７
を注入し、保護膜１１の表面を樹脂等からなる透明封止
剤２４で封止する工程である。こうして、液晶表示アレ
イが完成する。

【００８５】以上のように上述の実施例１〜１０では、
画素部についてのみ説明したが、周辺回路素子のＭＯＳ
トランジスタについてもｎ型、ｐ型両方のトランジスタ
を形成する必要がある点と、透明画素電極、保持容量素
子等がない点と、溝部等を形成する必要がない点を除け
ば基本的に上述と同様な構造、製造方法で形成すること
ができる。また、接合層１４は全面に形成されたものを
示したが、透明画素電極８が位置する部分にはなくても
良いし、この場合、接合層１４は透明である必要もな
い。

【００８６】

【発明の効果】この発明の請求項１に係る液晶表示アレ
イは、画素のスイッチング素子や周辺回路素子がＭＯＳ
トランジスタで構成されているため、画素の高精細化や
高性能化が図れるだけでなく、再現性や信頼性を向上さ
せることができるし、また、通常の半導体製造装置やプ
ロセス条件が適用できるという効果を奏する。

【００８７】この発明の請求項２に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成してガラスを
充填し、そのガラス充填部に透明画素電極を形成してい
るため、単結晶Ｓｉ基板の薄膜化後に、ＭＯＳトランジ
スタが形成された単結晶Ｓｉ部と透明画素電極が形成さ
れたガラス充填部を分離できるという効果を奏する。

【００８８】この発明の請求項３に係る液晶表示アレイ
の製造方法は、請求項２の液晶表示アレイの製造方法と
同様、単結晶Ｓｉ基板に溝を形成してガラスを充填し、
そのガラス充填部に透明画素電極を形成しているため、
単結晶Ｓｉ基板の薄膜化後に、ＭＯＳトランジスタが形
成された単結晶Ｓｉ部と透明画素電極が形成されたガラ
ス充填部を分離できるという効果を奏する。

【００８９】この発明の請求項４に係る液晶表示アレイ
の製造方法は、請求項２又は請求項３の液晶表示アレイ
の製造方法と同様、単結晶Ｓｉ基板に溝を形成してガラ
スを充填し、そのガラス充填部に透明画素電極を形成し
ているため、単結晶Ｓｉ基板の薄膜化後に、ＭＯＳトラ
ンジスタが形成された単結晶Ｓｉ部と透明画素電極が形
成されたガラス充填部を分離できるという効果を奏す
る。

【００９０】この発明の請求項５に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板内にＳｉに比べてエッチ
ング速度の小さいエッチングストッパ層を形成し、その
エッチングストッパ層上部の単結晶Ｓｉ部分にＭＯＳト
ランジスタを形成して、それ以外の部分をエッチングス
トッパ層まで除去し溝を形成しているため、単結晶Ｓｉ
基板を薄膜化する際、膜厚を精度の良く制御できるとい
う効果を奏する。

【００９１】この発明の請求項６に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板内にＳｉに比べてエッチ
ング速度の小さいエッチングストッパ層を形成し、その
エッチングストッパ層上部の単結晶Ｓｉ部分にＭＯＳト
ランジスタと透明画素電極を形成しているため、透明支
持基板接合後に、透明画素電極を形成する部分のＳｉを
精度良く除去できるという効果を奏する。

【００９２】この発明の請求項７に係る液晶表示アレイ
の製造方法は、Ｂ、Ｏ、Ｎのイオン注入により、単結晶
Ｓｉ基板の内部にＳｉに比べてエッチング速度の小さい
エッチングストッパ層を形成することができるという効
果を奏する。

【００９３】この発明の請求項８に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板に溝を形成し、その溝に
Ｓｉに比べてエッチング速度の小さいエッチングストッ
パ層と透明画素電極を形成しているため、透明支持基板
接合後に、単結晶Ｓｉ基板の膜厚を精度良く制御できる
という効果を奏する。

【００９４】この発明の請求項９に係る液晶表示アレイ
の製造方法は、単結晶Ｓｉ基板を薄膜化した後、透明支
持基板を接合し、透明画素電極部の単結晶Ｓｉを除去し
て空洞を形成し、その空洞に透明封止剤を充填している
ため、画素部を透明にできるという効果を奏する。

【００９５】この発明の請求項１０に係る液晶表示アレ
イの製造方法は、単結晶Ｓｉ基板を薄膜化した後、対向
電極となる透明導体付きの透明支持基板を接合し、透明
画素電極部の単結晶Ｓｉを除去して空洞を形成し、その
空洞に液晶を注入しているため、画素部が透明な液晶表
示アレイを形成できるという効果を奏する。

【００９６】この発明の請求項１１に係る液晶表示アレ
イの製造方法は、請求項９又は１０の液晶表示アレイの
製造方法において、透明画素電極と単結晶Ｓｉ基板との
間にエッチング液を導く犠牲層を設ける工程を含むた
め、透明画素電極部の単結晶Ｓｉを精度良く除去できる
という効果を奏する。

【００９７】この発明の請求項１２に係る液晶表示アレ
イは、単結晶Ｓｉ基板を用いて形成されたＭＯＳトラン
ジスタと、前記ＭＯＳトランジスタに隣接するガラス上
に形成された透明画素電極であって、透明画素電極部の
単結晶部分の除去部から液晶が注入された透明画素電極
とからなり、前記単結晶Ｓｉ基板が液晶セル厚を規定す
る対向基板とのギャップスペーサかまたは画素分離壁と
されているため、新たにギャップスペーサを設ける必要
がなく、また、隣接画素間の画素電極からの電界干渉を
防止できるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施例１による液晶表示アレイの
断面図と平面図である。

【図２】 この発明の実施例１による液晶表示アレイの
製造方法を示す断面図である。

【図３】 この発明の実施例２による液晶表示アレイの
断面図である。

【図４】 この発明の実施例３による液晶表示アレイの
製造方法を示す断面図である。

【図５】 この発明の実施例４による液晶表示アレイの
製造方法を示す断面図である。

【図６】 この発明の実施例５による液晶表示アレイの
製造方法を示す断面図である。

【図７】 この発明の実施例６による液晶表示アレイの
製造方法を示す断面図である。

【図８】 この発明の実施例７による液晶表示アレイの
製造方法を示す断面図である。

【図９】 この発明の実施例８による液晶表示アレイの
製造方法を示す断面図である。

【図１０】 この発明の実施例９による液晶表示アレイ
の製造方法を示す断面図である。

【図１１】 この発明の実施例１０による液晶表示アレ
イの製造方法を示す断面図である。

【図１２】 従来の液晶表示アレイの断面図と平面図で
ある。

【図１３】 従来の液晶表示アレイの製造方法を示す断
面図である。

【符号の説明】

１ 単結晶Ｓｉ基板、２ ゲート絶縁膜、３ ゲート電
極、４ ソース領域、５ ドレイン領域、６ 保持容量
電極、７ 保持容量膜、８ 透明画素電極、９ソース電
極、１０ ドレイン電極、１１ 保護膜、１２ 接合
層、１３ 支持基板、１４ 接合層、１５ 透明支持基
板、１６ 第２ドレイン電極、１７ 画素電極、１８
保護膜、１９ エッチング孔、２０ バリヤ膜、２１、
２２ エッチングストッパ層、２３ 犠牲層、２４ 透
明封止剤、２５ 透明導体、２６絶縁膜、２７ 液晶、
３０ ガラス、９０、９１、９２ 遮光膜、１０１ チ
ャネル、１０２ 分離絶縁膜、１０４ ソース、１０５
ドレイン。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 岩佐 俊典 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 高橋 和久 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 熊谷 宗人 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 来住 久敏 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 浪崎 博文 尼崎市塚口本町八丁目１番１号 三菱電機 株式会社材料デバイス研究所内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 単結晶Ｓｉ基板を用いて形成された薄膜
   化ＭＯＳトランジスタと、前記ＭＯＳトランジスタに接
   続され、前記ＭＯＳトランジスタに隣接するガラス上に
   形成された透明画素電極とを、透明支持基板に接合した
   ことを特徴とする液晶表示アレイ。
2. 【請求項２】 単結晶Ｓｉ基板に溝を形成する工程と、
   前記溝にガラスを充填する工程と、前記単結晶Ｓｉ基板
   にＭＯＳトランジスタを形成する工程と、前記ガラス充
   填部に透明画素電極を形成する工程と、前記単結晶Ｓｉ
   基板裏面を前記ガラス充填部が露出するまで除去する工
   程と、前記単結晶Ｓｉ基板裏面に透明支持基板を接合す
   る工程とを含むことを特徴とする液晶表示アレイの製造
   方法。
3. 【請求項３】 単結晶Ｓｉ基板に溝を形成する工程と、
   前記溝にガラスを充填する工程と、前記単結晶Ｓｉ基板
   にＭＯＳトランジスタを形成する工程と、前記ＭＯＳト
   ランジスタの形成面に透明支持基板を接合する工程と、
   前記単結晶Ｓｉ基板裏面を前記ガラス充填部が露出する
   まで除去する工程と、前記単結晶Ｓｉ基板裏面の前記ガ
   ラス充填部に透明画素電極を形成する工程とを含むこと
   を特徴とする液晶表示アレイの製造方法。
4. 【請求項４】 単結晶Ｓｉ基板に溝を形成する工程と、
   前記溝にガラスを充填する工程と、前記ガラス充填部に
   透明支持基板を接合する工程と、前記単結晶Ｓｉ基板裏
   面を前記ガラス充填部が露出するまで除去する工程と、
   前記単結晶Ｓｉ基板にＭＯＳトランジスタを形成する工
   程と、前記ガラス充填部に透明画素電極を形成する工程
   とを含むことを特徴とする液晶表示アレイの製造方法。
5. 【請求項５】 単結晶Ｓｉ基板の内部にＳｉに比べてエ
   ッチング速度の小さいエッチングストッパ層を形成する
   工程と、前記エッチングストッパ層上部の単結晶Ｓｉ部
   分にＭＯＳトランジスタを形成する工程と、前記ＭＯＳ
   トランジスタ形成部以外の単結晶Ｓｉの一部分を前記エ
   ッチングストッパ層まで除去して溝を形成する工程と、
   前記溝に透明画素電極を形成する工程と、前記素子形成
   面に透明支持基板を接合する工程と、前記単結晶Ｓｉ基
   板裏面を前記エッチングストッパ層まで除去する工程と
   を含むことを特徴とする液晶表示アレイの製造方法。
6. 【請求項６】 単結晶Ｓｉ基板の内部にＳｉに比べてエ
   ッチング速度の小さいエッチングストッパ層を形成する
   工程と、前記エッチングストッパ層上部の単結晶Ｓｉ部
   分にＭＯＳトランジスタを形成する工程と、透明画素電
   極を形成する工程と、前記素子形成面に透明支持基板を
   接合する工程と、前記単結晶Ｓｉ基板裏面を前記エッチ
   ングストッパ層まで除去する工程と、前記透明画素電極
   部のエッチングストッパ層と単結晶Ｓｉ部分を除去する
   工程とを含むことを特徴とする液晶表示アレイの製造方
   法。
7. 【請求項７】 請求項５又は請求項６の液晶表示アレイ
   の製造方法において、 前記単結晶Ｓｉ基板の内部にＳｉに比べてエッチング速
   度の小さいエッチングストッパ層を形成する工程は、
   Ｂ、Ｏ、Ｎのイオン注入により行われることを特徴とす
   る液晶表示アレイの製造方法。
8. 【請求項８】 単結晶Ｓｉ基板に溝を形成する工程と、
   前記溝にＳｉに比べてエッチング速度の小さいエッチン
   グストッパ層を形成する工程と、前記溝以外の単結晶Ｓ
   ｉ部分にＭＯＳトランジスタを形成する工程と、前記溝
   に透明画素電極を形成する工程と、前記素子形成面に透
   明支持基板を接合する工程と、前記単結晶Ｓｉ基板裏面
   を前記エッチングストッパ層まで除去する工程とを含む
   ことを特徴とする液晶表示アレイの製造方法。
9. 【請求項９】 単結晶Ｓｉ基板にＭＯＳトランジスタを
   形成し、透明画素電極を形成する工程と、前記単結晶Ｓ
   ｉ基板を裏面より薄膜化して、透明支持板を接合する工
   程と、前記透明画素電極部の単結晶Ｓｉ基板を除去して
   空洞を形成する工程と、前記空洞に透明封止剤を充填す
   る工程とを含むことを特徴とする液晶表示アレイの製造
   方法。
10. 【請求項１０】 単結晶Ｓｉ基板にＭＯＳトランジスタ
    を形成し、透明画素電極を形成する工程と、前記単結晶
    Ｓｉ基板を裏面より薄膜化して、対向電極となる透明導
    体付きの透明支持基板を接合する工程と、前記透明画素
    電極部の単結晶Ｓｉ部分を除去して空洞を形成する工程
    と、前記空洞に液晶を注入する工程とを含むことを特徴
    とする液晶表示アレイの製造方法。
11. 【請求項１１】 請求項９又は請求項１０の液晶表示ア
    レイの製造方法において、 前記透明画素電極と前記単結晶Ｓｉ基板のと間に、エッ
    チング液を導く犠牲層を形成する工程を含むこと特徴と
    する液晶表示アレイの製造方法。
12. 【請求項１２】 単結晶Ｓｉ基板を用いて形成されたＭ
    ＯＳトランジスタと、前記ＭＯＳトランジスタに隣接す
    るガラス上に形成された透明画素電極であって、透明画
    素電極部の単結晶部分の除去部から液晶が注入された透
    明画素電極とからなり、前記単結晶Ｓｉ基板が液晶セル
    厚を規定する対向基板とのギャップスペーサかまたは画
    素分離壁とされていることを特徴とする液晶表示アレ
    イ。