JP3179160B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3179160B2 JP3179160B2 JP33678891A JP33678891A JP3179160B2 JP 3179160 B2 JP3179160 B2 JP 3179160B2 JP 33678891 A JP33678891 A JP 33678891A JP 33678891 A JP33678891 A JP 33678891A JP 3179160 B2 JP3179160 B2 JP 3179160B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- substrate
- single crystal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は直視型表示装置や投影型
表示装置等に用いられる平板型光弁の駆動用基板装置に
関する。より詳しくは、電気絶縁性物質上にある半導体
シリコン単結晶膜上に画素電極群、スイッチ素子群、及
び駆動回路素子群が形成された半導体集積回路基板装置
に関する。この基板装置は例えば液晶パネルに一体的に
組み込まれ、いわゆるアクティブマトリクス装置を構成
する。
表示装置等に用いられる平板型光弁の駆動用基板装置に
関する。より詳しくは、電気絶縁性物質上にある半導体
シリコン単結晶膜上に画素電極群、スイッチ素子群、及
び駆動回路素子群が形成された半導体集積回路基板装置
に関する。この基板装置は例えば液晶パネルに一体的に
組み込まれ、いわゆるアクティブマトリクス装置を構成
する。
【０００２】
【従来の技術】従来、アクティブマトリクス装置は電気
絶縁性物質、例えば透明ガラス基板又は透明石英基板上
に、アモルファスシリコンあるいは多結晶シリコン層を
堆積し、それらアモルファスシリコン又は多結晶シリコ
ン上に画素電極群、スイッチ素子群及び駆動回路素子群
の一部又は全てを形成することにより作られていた。し
かし、電気絶縁性物質上にある半導体シリコン単結晶膜
上に前記画素電極群、スイッチ素子群及び駆動回路素子
群の全てを形成する試みは成されていなかった。
絶縁性物質、例えば透明ガラス基板又は透明石英基板上
に、アモルファスシリコンあるいは多結晶シリコン層を
堆積し、それらアモルファスシリコン又は多結晶シリコ
ン上に画素電極群、スイッチ素子群及び駆動回路素子群
の一部又は全てを形成することにより作られていた。し
かし、電気絶縁性物質上にある半導体シリコン単結晶膜
上に前記画素電極群、スイッチ素子群及び駆動回路素子
群の全てを形成する試みは成されていなかった。
【０００３】
【発明が解決しようとする課題】本発明が解決しようと
する課題は２つある。１つは光によるスイッチングトラ
ンジスタのリーク電流、他の１つは電気絶縁性物質上に
ある単結晶シリコン上に形成されている駆動回路の動作
についてである。
する課題は２つある。１つは光によるスイッチングトラ
ンジスタのリーク電流、他の１つは電気絶縁性物質上に
ある単結晶シリコン上に形成されている駆動回路の動作
についてである。
【０００４】液晶を利用した光弁基板用半導体装置にお
いては、画素電極群が形成されている領域に液晶を介し
て光を照射する。通常、画素電極群に選択給電するため
の各々のスイッチングトランジスタは、対応する各画素
電極に極く近接した箇所に形成されている。このため、
各々のスイッチングトランジスタのある領域のみの遮光
を試みようとしても、画素電極部に照射される光の回り
こみを受け、いくらかの光がスイッチングトランジスタ
領域にも入射してしまう。単結晶シリコン中に光が照射
されると、光の波長によって単結晶シリコン中に発生す
る電子・ホール対の量はいく分異なるが、大量の電子・
ホール対を発生する。スイッチングトランジスタがＭＯ
Ｓ型トランジスタであるとすると、この電子とホールの
一方がドレイン電極に、他方が基板電極に流れこみ、そ
の結果、リーク電流となる。このリーク電流が大きい
と、スイッチングトランジスタのＯＮとＯＦＦ時のドレ
イン電流の比ＯＮ／ＯＦＦ比（以下、単にＯＮ／ＯＦＦ
比と略す。）が大きくとれず、高いコントラスト比のあ
る光弁基板用半導体装置が得られなくなる。
いては、画素電極群が形成されている領域に液晶を介し
て光を照射する。通常、画素電極群に選択給電するため
の各々のスイッチングトランジスタは、対応する各画素
電極に極く近接した箇所に形成されている。このため、
各々のスイッチングトランジスタのある領域のみの遮光
を試みようとしても、画素電極部に照射される光の回り
こみを受け、いくらかの光がスイッチングトランジスタ
領域にも入射してしまう。単結晶シリコン中に光が照射
されると、光の波長によって単結晶シリコン中に発生す
る電子・ホール対の量はいく分異なるが、大量の電子・
ホール対を発生する。スイッチングトランジスタがＭＯ
Ｓ型トランジスタであるとすると、この電子とホールの
一方がドレイン電極に、他方が基板電極に流れこみ、そ
の結果、リーク電流となる。このリーク電流が大きい
と、スイッチングトランジスタのＯＮとＯＦＦ時のドレ
イン電流の比ＯＮ／ＯＦＦ比（以下、単にＯＮ／ＯＦＦ
比と略す。）が大きくとれず、高いコントラスト比のあ
る光弁基板用半導体装置が得られなくなる。
【０００５】又、電気絶縁性物質上の単結晶シリコン
（ＳＯＩ：Silicon On Insulator）はその厚みが通常、
数百オングストロームから２ミクロン位の範囲にあるも
のが使用されることが多い。通常の単結晶シリコン中に
形成される相補型メタル酸化膜半導体回路（以下、ＣＭ
ＯＳ回路と略す。）から成るドライバー回路をそのまま
ＳＯＩウエハの薄い膜厚のシリコン層に形成すると動作
しないことがある。これは、ＳＯＩウエハのシリコン厚
みが薄過ぎると、シリコン基板のある位置の電位を固定
したい時、その位置からある距離離れた位置のコンタク
ト電極で基板電位をとろうとすると、基板とコンタクト
間の抵抗が高すぎるために、基板電位をしっかり固定で
きないためである。
（ＳＯＩ：Silicon On Insulator）はその厚みが通常、
数百オングストロームから２ミクロン位の範囲にあるも
のが使用されることが多い。通常の単結晶シリコン中に
形成される相補型メタル酸化膜半導体回路（以下、ＣＭ
ＯＳ回路と略す。）から成るドライバー回路をそのまま
ＳＯＩウエハの薄い膜厚のシリコン層に形成すると動作
しないことがある。これは、ＳＯＩウエハのシリコン厚
みが薄過ぎると、シリコン基板のある位置の電位を固定
したい時、その位置からある距離離れた位置のコンタク
ト電極で基板電位をとろうとすると、基板とコンタクト
間の抵抗が高すぎるために、基板電位をしっかり固定で
きないためである。
【０００６】本発明は前記した２つの問題点、即ち、ス
イッチングトランジスタの光が照射された時に発生する
リーク電流（以後、光リーク電流と呼ぶ。）及びドライ
バー回路部の基板・コンタクト間抵抗の高抵抗について
解決することを目的としたものである。
イッチングトランジスタの光が照射された時に発生する
リーク電流（以後、光リーク電流と呼ぶ。）及びドライ
バー回路部の基板・コンタクト間抵抗の高抵抗について
解決することを目的としたものである。
【０００７】
【課題を解決するための手段】スイッチングトランジス
タの光リーク電流を低減するには、スイッチングトラン
ジスタが形成される領域の電気絶縁性物質上の単結晶シ
リコンの体積を小さくすれば良い。スイッチングトラン
ジスタのＯＮ時の電流値がある値に決められてしまう
と、トランジスタの長さや幅はある値に決まってしま
う。それ故、シリコンの体積を小さくするには、スイッ
チングトランジスタが形成される領域の単結晶シリコン
の厚みを薄くすれば良い。
タの光リーク電流を低減するには、スイッチングトラン
ジスタが形成される領域の電気絶縁性物質上の単結晶シ
リコンの体積を小さくすれば良い。スイッチングトラン
ジスタのＯＮ時の電流値がある値に決められてしまう
と、トランジスタの長さや幅はある値に決まってしま
う。それ故、シリコンの体積を小さくするには、スイッ
チングトランジスタが形成される領域の単結晶シリコン
の厚みを薄くすれば良い。
【０００８】又、電気絶縁性物質上の単結晶シリコン上
に形成されたＣＭＯＳ回路から成るドライバー回路を動
作させるため、各トランジスタ間の素子分離のための厚
い酸化膜（以下、フィールド酸化膜と略す。）の下に
も、ある厚み以上のシリコンが残るようにする。即ち、
本発明はドライバー回路が形成される領域のシリコンの
厚みをスイッチングトランジスタが形成される領域のシ
リコンの厚みより厚くすることを特徴とする。
に形成されたＣＭＯＳ回路から成るドライバー回路を動
作させるため、各トランジスタ間の素子分離のための厚
い酸化膜（以下、フィールド酸化膜と略す。）の下に
も、ある厚み以上のシリコンが残るようにする。即ち、
本発明はドライバー回路が形成される領域のシリコンの
厚みをスイッチングトランジスタが形成される領域のシ
リコンの厚みより厚くすることを特徴とする。
【０００９】
【作用】その結果、本発明の光弁基板用半導体装置にお
いては、画素電極群に対して選択給電を行うスイッチン
グトランジスタの光リーク電流が少なく、それ故にＯＮ
／ＯＦＦ比の高いスイッチングトランジスタが得られ
る。更に、電気絶縁性物質上の単結晶シリコン上に形成
されたＣＭＯＳ回路から成るドライバー回路も容易に動
作する。
いては、画素電極群に対して選択給電を行うスイッチン
グトランジスタの光リーク電流が少なく、それ故にＯＮ
／ＯＦＦ比の高いスイッチングトランジスタが得られ
る。更に、電気絶縁性物質上の単結晶シリコン上に形成
されたＣＭＯＳ回路から成るドライバー回路も容易に動
作する。
【００１０】以下、図面を参照し本発明の詳細を説明す
る。
る。
【００１１】
【実施例】図２はアクティブマトリクス型装置である光
弁基板用半導体装置の構成を示す斜視図である。２１は
電気絶縁性基板であるシリコン酸化膜（ＳｉＯ2 膜）、
２２は電気絶縁性基板２１の上にある半導体単結晶シリ
コン膜である。２３は各画素を駆動するための駆動電極
であり、この駆動電極２３の下には不透明な単結晶シリ
コンは残っていない。２４は各画素の駆動電極に選択給
電を行うためのスイッチングトランジスタである。図２
では、このスイッチングトランジスタは電界効果型ＭＯ
Ｓトランジスタから成っている。２５は各スイッチング
トランジスタ２４のドレイン電極につながる信号線を示
す。２６は各スイッチングトランジスタのゲート電極に
つながる走査線を示している。２７は各信号線２５に信
号を与えるＸドライバー、２８は各走査線２６に信号を
与えるＹドライバーを示している。各画素の駆動電極２
３、スイッチングトランジスタ２４、信号線２５、走査
線２６、Ｘドライバー２７、Ｙドライバー２８は、半導
体単結晶シリコン膜２２の中や絶縁膜を介して半導体単
結晶シリコン膜２２の上に形成されている。
弁基板用半導体装置の構成を示す斜視図である。２１は
電気絶縁性基板であるシリコン酸化膜（ＳｉＯ2 膜）、
２２は電気絶縁性基板２１の上にある半導体単結晶シリ
コン膜である。２３は各画素を駆動するための駆動電極
であり、この駆動電極２３の下には不透明な単結晶シリ
コンは残っていない。２４は各画素の駆動電極に選択給
電を行うためのスイッチングトランジスタである。図２
では、このスイッチングトランジスタは電界効果型ＭＯ
Ｓトランジスタから成っている。２５は各スイッチング
トランジスタ２４のドレイン電極につながる信号線を示
す。２６は各スイッチングトランジスタのゲート電極に
つながる走査線を示している。２７は各信号線２５に信
号を与えるＸドライバー、２８は各走査線２６に信号を
与えるＹドライバーを示している。各画素の駆動電極２
３、スイッチングトランジスタ２４、信号線２５、走査
線２６、Ｘドライバー２７、Ｙドライバー２８は、半導
体単結晶シリコン膜２２の中や絶縁膜を介して半導体単
結晶シリコン膜２２の上に形成されている。
【００１２】図３は図２の破線２９に囲まれた領域の光
弁基板用半導体装置の断面図を示す。図３は右半分が画
素部を、左半分がドライバー回路部を表している。３１
は電気絶縁性物質であるシリコン酸化膜（ＳｉＯ2 膜）
を示している。３２は半導体単結晶シリコン膜の内、薄
いＰ型不純物からなるＰ−ウエル、３３はドレイン電
極、３４はソース電極、３５は多結晶シリコンからなる
ゲート電極、３６はＳｉＯ2 膜からなるゲート絶縁膜を
それぞれ示し、これらから電界効果型トランジスタから
なるスイッチングトランジスタが形成されている。ここ
で、３３のドレイン電極はアルミにより形成されている
信号線３１４と接続されている。又、３５のゲート電極
は画素部に通る走査線２６をも兼ねている。３７は透明
を保つ程度に薄い多結晶シリコンから成る画素部の駆動
用電極を示し、スイッチングトランジスタのソース電極
と直接接続されている。３８は多結晶シリコンからなる
ゲート電極３５、３１２とアルミからなるメタル層３１
４の電気的分離のために堆積されたＳｉＯ2 膜である。
又、３１８はスイッチングトランジスタのゲート電極３
５と画素部の駆動電極３７の電気的分離のために堆積さ
れた薄いＳｉＯ2 膜である。３９は素子分離のために、
単結晶シリコンを熱酸化することによって形成された厚
いＳｉＯ2 膜であり、以後フィールド酸化膜と呼ぶこと
にする。
弁基板用半導体装置の断面図を示す。図３は右半分が画
素部を、左半分がドライバー回路部を表している。３１
は電気絶縁性物質であるシリコン酸化膜（ＳｉＯ2 膜）
を示している。３２は半導体単結晶シリコン膜の内、薄
いＰ型不純物からなるＰ−ウエル、３３はドレイン電
極、３４はソース電極、３５は多結晶シリコンからなる
ゲート電極、３６はＳｉＯ2 膜からなるゲート絶縁膜を
それぞれ示し、これらから電界効果型トランジスタから
なるスイッチングトランジスタが形成されている。ここ
で、３３のドレイン電極はアルミにより形成されている
信号線３１４と接続されている。又、３５のゲート電極
は画素部に通る走査線２６をも兼ねている。３７は透明
を保つ程度に薄い多結晶シリコンから成る画素部の駆動
用電極を示し、スイッチングトランジスタのソース電極
と直接接続されている。３８は多結晶シリコンからなる
ゲート電極３５、３１２とアルミからなるメタル層３１
４の電気的分離のために堆積されたＳｉＯ2 膜である。
又、３１８はスイッチングトランジスタのゲート電極３
５と画素部の駆動電極３７の電気的分離のために堆積さ
れた薄いＳｉＯ2 膜である。３９は素子分離のために、
単結晶シリコンを熱酸化することによって形成された厚
いＳｉＯ2 膜であり、以後フィールド酸化膜と呼ぶこと
にする。
【００１３】次にドライバー回路部の構成の一部を説明
する。３２' は単結晶シリコン膜の内、薄いＮ型不純物
から成るＮウエル、３１０と３１１はそれぞれ濃度の高
いＰ型不純物からなるソース電極とドレイン電極、３１
２は多結晶シリコンからなるゲート電極、３１３はシリ
コン酸化膜からなるゲート絶縁膜を表している。これら
からＰ型の電界効果型ＭＯＳトランジスタが形成されて
いる。図３の左半分はドライバー回路部のほんの一部を
示しているが、同図ではドライバー回路部のＰ型トラン
ジスタのドレイン電極３１１の電位を基板（ここではＮ
ウエル３２' ）の電位と同じにするために、アルミ３１
４により基板と同じ型であるＮ型不純物が高濃度に形成
されたＮ+ 領域３１５と接続されている。ところが、フ
ィールド酸化膜の下の単結晶シリコン領域３１６が非常
に薄いと、そこの箇所が高抵抗となり、Ｐ型トランジス
タのドレイン電極とＮウエル基板を同電位にすることが
難しくなる。この時、ドライバー回路は動きにくくな
る。故にドライバー回路部のフィールド酸化膜の下の単
結晶シリコン領域３１６の厚みはある値以上にして、そ
の領域の抵抗を下げる必要がある。このため、図３中で
画素部のＮ型トランジスタ部及びドライバー回路部のＰ
型トランジスタ部の単結晶シリコンの厚みの最も厚い値
ｔｓは、少なくともドライバー回路部ではある値以上に
する必要がある。
する。３２' は単結晶シリコン膜の内、薄いＮ型不純物
から成るＮウエル、３１０と３１１はそれぞれ濃度の高
いＰ型不純物からなるソース電極とドレイン電極、３１
２は多結晶シリコンからなるゲート電極、３１３はシリ
コン酸化膜からなるゲート絶縁膜を表している。これら
からＰ型の電界効果型ＭＯＳトランジスタが形成されて
いる。図３の左半分はドライバー回路部のほんの一部を
示しているが、同図ではドライバー回路部のＰ型トラン
ジスタのドレイン電極３１１の電位を基板（ここではＮ
ウエル３２' ）の電位と同じにするために、アルミ３１
４により基板と同じ型であるＮ型不純物が高濃度に形成
されたＮ+ 領域３１５と接続されている。ところが、フ
ィールド酸化膜の下の単結晶シリコン領域３１６が非常
に薄いと、そこの箇所が高抵抗となり、Ｐ型トランジス
タのドレイン電極とＮウエル基板を同電位にすることが
難しくなる。この時、ドライバー回路は動きにくくな
る。故にドライバー回路部のフィールド酸化膜の下の単
結晶シリコン領域３１６の厚みはある値以上にして、そ
の領域の抵抗を下げる必要がある。このため、図３中で
画素部のＮ型トランジスタ部及びドライバー回路部のＰ
型トランジスタ部の単結晶シリコンの厚みの最も厚い値
ｔｓは、少なくともドライバー回路部ではある値以上に
する必要がある。
【００１４】３１７は電気的絶縁性物質３１の下にある
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質３１を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質３１を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜３１７は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質３１を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質３１を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜３１７は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
【００１５】図４は画素部のスイッチングトランジスタ
の断面図を示す。４１は電気絶縁性物質である厚さ約１
μｍのＳｉＯ2 膜、４２は電気絶縁性物質であるＳｉＯ
2 膜４１上に島状に形成された半導体単結晶シリコン、
４３と４４はそれぞれＮ型ＭＯＳトランジスタのソース
電極とドレイン電極、４５は多結晶シリコン膜からなる
ゲート電極、４６はＳｉＯ2 から成るゲート酸化膜を示
している。破線で示す４７はドレイン電極４４とゲート
電極４５に正の電圧を加えた時に生じる空乏層の境界を
表している。空乏層は破線４７の上及び右側に生じる。
４８は入射光を４９と４１０はそれぞれ入射光４８によ
って空乏層内に生じた電子とホールを表している。光に
よって発生した電子４９は空乏層内の電界によりドレイ
ン電極へ達し、ドレイン電流となる。一方、ホールは基
板電極が近くにあれば、そこに達するが、ない場合には
空乏層の境界４７付近に蓄積し、ソース・基板間の電位
障壁を低め、ソース電極から電子を引き出す役割も果た
してしまう。このように光により空乏層内に発生した電
子・ホール対はリーク電流を増大させ、トランジスタ特
性、特にＯＮ／ＯＦＦ比を低める役目をしてしまう。
の断面図を示す。４１は電気絶縁性物質である厚さ約１
μｍのＳｉＯ2 膜、４２は電気絶縁性物質であるＳｉＯ
2 膜４１上に島状に形成された半導体単結晶シリコン、
４３と４４はそれぞれＮ型ＭＯＳトランジスタのソース
電極とドレイン電極、４５は多結晶シリコン膜からなる
ゲート電極、４６はＳｉＯ2 から成るゲート酸化膜を示
している。破線で示す４７はドレイン電極４４とゲート
電極４５に正の電圧を加えた時に生じる空乏層の境界を
表している。空乏層は破線４７の上及び右側に生じる。
４８は入射光を４９と４１０はそれぞれ入射光４８によ
って空乏層内に生じた電子とホールを表している。光に
よって発生した電子４９は空乏層内の電界によりドレイ
ン電極へ達し、ドレイン電流となる。一方、ホールは基
板電極が近くにあれば、そこに達するが、ない場合には
空乏層の境界４７付近に蓄積し、ソース・基板間の電位
障壁を低め、ソース電極から電子を引き出す役割も果た
してしまう。このように光により空乏層内に発生した電
子・ホール対はリーク電流を増大させ、トランジスタ特
性、特にＯＮ／ＯＦＦ比を低める役目をしてしまう。
【００１６】この光によるリーク電流を低減するには、
トランジスタが形成されているシリコンの体積をできる
だけ小さくすれば良い。しかし、トランジスタの所望の
電流値が決められている時、トランジスタの長さや幅は
自ずと決められてしまう。その場合、シリコンの体積を
小さくするにはトランジスタが形成されている領域のシ
リコンの厚みを小さくすれば良いことになる。即ち、図
４に示すシリコンの厚みｔｓをできるだけ小さくすれば
良い。
トランジスタが形成されているシリコンの体積をできる
だけ小さくすれば良い。しかし、トランジスタの所望の
電流値が決められている時、トランジスタの長さや幅は
自ずと決められてしまう。その場合、シリコンの体積を
小さくするにはトランジスタが形成されている領域のシ
リコンの厚みを小さくすれば良いことになる。即ち、図
４に示すシリコンの厚みｔｓをできるだけ小さくすれば
良い。
【００１７】図５は、光の照射時とＯＦＦ時のドレイン
電流とゲート電圧の関係を示す。破線が光照射時、実線
が光ＯＦＦ時の特性を示している。ゲート電圧が十分大
きい値になり、トランジスタのチャネルに十分大きい電
流値が流れるようになると、光の照射時とＯＦＦ時の電
流値は一致するようになる。ここで、光リーク電流はゲ
ート電圧ＶG がゼロの時の光照射時のドレイン電流ｉOL
とする。
電流とゲート電圧の関係を示す。破線が光照射時、実線
が光ＯＦＦ時の特性を示している。ゲート電圧が十分大
きい値になり、トランジスタのチャネルに十分大きい電
流値が流れるようになると、光の照射時とＯＦＦ時の電
流値は一致するようになる。ここで、光リーク電流はゲ
ート電圧ＶG がゼロの時の光照射時のドレイン電流ｉOL
とする。
【００１８】図６は、同一の長さと幅を持つＭＯＳトラ
ンジスタのシリコンの厚みを変えた時、同一強度の光を
照射した時の光リーク電流ｉOLとシリコン厚みｔｓの測
定結果を示している。予想されるようにシリコンの厚み
ｔｓが薄い程、光リーク電流は少なくなる。このよう
に、本発明の光弁基板用半導体装置では、画素電極群に
選択給電を行うスイッチ素子群、即ち、ＭＯＳトランジ
スタが形成されている領域のシリコン厚みはそのスイッ
チ素子群を駆動するための駆動回路素子群が形成されて
いる領域のシリコン厚みより薄いことを特徴としてい
る。
ンジスタのシリコンの厚みを変えた時、同一強度の光を
照射した時の光リーク電流ｉOLとシリコン厚みｔｓの測
定結果を示している。予想されるようにシリコンの厚み
ｔｓが薄い程、光リーク電流は少なくなる。このよう
に、本発明の光弁基板用半導体装置では、画素電極群に
選択給電を行うスイッチ素子群、即ち、ＭＯＳトランジ
スタが形成されている領域のシリコン厚みはそのスイッ
チ素子群を駆動するための駆動回路素子群が形成されて
いる領域のシリコン厚みより薄いことを特徴としてい
る。
【００１９】図１は、図２の破線２９に囲まれた領域の
本発明の光弁基板用半導体装置の断面図を示す。図３の
場合と同様、図１は右半分が画素部を、左半分がドライ
バー回路部を表している。図１において、１１は電気絶
縁性物質であるシリコン酸化膜（ＳｉＯ2 膜）を示して
いる。１２は半導体単結晶シリコン膜の内、薄いＰ型不
純物から成るＰウエル、１３はドレイン電極、１４はソ
ース電極、１５は多結晶シリコンから成るゲート電極、
１６はＳｉＯ2 膜から成るゲート絶縁膜をそれぞれ示
し、これらから電界効果型ＭＯＳトランジスタから成る
スイッチングトランジスタが形成されている。ここで１
３のドレイン電極はアルミにより形成されている信号線
１１４と接続されている。又、１５のゲート電極は画素
部に通る走査線２６をも兼ねている。１７は透明を保つ
程度に薄い多結晶シリコンから成る画素部の駆動電極を
示し、スイッチングトランジスタのソース電極と直接接
続されている。１８はゲート電極１５、１１２とアルミ
から成るメタル層１１４の電気的分離のために堆積され
たＳｉＯ2 膜である。又、１１８はスイッチングトラン
ジスタのゲート電極１５と画素部の駆動電極１７の電気
的分離のために堆積された薄いＳｉＯ2 膜である。１９
は素子分離のために、単結晶シリコンを熱酸化すること
によって形成された厚いＳｉＯ2 膜であり、フィールド
酸化膜と呼ぶ。
本発明の光弁基板用半導体装置の断面図を示す。図３の
場合と同様、図１は右半分が画素部を、左半分がドライ
バー回路部を表している。図１において、１１は電気絶
縁性物質であるシリコン酸化膜（ＳｉＯ2 膜）を示して
いる。１２は半導体単結晶シリコン膜の内、薄いＰ型不
純物から成るＰウエル、１３はドレイン電極、１４はソ
ース電極、１５は多結晶シリコンから成るゲート電極、
１６はＳｉＯ2 膜から成るゲート絶縁膜をそれぞれ示
し、これらから電界効果型ＭＯＳトランジスタから成る
スイッチングトランジスタが形成されている。ここで１
３のドレイン電極はアルミにより形成されている信号線
１１４と接続されている。又、１５のゲート電極は画素
部に通る走査線２６をも兼ねている。１７は透明を保つ
程度に薄い多結晶シリコンから成る画素部の駆動電極を
示し、スイッチングトランジスタのソース電極と直接接
続されている。１８はゲート電極１５、１１２とアルミ
から成るメタル層１１４の電気的分離のために堆積され
たＳｉＯ2 膜である。又、１１８はスイッチングトラン
ジスタのゲート電極１５と画素部の駆動電極１７の電気
的分離のために堆積された薄いＳｉＯ2 膜である。１９
は素子分離のために、単結晶シリコンを熱酸化すること
によって形成された厚いＳｉＯ2 膜であり、フィールド
酸化膜と呼ぶ。
【００２０】次にドライバー回路部の構成の一部を説明
する。１２' は単結晶シリコン膜の内、薄いＮ型不純物
から成るＮウエル、１１０と１１１はそれぞれ濃度の高
いＰ型不純物から成るソース電極とドレイン電極、１１
２は多結晶シリコン膜から成るゲート電極、１１３はシ
リコン酸化膜から成るゲート絶縁膜を表している。これ
らからＰ型の電界効果型ＭＯＳトランジスタが形成され
ている。図１の左半分はドライバー回路部のほんの一部
を示しているが、同図ではドライバー回路部のＰ型トラ
ンジスタのドレイン電極１１１の電位を基板（ここでは
Ｎウエル１２'）の電位と同じにするために、アルミ１
１４により基板と同じ型であるＮ型不純物が高濃度に形
成されたＮ+ 領域１１５と接続されている。
する。１２' は単結晶シリコン膜の内、薄いＮ型不純物
から成るＮウエル、１１０と１１１はそれぞれ濃度の高
いＰ型不純物から成るソース電極とドレイン電極、１１
２は多結晶シリコン膜から成るゲート電極、１１３はシ
リコン酸化膜から成るゲート絶縁膜を表している。これ
らからＰ型の電界効果型ＭＯＳトランジスタが形成され
ている。図１の左半分はドライバー回路部のほんの一部
を示しているが、同図ではドライバー回路部のＰ型トラ
ンジスタのドレイン電極１１１の電位を基板（ここでは
Ｎウエル１２'）の電位と同じにするために、アルミ１
１４により基板と同じ型であるＮ型不純物が高濃度に形
成されたＮ+ 領域１１５と接続されている。
【００２１】図１の本発明の光弁基板用半導体装置にお
いては、図１に示すようにドライバー回路部のシリコン
厚みｔS1は、画素部のスイッチングトランジスタが形成
されている箇所のシリコン厚みｔs2より厚い。このた
め、ドライバー回路部に形成されたフィールド酸化膜下
のシリコン層１１６の厚みをある値以上にすることがで
き、その箇所の抵抗を十分に低くすることができ、Ｐ型
トランジスタのドレイン電極とＮウエル基板を同電位に
することが可能となる。
いては、図１に示すようにドライバー回路部のシリコン
厚みｔS1は、画素部のスイッチングトランジスタが形成
されている箇所のシリコン厚みｔs2より厚い。このた
め、ドライバー回路部に形成されたフィールド酸化膜下
のシリコン層１１６の厚みをある値以上にすることがで
き、その箇所の抵抗を十分に低くすることができ、Ｐ型
トランジスタのドレイン電極とＮウエル基板を同電位に
することが可能となる。
【００２２】１１７は電気的絶縁性物質１１の下にある
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質１１を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質１１を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜１１７は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質１１を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質１１を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜１１７は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
【００２３】１１８はプラズマ窒化膜からなるパッシベ
ーション膜、１１９は透明な接着剤、１２０は透明な石
英基板又はガラス板である。図７（ａ）〜（ｅ）の工程
断面図により本発明の光弁基板用半導体装置の製造方法
を説明する。７１は厚みが約６００μｍの厚い単結晶シ
リコン基板、７２は厚みが約１μｍのシリコン酸化膜、
７３は厚みが約１μｍの単結晶シリコンを示す。この三
層から成るシリコンウエハは一般にＳＯＩ（Silicon On
Insulator :絶縁物上のシリコン）ウエハと呼ばれてい
る。本発明の光弁基板用半導体装置は、通常のＩＣ製造
工程を経て、薄い単結晶シリコン層７３の中にドライバ
ー回路及び画素駆動用電極を選択給電するためのスイッ
チングトランジスタ群を形成し、その後、図１に示すよ
うに透明な接着剤１１９により透明なガラス基板１２０
と薄い単結晶シリコン７３側において接着し、最後に厚
い単結晶シリコン基板７１を除去して作成する。図７は
ＩＣ製造工程の内のごく初期の工程を示している。 図
７（ｂ）において、レジスト７４を塗布する。図７
（ｃ）において、露光、現像を行った後、将来画素部に
なる領域の上のレジストを除去する。図７（ｄ）におい
て、ドライエッチングによりレジストが除去されている
箇所の単結晶シリコン層をある厚みだけエッチングす
る。図７（ｅ）はレジスト７４を除去した後の本発明の
半導体装置の工程断面図を示している。図面の左側のＳ
ＯＩ層７５の厚みはｔs1であり、右側のＳＯＩ層７６の
厚みはｔS2であり、ｔS1はｔs2より厚い。この後の工程
で図面の左側のＳＯＩ層７５の中にドライバー回路を、
又図面の右側のＳＯＩ層７６の中に画素電極を選択給電
するためのスイッチングトランジスタ群を作る。
ーション膜、１１９は透明な接着剤、１２０は透明な石
英基板又はガラス板である。図７（ａ）〜（ｅ）の工程
断面図により本発明の光弁基板用半導体装置の製造方法
を説明する。７１は厚みが約６００μｍの厚い単結晶シ
リコン基板、７２は厚みが約１μｍのシリコン酸化膜、
７３は厚みが約１μｍの単結晶シリコンを示す。この三
層から成るシリコンウエハは一般にＳＯＩ（Silicon On
Insulator :絶縁物上のシリコン）ウエハと呼ばれてい
る。本発明の光弁基板用半導体装置は、通常のＩＣ製造
工程を経て、薄い単結晶シリコン層７３の中にドライバ
ー回路及び画素駆動用電極を選択給電するためのスイッ
チングトランジスタ群を形成し、その後、図１に示すよ
うに透明な接着剤１１９により透明なガラス基板１２０
と薄い単結晶シリコン７３側において接着し、最後に厚
い単結晶シリコン基板７１を除去して作成する。図７は
ＩＣ製造工程の内のごく初期の工程を示している。 図
７（ｂ）において、レジスト７４を塗布する。図７
（ｃ）において、露光、現像を行った後、将来画素部に
なる領域の上のレジストを除去する。図７（ｄ）におい
て、ドライエッチングによりレジストが除去されている
箇所の単結晶シリコン層をある厚みだけエッチングす
る。図７（ｅ）はレジスト７４を除去した後の本発明の
半導体装置の工程断面図を示している。図面の左側のＳ
ＯＩ層７５の厚みはｔs1であり、右側のＳＯＩ層７６の
厚みはｔS2であり、ｔS1はｔs2より厚い。この後の工程
で図面の左側のＳＯＩ層７５の中にドライバー回路を、
又図面の右側のＳＯＩ層７６の中に画素電極を選択給電
するためのスイッチングトランジスタ群を作る。
【００２４】図８（ａ）〜（ｇ）の工程断面図により本
発明の光弁基板用半導体装置の製造方法の他の実施例を
説明する。図８（ａ）において、８１は厚みが約６００
μｍの厚い単結晶シリコン基板、８２は厚みが約１μｍ
のシリコン酸化膜、８３は厚みが約１μｍの単結晶シリ
コン層（ＳＯＩ層）を示す。上記三層によりＳＯＩウエ
ハを形成している。このＳＯＩウエハを熱酸化し、厚み
数百Åのシリコン酸化膜ＳｉＯ2 ８４を形成する。
発明の光弁基板用半導体装置の製造方法の他の実施例を
説明する。図８（ａ）において、８１は厚みが約６００
μｍの厚い単結晶シリコン基板、８２は厚みが約１μｍ
のシリコン酸化膜、８３は厚みが約１μｍの単結晶シリ
コン層（ＳＯＩ層）を示す。上記三層によりＳＯＩウエ
ハを形成している。このＳＯＩウエハを熱酸化し、厚み
数百Åのシリコン酸化膜ＳｉＯ2 ８４を形成する。
【００２５】次に図８（ｂ）に示すように、厚みが約１
５００Åのシリコン窒化膜８５を堆積した後、レジスト
８６を塗布する。図８（ｃ）に示すように露光、現像工
程により、将来画素部の電極群を選択給電するためのス
イッチングトランジスタ群が形成される領域上のレジス
トを除去し、ドライエッチングにより、その箇所のシリ
コン窒化膜を除去する。図８（ｄ）に示すように、図面
左側に残っていたレジスト８６を除去する。図８（ｅ）
において、酸化することにより例えば厚み５０００Å〜
１μｍの厚いシリコン酸化膜８７を形成する。図面左側
では、シリコン窒化膜８５が残っており、この酸化によ
っても酸化されず、酸化膜の厚みは増えないで、数百Å
のままである。図８（ｆ）において、シリコン窒化膜８
５を除去する。最後に、図８（ｇ）において、薄いシリ
コン酸化膜８４と厚いシリコン酸化膜８７をフッ酸溶液
により除去する。
５００Åのシリコン窒化膜８５を堆積した後、レジスト
８６を塗布する。図８（ｃ）に示すように露光、現像工
程により、将来画素部の電極群を選択給電するためのス
イッチングトランジスタ群が形成される領域上のレジス
トを除去し、ドライエッチングにより、その箇所のシリ
コン窒化膜を除去する。図８（ｄ）に示すように、図面
左側に残っていたレジスト８６を除去する。図８（ｅ）
において、酸化することにより例えば厚み５０００Å〜
１μｍの厚いシリコン酸化膜８７を形成する。図面左側
では、シリコン窒化膜８５が残っており、この酸化によ
っても酸化されず、酸化膜の厚みは増えないで、数百Å
のままである。図８（ｆ）において、シリコン窒化膜８
５を除去する。最後に、図８（ｇ）において、薄いシリ
コン酸化膜８４と厚いシリコン酸化膜８７をフッ酸溶液
により除去する。
【００２６】この結果、図８（ｇ）に示すように、将来
ドライバー回路が形成される図面の左側の領域において
は厚みｔS1の将来画素電極の駆動用トランジストが形成
される図面の右側の領域において厚みｔS2の単結晶シリ
コンの領域が得られる。図７（ｅ）及び図８（ｇ）にお
いて、例えばｔS1は約１μｍ、ｔS2は０．２〜０．５μ
ｍの厚みを持つ。
ドライバー回路が形成される図面の左側の領域において
は厚みｔS1の将来画素電極の駆動用トランジストが形成
される図面の右側の領域において厚みｔS2の単結晶シリ
コンの領域が得られる。図７（ｅ）及び図８（ｇ）にお
いて、例えばｔS1は約１μｍ、ｔS2は０．２〜０．５μ
ｍの厚みを持つ。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明の
光弁基板用半導体装置は、画素電極群に選択給電を行う
スイッチングトランジスタが形成される領域のシリコン
の厚みｔS2が例えば０．２〜０．５μｍと薄いために、
光が照射された時のスイッチングトランジスタのリーク
電流は小さく、又、画素電極を駆動させるための駆動回
路が形成される領域のシリコン厚みｔS1は約１μｍと比
較的に厚いために、素子分離領域であるフィールド酸化
膜下にまだ約０．５μｍ以上の単結晶シリコン層が残
り、基板電位が容易にとれ、駆動回路が容易に動作し易
いという優れた利点を持つ。
光弁基板用半導体装置は、画素電極群に選択給電を行う
スイッチングトランジスタが形成される領域のシリコン
の厚みｔS2が例えば０．２〜０．５μｍと薄いために、
光が照射された時のスイッチングトランジスタのリーク
電流は小さく、又、画素電極を駆動させるための駆動回
路が形成される領域のシリコン厚みｔS1は約１μｍと比
較的に厚いために、素子分離領域であるフィールド酸化
膜下にまだ約０．５μｍ以上の単結晶シリコン層が残
り、基板電位が容易にとれ、駆動回路が容易に動作し易
いという優れた利点を持つ。
【図１】本発明の光弁基板用半導体装置の構造断面図で
ある。
ある。
【図２】光弁基板用半導体装置の構成を示す斜視図であ
る。
る。
【図３】光弁基板用半導体装置の構造断面図である。
【図４】画素部のスイッチングトランジスタの構造断面
図である。
図である。
【図５】光照射時と非照射時のドレイン電流とゲート電
圧の関係を示すグラフである。
圧の関係を示すグラフである。
【図６】光リーク電流とシリコン厚みの関係を示すグラ
フである。
フである。
【図７】本発明の半導体装置の製造工程を示す工程断面
図である。
図である。
【図８】本発明の半導体装置の製造工程を示す工程断面
図である。
図である。
１１ シリコン酸化膜 １９ フィールド酸化膜 ４２ 単結晶シリコン ７１，８１ 単結晶シリコン基板 ７２，８２ シリコン酸化膜 ７３，８３ 単結晶シリコン層 １１６ フィールド酸化膜下の単結晶シリコン層 １１９ 接着剤 １２０ ガラス基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 恒夫 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 昭59−200288（ＪＰ，Ａ) 特開 平３−7911（ＪＰ，Ａ) 特開 昭62−223781（ＪＰ，Ａ) 特開 平４−219558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1345 G02F 1/1333 H01L 29/78
Claims (2)
- 【請求項１】 膜状の電気絶縁性基板上にある半導体シ
リコン単結晶膜上に、画素電極群に対して選択給電を行
うスイッチ素子群と前記スイッチ素子群を選択動作させ
る駆動回路素子群が形成された光弁基板用半導体装置に
おいて、 前記画素電極群に対して選択給電を行う前記スイッチ素
子群が形成される領域の半導体単結晶シリコン層の厚み
は、駆動回路素子群が形成される領域の単結晶シリコン
層の厚みより薄く、且つ前記画素電極群、前記スイッチ
群、及び駆動回路素子群に対して前記電気絶縁性基板と
反対側表面に、パッシベーション膜及び接着剤を介して
ガラス基板が配置され、前記駆動素子の一部は、前記半
導体シリコン単結晶膜を残し、その上に形成されたフィ
ールド酸化膜を跨いで前記半導体シリコン単結晶膜表面
部に形成された高濃度不純物領域に接続されて、前記駆
動素子の一部と前記駆動素子群が形成された半導体シリ
コン単結晶膜基板との電位を同電位にし、液晶層は、前
記電気絶縁性基板に対して、前記単結晶シリコン層が形
成されている側と反対側に配置されていることを特徴と
する光弁基板用半導体装置。 - 【請求項２】 前記電気絶縁性基板は、シリコン酸化膜
である請求項１記載の光弁基板用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33678891A JP3179160B2 (ja) | 1991-12-19 | 1991-12-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33678891A JP3179160B2 (ja) | 1991-12-19 | 1991-12-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05323362A JPH05323362A (ja) | 1993-12-07 |
| JP3179160B2 true JP3179160B2 (ja) | 2001-06-25 |
Family
ID=18302697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33678891A Expired - Lifetime JP3179160B2 (ja) | 1991-12-19 | 1991-12-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179160B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020222A (en) * | 1997-12-16 | 2000-02-01 | Advanced Micro Devices, Inc. | Silicon oxide insulator (SOI) semiconductor having selectively linked body |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1991
- 1991-12-19 JP JP33678891A patent/JP3179160B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05323362A (ja) | 1993-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942441A (en) | Thin film semiconductor device and method of manufacturing the same | |
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| JP3072326B2 (ja) | 半導体単結晶薄膜基板光弁装置とその製造方法 | |
| US4918504A (en) | Active matrix cell | |
| JP3535307B2 (ja) | 半導体装置 | |
| JPH0798460A (ja) | 半導体装置及び光弁装置 | |
| JPH0945930A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10125928A (ja) | 半導体集積回路及びその作製方法 | |
| JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPH11281997A (ja) | 回路基板、その製造方法および液晶表示装置 | |
| JP2850072B2 (ja) | 半導体装置 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
| JPH04115231A (ja) | 光弁基板用半導体装置 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP3469183B2 (ja) | 液晶表示装置 | |
| JP3513701B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |