JP3179160B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3179160B2
JP3179160B2 JP33678891A JP33678891A JP3179160B2 JP 3179160 B2 JP3179160 B2 JP 3179160B2 JP 33678891 A JP33678891 A JP 33678891A JP 33678891 A JP33678891 A JP 33678891A JP 3179160 B2 JP3179160 B2 JP 3179160B2
Authority
JP
Japan
Prior art keywords
silicon
film
substrate
single crystal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33678891A
Other languages
Japanese (ja)
Other versions
JPH05323362A (en
Inventor
邦博 高橋
芳和 小島
英明 石神
恒夫 山崎
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP33678891A priority Critical patent/JP3179160B2/en
Publication of JPH05323362A publication Critical patent/JPH05323362A/en
Application granted granted Critical
Publication of JP3179160B2 publication Critical patent/JP3179160B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は直視型表示装置や投影型
表示装置等に用いられる平板型光弁の駆動用基板装置に
関する。より詳しくは、電気絶縁性物質上にある半導体
シリコン単結晶膜上に画素電極群、スイッチ素子群、及
び駆動回路素子群が形成された半導体集積回路基板装置
に関する。この基板装置は例えば液晶パネルに一体的に
組み込まれ、いわゆるアクティブマトリクス装置を構成
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate device for driving a flat light valve used in a direct-view display device or a projection display device. More specifically, the present invention relates to a semiconductor integrated circuit substrate device in which a pixel electrode group, a switch element group, and a drive circuit element group are formed on a semiconductor silicon single crystal film on an electrically insulating material. This substrate device is integrated into a liquid crystal panel, for example, to constitute a so-called active matrix device.

【0002】[0002]

【従来の技術】従来、アクティブマトリクス装置は電気
絶縁性物質、例えば透明ガラス基板又は透明石英基板上
に、アモルファスシリコンあるいは多結晶シリコン層を
堆積し、それらアモルファスシリコン又は多結晶シリコ
ン上に画素電極群、スイッチ素子群及び駆動回路素子群
の一部又は全てを形成することにより作られていた。し
かし、電気絶縁性物質上にある半導体シリコン単結晶膜
上に前記画素電極群、スイッチ素子群及び駆動回路素子
群の全てを形成する試みは成されていなかった。
2. Description of the Related Art Conventionally, an active matrix device deposits an amorphous silicon or polycrystalline silicon layer on an electrically insulating substance, for example, a transparent glass substrate or a transparent quartz substrate, and forms a pixel electrode group on the amorphous silicon or polycrystalline silicon. , And some or all of the switch element group and the drive circuit element group. However, no attempt has been made to form all of the pixel electrode group, the switch element group, and the drive circuit element group on the semiconductor silicon single crystal film on the electrically insulating material.

【0003】[0003]

【発明が解決しようとする課題】本発明が解決しようと
する課題は2つある。1つは光によるスイッチングトラ
ンジスタのリーク電流、他の1つは電気絶縁性物質上に
ある単結晶シリコン上に形成されている駆動回路の動作
についてである。
There are two problems to be solved by the present invention. One is a leakage current of a switching transistor due to light, and the other is an operation of a driver circuit formed on single crystal silicon on an electrically insulating material.

【0004】液晶を利用した光弁基板用半導体装置にお
いては、画素電極群が形成されている領域に液晶を介し
て光を照射する。通常、画素電極群に選択給電するため
の各々のスイッチングトランジスタは、対応する各画素
電極に極く近接した箇所に形成されている。このため、
各々のスイッチングトランジスタのある領域のみの遮光
を試みようとしても、画素電極部に照射される光の回り
こみを受け、いくらかの光がスイッチングトランジスタ
領域にも入射してしまう。単結晶シリコン中に光が照射
されると、光の波長によって単結晶シリコン中に発生す
る電子・ホール対の量はいく分異なるが、大量の電子・
ホール対を発生する。スイッチングトランジスタがMO
S型トランジスタであるとすると、この電子とホールの
一方がドレイン電極に、他方が基板電極に流れこみ、そ
の結果、リーク電流となる。このリーク電流が大きい
と、スイッチングトランジスタのONとOFF時のドレ
イン電流の比ON/OFF比(以下、単にON/OFF
比と略す。)が大きくとれず、高いコントラスト比のあ
る光弁基板用半導体装置が得られなくなる。
In a semiconductor device for a light valve substrate using a liquid crystal, a region where a pixel electrode group is formed is irradiated with light through the liquid crystal. Usually, each switching transistor for selectively supplying power to the pixel electrode group is formed at a location very close to the corresponding pixel electrode. For this reason,
Even if an attempt is made to block light only in a certain region of each switching transistor, some light enters the switching transistor region due to the sneak of light applied to the pixel electrode portion. When light is irradiated into single-crystal silicon, the amount of electron-hole pairs generated in single-crystal silicon varies somewhat depending on the wavelength of light, but a large amount of electrons
Generate a pair of holes. Switching transistor is MO
If the transistor is an S-type transistor, one of the electrons and holes flows into the drain electrode and the other flows into the substrate electrode, resulting in a leakage current. If this leakage current is large, the ON / OFF ratio of the drain current when the switching transistor is ON and OFF (hereinafter simply referred to as ON / OFF ratio)
Abbreviated as ratio. ) Cannot be obtained, and a semiconductor device for a light valve substrate having a high contrast ratio cannot be obtained.

【0005】又、電気絶縁性物質上の単結晶シリコン
(SOI:Silicon On Insulator)はその厚みが通常、
数百オングストロームから2ミクロン位の範囲にあるも
のが使用されることが多い。通常の単結晶シリコン中に
形成される相補型メタル酸化膜半導体回路(以下、CM
OS回路と略す。)から成るドライバー回路をそのまま
SOIウエハの薄い膜厚のシリコン層に形成すると動作
しないことがある。これは、SOIウエハのシリコン厚
みが薄過ぎると、シリコン基板のある位置の電位を固定
したい時、その位置からある距離離れた位置のコンタク
ト電極で基板電位をとろうとすると、基板とコンタクト
間の抵抗が高すぎるために、基板電位をしっかり固定で
きないためである。
[0005] In addition, single crystal silicon (SOI: Silicon On Insulator) on an electrically insulating material usually has a thickness of
Those in the range of hundreds of angstroms to about 2 microns are often used. A complementary metal oxide semiconductor circuit (hereinafter, CM) formed in normal single crystal silicon
Abbreviated as OS circuit. ) May not operate if it is formed on a thin silicon layer of an SOI wafer as it is. This is because when the silicon thickness of the SOI wafer is too thin, when the potential of a certain position of the silicon substrate is to be fixed, and when the potential of the substrate is to be taken at a contact electrode located at a certain distance from the position, the resistance between the substrate and the contact is reduced. Is too high to fix the substrate potential firmly.

【0006】本発明は前記した2つの問題点、即ち、ス
イッチングトランジスタの光が照射された時に発生する
リーク電流(以後、光リーク電流と呼ぶ。)及びドライ
バー回路部の基板・コンタクト間抵抗の高抵抗について
解決することを目的としたものである。
The present invention has the two problems described above, namely, a leakage current (hereinafter referred to as a light leakage current) generated when light from a switching transistor is irradiated and a high resistance between a substrate and a contact of a driver circuit portion. The purpose is to solve resistance.

【0007】[0007]

【課題を解決するための手段】スイッチングトランジス
タの光リーク電流を低減するには、スイッチングトラン
ジスタが形成される領域の電気絶縁性物質上の単結晶シ
リコンの体積を小さくすれば良い。スイッチングトラン
ジスタのON時の電流値がある値に決められてしまう
と、トランジスタの長さや幅はある値に決まってしま
う。それ故、シリコンの体積を小さくするには、スイッ
チングトランジスタが形成される領域の単結晶シリコン
の厚みを薄くすれば良い。
In order to reduce the light leakage current of a switching transistor, the volume of single crystal silicon on an electrically insulating material in a region where the switching transistor is formed may be reduced. If the current value when the switching transistor is ON is determined to a certain value, the length and width of the transistor are determined to a certain value. Therefore, in order to reduce the volume of silicon, the thickness of single crystal silicon in a region where the switching transistor is formed may be reduced.

【0008】又、電気絶縁性物質上の単結晶シリコン上
に形成されたCMOS回路から成るドライバー回路を動
作させるため、各トランジスタ間の素子分離のための厚
い酸化膜(以下、フィールド酸化膜と略す。)の下に
も、ある厚み以上のシリコンが残るようにする。即ち、
本発明はドライバー回路が形成される領域のシリコンの
厚みをスイッチングトランジスタが形成される領域のシ
リコンの厚みより厚くすることを特徴とする。
In order to operate a driver circuit composed of a CMOS circuit formed on single crystal silicon on an electrically insulating material, a thick oxide film (hereinafter abbreviated as a field oxide film) for element isolation between transistors. )), So that silicon with a certain thickness or more remains. That is,
The present invention is characterized in that the thickness of silicon in a region where a driver circuit is formed is larger than the thickness of silicon in a region where a switching transistor is formed.

【0009】[0009]

【作用】その結果、本発明の光弁基板用半導体装置にお
いては、画素電極群に対して選択給電を行うスイッチン
グトランジスタの光リーク電流が少なく、それ故にON
/OFF比の高いスイッチングトランジスタが得られ
る。更に、電気絶縁性物質上の単結晶シリコン上に形成
されたCMOS回路から成るドライバー回路も容易に動
作する。
As a result, in the semiconductor device for a light valve substrate according to the present invention, the light leakage current of the switching transistor for selectively supplying power to the pixel electrode group is small, and hence the ON state is reduced.
A switching transistor having a high / OFF ratio can be obtained. Further, a driver circuit comprising a CMOS circuit formed on single crystal silicon on an electrically insulating material easily operates.

【0010】以下、図面を参照し本発明の詳細を説明す
る。
Hereinafter, the present invention will be described in detail with reference to the drawings.

【0011】[0011]

【実施例】図2はアクティブマトリクス型装置である光
弁基板用半導体装置の構成を示す斜視図である。21は
電気絶縁性基板であるシリコン酸化膜(SiO2 膜)、
22は電気絶縁性基板21の上にある半導体単結晶シリ
コン膜である。23は各画素を駆動するための駆動電極
であり、この駆動電極23の下には不透明な単結晶シリ
コンは残っていない。24は各画素の駆動電極に選択給
電を行うためのスイッチングトランジスタである。図2
では、このスイッチングトランジスタは電界効果型MO
Sトランジスタから成っている。25は各スイッチング
トランジスタ24のドレイン電極につながる信号線を示
す。26は各スイッチングトランジスタのゲート電極に
つながる走査線を示している。27は各信号線25に信
号を与えるXドライバー、28は各走査線26に信号を
与えるYドライバーを示している。各画素の駆動電極2
3、スイッチングトランジスタ24、信号線25、走査
線26、Xドライバー27、Yドライバー28は、半導
体単結晶シリコン膜22の中や絶縁膜を介して半導体単
結晶シリコン膜22の上に形成されている。
FIG. 2 is a perspective view showing the structure of a semiconductor device for a light valve substrate which is an active matrix type device. 21 is a silicon oxide film (SiO 2 film) as an electrically insulating substrate,
Reference numeral 22 denotes a semiconductor single crystal silicon film on the electrically insulating substrate 21. Reference numeral 23 denotes a drive electrode for driving each pixel, and no opaque single crystal silicon remains below the drive electrode 23. Reference numeral 24 denotes a switching transistor for selectively supplying power to the drive electrode of each pixel. FIG.
Then, this switching transistor is a field-effect MO
It consists of S transistors. Reference numeral 25 denotes a signal line connected to the drain electrode of each switching transistor 24. Reference numeral 26 denotes a scanning line connected to the gate electrode of each switching transistor. Reference numeral 27 denotes an X driver that supplies a signal to each signal line 25, and reference numeral 28 denotes a Y driver that supplies a signal to each scanning line 26. Drive electrode 2 for each pixel
3. The switching transistor 24, the signal line 25, the scanning line 26, the X driver 27, and the Y driver 28 are formed in the semiconductor single crystal silicon film 22 or on the semiconductor single crystal silicon film 22 via the insulating film. .

【0012】図3は図2の破線29に囲まれた領域の光
弁基板用半導体装置の断面図を示す。図3は右半分が画
素部を、左半分がドライバー回路部を表している。31
は電気絶縁性物質であるシリコン酸化膜(SiO2 膜)
を示している。32は半導体単結晶シリコン膜の内、薄
いP型不純物からなるP−ウエル、33はドレイン電
極、34はソース電極、35は多結晶シリコンからなる
ゲート電極、36はSiO2 膜からなるゲート絶縁膜を
それぞれ示し、これらから電界効果型トランジスタから
なるスイッチングトランジスタが形成されている。ここ
で、33のドレイン電極はアルミにより形成されている
信号線314と接続されている。又、35のゲート電極
は画素部に通る走査線26をも兼ねている。37は透明
を保つ程度に薄い多結晶シリコンから成る画素部の駆動
用電極を示し、スイッチングトランジスタのソース電極
と直接接続されている。38は多結晶シリコンからなる
ゲート電極35、312とアルミからなるメタル層31
4の電気的分離のために堆積されたSiO2 膜である。
又、318はスイッチングトランジスタのゲート電極3
5と画素部の駆動電極37の電気的分離のために堆積さ
れた薄いSiO2 膜である。39は素子分離のために、
単結晶シリコンを熱酸化することによって形成された厚
いSiO2 膜であり、以後フィールド酸化膜と呼ぶこと
にする。
FIG. 3 is a sectional view of the semiconductor device for a light valve substrate in a region surrounded by a broken line 29 in FIG. In FIG. 3, the right half represents a pixel portion, and the left half represents a driver circuit portion. 31
Is a silicon oxide film (SiO 2 film) that is an electrically insulating substance
Is shown. 32 is a P-well made of a thin P-type impurity in a semiconductor single crystal silicon film, 33 is a drain electrode, 34 is a source electrode, 35 is a gate electrode made of polycrystalline silicon, and 36 is a gate insulating film made of a SiO 2 film. And a switching transistor composed of a field-effect transistor is formed therefrom. Here, the drain electrode 33 is connected to the signal line 314 formed of aluminum. Further, the gate electrode 35 also functions as the scanning line 26 passing through the pixel portion. Reference numeral 37 denotes a driving electrode of a pixel portion made of polycrystalline silicon thin enough to maintain transparency, and is directly connected to a source electrode of the switching transistor. 38 is a gate electrode 35, 312 made of polycrystalline silicon and a metal layer 31 made of aluminum.
4 is an SiO 2 film deposited for electrical isolation.
318 is the gate electrode 3 of the switching transistor.
5 is a thin SiO 2 film deposited for electrical isolation between the pixel 5 and the drive electrode 37 of the pixel portion. 39 is for element isolation,
This is a thick SiO 2 film formed by thermally oxidizing single crystal silicon, and is hereinafter referred to as a field oxide film.

【0013】次にドライバー回路部の構成の一部を説明
する。32' は単結晶シリコン膜の内、薄いN型不純物
から成るNウエル、310と311はそれぞれ濃度の高
いP型不純物からなるソース電極とドレイン電極、31
2は多結晶シリコンからなるゲート電極、313はシリ
コン酸化膜からなるゲート絶縁膜を表している。これら
からP型の電界効果型MOSトランジスタが形成されて
いる。図3の左半分はドライバー回路部のほんの一部を
示しているが、同図ではドライバー回路部のP型トラン
ジスタのドレイン電極311の電位を基板(ここではN
ウエル32' )の電位と同じにするために、アルミ31
4により基板と同じ型であるN型不純物が高濃度に形成
されたN+ 領域315と接続されている。ところが、フ
ィールド酸化膜の下の単結晶シリコン領域316が非常
に薄いと、そこの箇所が高抵抗となり、P型トランジス
タのドレイン電極とNウエル基板を同電位にすることが
難しくなる。この時、ドライバー回路は動きにくくな
る。故にドライバー回路部のフィールド酸化膜の下の単
結晶シリコン領域316の厚みはある値以上にして、そ
の領域の抵抗を下げる必要がある。このため、図3中で
画素部のN型トランジスタ部及びドライバー回路部のP
型トランジスタ部の単結晶シリコンの厚みの最も厚い値
tsは、少なくともドライバー回路部ではある値以上に
する必要がある。
Next, a part of the configuration of the driver circuit will be described. 32 'is an N well made of a thin N-type impurity in the single crystal silicon film, 310 and 311 are a source electrode and a drain electrode made of a high concentration P-type impurity, respectively.
2 denotes a gate electrode made of polycrystalline silicon, and 313 denotes a gate insulating film made of a silicon oxide film. From these, a P-type field effect MOS transistor is formed. The left half of FIG. 3 shows only a part of the driver circuit portion. In FIG. 3, the potential of the drain electrode 311 of the P-type transistor of the driver circuit portion is set to the substrate (here, N
In order to make the potential of the well 32 ') the same as that of the aluminum 31',
4 is connected to an N + region 315 in which N-type impurities of the same type as the substrate are formed at a high concentration. However, if the single-crystal silicon region 316 under the field oxide film is extremely thin, the portion has a high resistance, making it difficult to make the potential of the drain electrode of the P-type transistor and the N-well substrate the same. At this time, the driver circuit becomes difficult to move. Therefore, it is necessary to make the thickness of the single crystal silicon region 316 under the field oxide film of the driver circuit portion a certain value or more, and to lower the resistance of the region. Therefore, in FIG. 3, the N-type transistor portion of the pixel portion and the P-type
The thickest value ts of the thickness of the single crystal silicon in the type transistor portion needs to be at least a certain value at least in the driver circuit portion.

【0014】317は電気的絶縁性物質31の下にある
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質31を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質31を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜317は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
Reference numeral 317 denotes an opaque film under the electrically insulating material 31, for example, chromium. This chromium film is provided on the entire lower surface of the driver circuit section via the electrically insulating substance 31. Further, in the pixel portion, similarly, it is provided below each switching transistor in the pixel portion via the electrically insulating substance 31. In the light valve substrate type semiconductor device, although not shown in the drawings, a liquid crystal is provided below the pixel portion, and light is transmitted through the liquid crystal. When this light is applied to the switching transistor and many transistors in the driver circuit section, the electron-hole pairs excited by the light become a leak current, deteriorating the element characteristics. The chromium film 317 provided below the electrically insulating material is provided to prevent light from being irradiated to each transistor.

【0015】図4は画素部のスイッチングトランジスタ
の断面図を示す。41は電気絶縁性物質である厚さ約1
μmのSiO2 膜、42は電気絶縁性物質であるSiO
2 膜41上に島状に形成された半導体単結晶シリコン、
43と44はそれぞれN型MOSトランジスタのソース
電極とドレイン電極、45は多結晶シリコン膜からなる
ゲート電極、46はSiO2 から成るゲート酸化膜を示
している。破線で示す47はドレイン電極44とゲート
電極45に正の電圧を加えた時に生じる空乏層の境界を
表している。空乏層は破線47の上及び右側に生じる。
48は入射光を49と410はそれぞれ入射光48によ
って空乏層内に生じた電子とホールを表している。光に
よって発生した電子49は空乏層内の電界によりドレイ
ン電極へ達し、ドレイン電流となる。一方、ホールは基
板電極が近くにあれば、そこに達するが、ない場合には
空乏層の境界47付近に蓄積し、ソース・基板間の電位
障壁を低め、ソース電極から電子を引き出す役割も果た
してしまう。このように光により空乏層内に発生した電
子・ホール対はリーク電流を増大させ、トランジスタ特
性、特にON/OFF比を低める役目をしてしまう。
FIG. 4 is a sectional view of a switching transistor in the pixel portion. 41 is an electrically insulating substance having a thickness of about 1
μm SiO 2 film, 42 is SiO which is an electrically insulating substance
2 semiconductor single crystal silicon formed in an island shape on the film 41;
43 and 44 are a source electrode and a drain electrode of the N-type MOS transistor, 45 is a gate electrode made of a polycrystalline silicon film, and 46 is a gate oxide film made of SiO 2 . A broken line 47 indicates a boundary of a depletion layer generated when a positive voltage is applied to the drain electrode 44 and the gate electrode 45. The depletion layer occurs above and to the right of the dashed line 47.
Reference numeral 48 denotes incident light, and reference numerals 49 and 410 denote electrons and holes generated in the depletion layer by the incident light 48, respectively. The electrons 49 generated by the light reach the drain electrode by the electric field in the depletion layer, and become a drain current. On the other hand, holes reach the substrate electrode if it is nearby, but if not, they accumulate near the boundary 47 of the depletion layer, lower the potential barrier between the source and the substrate, and also play the role of extracting electrons from the source electrode. I will. The electron-hole pairs generated in the depletion layer by light in this way increase the leakage current and serve to lower the transistor characteristics, particularly the ON / OFF ratio.

【0016】この光によるリーク電流を低減するには、
トランジスタが形成されているシリコンの体積をできる
だけ小さくすれば良い。しかし、トランジスタの所望の
電流値が決められている時、トランジスタの長さや幅は
自ずと決められてしまう。その場合、シリコンの体積を
小さくするにはトランジスタが形成されている領域のシ
リコンの厚みを小さくすれば良いことになる。即ち、図
4に示すシリコンの厚みtsをできるだけ小さくすれば
良い。
In order to reduce the leak current due to this light,
The volume of silicon in which the transistor is formed may be as small as possible. However, when a desired current value of the transistor is determined, the length and width of the transistor are naturally determined. In that case, the volume of silicon can be reduced by reducing the thickness of silicon in a region where the transistor is formed. That is, the thickness ts of the silicon shown in FIG.

【0017】図5は、光の照射時とOFF時のドレイン
電流とゲート電圧の関係を示す。破線が光照射時、実線
が光OFF時の特性を示している。ゲート電圧が十分大
きい値になり、トランジスタのチャネルに十分大きい電
流値が流れるようになると、光の照射時とOFF時の電
流値は一致するようになる。ここで、光リーク電流はゲ
ート電圧VG がゼロの時の光照射時のドレイン電流iOL
とする。
FIG. 5 shows the relationship between the drain current and the gate voltage at the time of light irradiation and at the time of OFF. The broken line shows the characteristics at the time of light irradiation, and the solid line shows the characteristics at the time of light OFF. When the gate voltage becomes a sufficiently large value and a sufficiently large current value flows through the channel of the transistor, the current value at the time of light irradiation becomes equal to the current value at the time of OFF. Here, the light leakage current drain current i OL at the light irradiation when the gate voltage V G is zero
And

【0018】図6は、同一の長さと幅を持つMOSトラ
ンジスタのシリコンの厚みを変えた時、同一強度の光を
照射した時の光リーク電流iOLとシリコン厚みtsの測
定結果を示している。予想されるようにシリコンの厚み
tsが薄い程、光リーク電流は少なくなる。このよう
に、本発明の光弁基板用半導体装置では、画素電極群に
選択給電を行うスイッチ素子群、即ち、MOSトランジ
スタが形成されている領域のシリコン厚みはそのスイッ
チ素子群を駆動するための駆動回路素子群が形成されて
いる領域のシリコン厚みより薄いことを特徴としてい
る。
FIG. 6 shows the measurement results of the light leakage current i OL and the silicon thickness ts when light of the same intensity is irradiated when the thickness of the silicon of the MOS transistor having the same length and width is changed. . As expected, the light leakage current decreases as the silicon thickness ts decreases. As described above, in the semiconductor device for a light valve substrate according to the present invention, the switch element group for selectively supplying power to the pixel electrode group, that is, the silicon thickness in the region where the MOS transistor is formed is used to drive the switch element group. It is characterized in that it is thinner than the silicon thickness in the region where the drive circuit element group is formed.

【0019】図1は、図2の破線29に囲まれた領域の
本発明の光弁基板用半導体装置の断面図を示す。図3の
場合と同様、図1は右半分が画素部を、左半分がドライ
バー回路部を表している。図1において、11は電気絶
縁性物質であるシリコン酸化膜(SiO2 膜)を示して
いる。12は半導体単結晶シリコン膜の内、薄いP型不
純物から成るPウエル、13はドレイン電極、14はソ
ース電極、15は多結晶シリコンから成るゲート電極、
16はSiO2 膜から成るゲート絶縁膜をそれぞれ示
し、これらから電界効果型MOSトランジスタから成る
スイッチングトランジスタが形成されている。ここで1
3のドレイン電極はアルミにより形成されている信号線
114と接続されている。又、15のゲート電極は画素
部に通る走査線26をも兼ねている。17は透明を保つ
程度に薄い多結晶シリコンから成る画素部の駆動電極を
示し、スイッチングトランジスタのソース電極と直接接
続されている。18はゲート電極15、112とアルミ
から成るメタル層114の電気的分離のために堆積され
たSiO2 膜である。又、118はスイッチングトラン
ジスタのゲート電極15と画素部の駆動電極17の電気
的分離のために堆積された薄いSiO2 膜である。19
は素子分離のために、単結晶シリコンを熱酸化すること
によって形成された厚いSiO2 膜であり、フィールド
酸化膜と呼ぶ。
FIG. 1 is a sectional view of a semiconductor device for a light valve substrate according to the present invention in a region surrounded by a broken line 29 in FIG. As in the case of FIG. 3, in FIG. 1, the right half represents the pixel portion, and the left half represents the driver circuit portion. In FIG. 1, reference numeral 11 denotes a silicon oxide film (SiO 2 film) which is an electrically insulating substance. 12 is a P well made of a thin P-type impurity in a semiconductor single crystal silicon film, 13 is a drain electrode, 14 is a source electrode, 15 is a gate electrode made of polycrystalline silicon,
Reference numeral 16 denotes a gate insulating film made of a SiO 2 film, from which a switching transistor made of a field-effect MOS transistor is formed. Where 1
The drain electrode 3 is connected to the signal line 114 formed of aluminum. The 15 gate electrodes also serve as scanning lines 26 passing through the pixel portion. Reference numeral 17 denotes a driving electrode of a pixel portion made of polycrystalline silicon thin enough to maintain transparency, and is directly connected to a source electrode of the switching transistor. Reference numeral 18 denotes an SiO 2 film deposited for electrical isolation between the gate electrodes 15 and 112 and the metal layer 114 made of aluminum. Reference numeral 118 denotes a thin SiO 2 film deposited for electrical isolation between the gate electrode 15 of the switching transistor and the drive electrode 17 of the pixel portion. 19
Is a thick SiO 2 film formed by thermally oxidizing single-crystal silicon for element isolation, and is called a field oxide film.

【0020】次にドライバー回路部の構成の一部を説明
する。12' は単結晶シリコン膜の内、薄いN型不純物
から成るNウエル、110と111はそれぞれ濃度の高
いP型不純物から成るソース電極とドレイン電極、11
2は多結晶シリコン膜から成るゲート電極、113はシ
リコン酸化膜から成るゲート絶縁膜を表している。これ
らからP型の電界効果型MOSトランジスタが形成され
ている。図1の左半分はドライバー回路部のほんの一部
を示しているが、同図ではドライバー回路部のP型トラ
ンジスタのドレイン電極111の電位を基板(ここでは
Nウエル12')の電位と同じにするために、アルミ1
14により基板と同じ型であるN型不純物が高濃度に形
成されたN+ 領域115と接続されている。
Next, a part of the configuration of the driver circuit will be described. 12 'is an N well made of a thin N-type impurity in the single crystal silicon film, 110 and 111 are a source electrode and a drain electrode made of a high concentration P-type impurity, respectively.
2 denotes a gate electrode made of a polycrystalline silicon film, and 113 denotes a gate insulating film made of a silicon oxide film. From these, a P-type field effect MOS transistor is formed. Although the left half of FIG. 1 shows only a part of the driver circuit portion, the potential of the drain electrode 111 of the P-type transistor in the driver circuit portion is set to be the same as the potential of the substrate (here, the N well 12 ′). Aluminum 1
14 connects to an N + region 115 in which N-type impurities of the same type as the substrate are formed at a high concentration.

【0021】図1の本発明の光弁基板用半導体装置にお
いては、図1に示すようにドライバー回路部のシリコン
厚みtS1は、画素部のスイッチングトランジスタが形成
されている箇所のシリコン厚みts2より厚い。このた
め、ドライバー回路部に形成されたフィールド酸化膜下
のシリコン層116の厚みをある値以上にすることがで
き、その箇所の抵抗を十分に低くすることができ、P型
トランジスタのドレイン電極とNウエル基板を同電位に
することが可能となる。
In the semiconductor device for a light valve substrate of the present invention shown in FIG. 1, as shown in FIG. 1, the silicon thickness t S1 of the driver circuit portion is equal to the silicon thickness t s2 of the portion where the switching transistor is formed in the pixel portion. Thicker. Therefore, the thickness of the silicon layer 116 under the field oxide film formed in the driver circuit portion can be made a certain value or more, the resistance at that location can be sufficiently reduced, and the drain electrode of the P-type transistor can be connected to The N-well substrate can be set to the same potential.

【0022】117は電気的絶縁性物質11の下にある
不透明な膜、例えばクロムを示す。このクロム膜は電気
的絶縁性物質11を介してドライバー回路部の下側全面
に設けられている。又、画素部では同じく電気的絶縁性
物質11を介して、画素部の各スイッチングトランジス
タの下側に設けられている。光弁基板型半導体装置で
は、図面では示していないが、画素部の下に液晶を設置
し、液晶を介して光を通す。この光がスイッチングトラ
ンジスタやドライバー回路部の多くのトランジスタに照
射されると、光によって励起された電子・ホール対がリ
ーク電流となり、素子特性を悪化させる。電気絶縁性物
質の下側に設けられたクロム膜117は、光が各トラン
ジスタに照射されるのを防ぐために設けられている。
Reference numeral 117 denotes an opaque film under the electrically insulating material 11, for example, chromium. This chromium film is provided on the entire lower surface of the driver circuit section via the electrically insulating substance 11. In the pixel portion, similarly, it is provided below each switching transistor in the pixel portion via the electrically insulating substance 11. In the light valve substrate type semiconductor device, although not shown in the drawings, a liquid crystal is provided below the pixel portion, and light is transmitted through the liquid crystal. When this light is applied to the switching transistor and many transistors in the driver circuit section, the electron-hole pairs excited by the light become a leak current, deteriorating the element characteristics. The chromium film 117 provided below the electrically insulating material is provided to prevent light from being irradiated to each transistor.

【0023】118はプラズマ窒化膜からなるパッシベ
ーション膜、119は透明な接着剤、120は透明な石
英基板又はガラス板である。図7(a)〜(e)の工程
断面図により本発明の光弁基板用半導体装置の製造方法
を説明する。71は厚みが約600μmの厚い単結晶シ
リコン基板、72は厚みが約1μmのシリコン酸化膜、
73は厚みが約1μmの単結晶シリコンを示す。この三
層から成るシリコンウエハは一般にSOI(Silicon On
Insulator :絶縁物上のシリコン)ウエハと呼ばれてい
る。本発明の光弁基板用半導体装置は、通常のIC製造
工程を経て、薄い単結晶シリコン層73の中にドライバ
ー回路及び画素駆動用電極を選択給電するためのスイッ
チングトランジスタ群を形成し、その後、図1に示すよ
うに透明な接着剤119により透明なガラス基板120
と薄い単結晶シリコン73側において接着し、最後に厚
い単結晶シリコン基板71を除去して作成する。図7は
IC製造工程の内のごく初期の工程を示している。 図
7(b)において、レジスト74を塗布する。図7
(c)において、露光、現像を行った後、将来画素部に
なる領域の上のレジストを除去する。図7(d)におい
て、ドライエッチングによりレジストが除去されている
箇所の単結晶シリコン層をある厚みだけエッチングす
る。図7(e)はレジスト74を除去した後の本発明の
半導体装置の工程断面図を示している。図面の左側のS
OI層75の厚みはts1であり、右側のSOI層76の
厚みはtS2であり、tS1はts2より厚い。この後の工程
で図面の左側のSOI層75の中にドライバー回路を、
又図面の右側のSOI層76の中に画素電極を選択給電
するためのスイッチングトランジスタ群を作る。
Reference numeral 118 denotes a passivation film made of a plasma nitride film, 119 denotes a transparent adhesive, and 120 denotes a transparent quartz substrate or glass plate. A method for manufacturing a semiconductor device for a light valve substrate according to the present invention will be described with reference to the process sectional views of FIGS. 71 is a thick single crystal silicon substrate having a thickness of about 600 μm, 72 is a silicon oxide film having a thickness of about 1 μm,
Reference numeral 73 denotes single crystal silicon having a thickness of about 1 μm. These three-layer silicon wafers are generally used for SOI (Silicon On Silicon).
Insulator: Silicon on insulator) wafer. The semiconductor device for a light valve substrate of the present invention forms a switching transistor group for selectively supplying power to a driver circuit and a pixel driving electrode in a thin single-crystal silicon layer 73 through a normal IC manufacturing process. As shown in FIG. 1, a transparent glass substrate 120 is provided by a transparent adhesive 119.
And the thin single-crystal silicon 73 side, and finally the thick single-crystal silicon substrate 71 is removed. FIG. 7 shows a very early stage of the IC manufacturing process. In FIG. 7B, a resist 74 is applied. FIG.
In (c), after exposure and development, the resist on the region that will become a pixel portion in the future is removed. In FIG. 7D, the single crystal silicon layer at a portion where the resist has been removed by dry etching is etched by a certain thickness. FIG. 7E is a process sectional view of the semiconductor device of the present invention after the resist 74 is removed. S on the left side of the drawing
The thickness of the OI layer 75 is t s1 , the thickness of the right SOI layer 76 is t S2 , and t S1 is larger than t s2 . In a subsequent step, a driver circuit is provided in the SOI layer 75 on the left side of the drawing.
A switching transistor group for selectively supplying power to the pixel electrode is formed in the SOI layer 76 on the right side of the drawing.

【0024】図8(a)〜(g)の工程断面図により本
発明の光弁基板用半導体装置の製造方法の他の実施例を
説明する。図8(a)において、81は厚みが約600
μmの厚い単結晶シリコン基板、82は厚みが約1μm
のシリコン酸化膜、83は厚みが約1μmの単結晶シリ
コン層(SOI層)を示す。上記三層によりSOIウエ
ハを形成している。このSOIウエハを熱酸化し、厚み
数百Åのシリコン酸化膜SiO2 84を形成する。
Another embodiment of the method for manufacturing a semiconductor device for a light valve substrate according to the present invention will be described with reference to the process sectional views of FIGS. 8 (a) to 8 (g). In FIG. 8A, reference numeral 81 denotes a thickness of about 600
μm thick single crystal silicon substrate, 82 has a thickness of about 1 μm
And 83, a single crystal silicon layer (SOI layer) having a thickness of about 1 μm. The three layers form an SOI wafer. This SOI wafer is thermally oxidized to form a silicon oxide film SiO 2 84 having a thickness of several hundreds of square meters.

【0025】次に図8(b)に示すように、厚みが約1
500Åのシリコン窒化膜85を堆積した後、レジスト
86を塗布する。図8(c)に示すように露光、現像工
程により、将来画素部の電極群を選択給電するためのス
イッチングトランジスタ群が形成される領域上のレジス
トを除去し、ドライエッチングにより、その箇所のシリ
コン窒化膜を除去する。図8(d)に示すように、図面
左側に残っていたレジスト86を除去する。図8(e)
において、酸化することにより例えば厚み5000Å〜
1μmの厚いシリコン酸化膜87を形成する。図面左側
では、シリコン窒化膜85が残っており、この酸化によ
っても酸化されず、酸化膜の厚みは増えないで、数百Å
のままである。図8(f)において、シリコン窒化膜8
5を除去する。最後に、図8(g)において、薄いシリ
コン酸化膜84と厚いシリコン酸化膜87をフッ酸溶液
により除去する。
Next, as shown in FIG.
After depositing a silicon nitride film 85 of 500 °, a resist 86 is applied. As shown in FIG. 8C, the resist on the region where the switching transistor group for selectively supplying power to the electrode group of the pixel portion in the future is formed by the exposure and development processes, and the silicon at that portion is removed by dry etching. The nitride film is removed. As shown in FIG. 8D, the resist 86 remaining on the left side of the drawing is removed. FIG. 8 (e)
In the above, for example, by oxidizing,
A 1 μm thick silicon oxide film 87 is formed. On the left side of the drawing, a silicon nitride film 85 remains, which is not oxidized by this oxidation, and the thickness of the oxide film does not increase, and is several hundred
Remains. In FIG. 8F, the silicon nitride film 8 is formed.
5 is removed. Finally, in FIG. 8G, the thin silicon oxide film 84 and the thick silicon oxide film 87 are removed by a hydrofluoric acid solution.

【0026】この結果、図8(g)に示すように、将来
ドライバー回路が形成される図面の左側の領域において
は厚みtS1の将来画素電極の駆動用トランジストが形成
される図面の右側の領域において厚みtS2の単結晶シリ
コンの領域が得られる。図7(e)及び図8(g)にお
いて、例えばtS1は約1μm、tS2は0.2〜0.5μ
mの厚みを持つ。
As a result, as shown in FIG. 8G, the region on the left side of the drawing where the future driver circuit is formed is the region on the right side of the drawing where the driving transistor for the future pixel electrode having the thickness t S1 is formed. , A region of single crystal silicon having a thickness of t S2 is obtained. 7 (e) and 8 (g), for example, t S1 is about 1 μm, and t S2 is 0.2 to 0.5 μm.
m thickness.

【0027】[0027]

【発明の効果】以上、詳細に説明したように、本発明の
光弁基板用半導体装置は、画素電極群に選択給電を行う
スイッチングトランジスタが形成される領域のシリコン
の厚みtS2が例えば0.2〜0.5μmと薄いために、
光が照射された時のスイッチングトランジスタのリーク
電流は小さく、又、画素電極を駆動させるための駆動回
路が形成される領域のシリコン厚みtS1は約1μmと比
較的に厚いために、素子分離領域であるフィールド酸化
膜下にまだ約0.5μm以上の単結晶シリコン層が残
り、基板電位が容易にとれ、駆動回路が容易に動作し易
いという優れた利点を持つ。
As described in detail above, in the semiconductor device for a light valve substrate according to the present invention, the thickness t S2 of silicon in the region where the switching transistor for selectively supplying power to the pixel electrode group is formed is, for example, 0.1 mm . Because it is as thin as 2-0.5 μm,
The leakage current of the switching transistor when irradiated with light is small, and the silicon thickness t S1 of the region where the driving circuit for driving the pixel electrode is formed is relatively thick, about 1 μm. A single crystal silicon layer of about 0.5 μm or more still remains under the field oxide film, which has an excellent advantage that the substrate potential can be easily obtained and the drive circuit can easily operate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光弁基板用半導体装置の構造断面図で
ある。
FIG. 1 is a structural sectional view of a semiconductor device for a light valve substrate according to the present invention.

【図2】光弁基板用半導体装置の構成を示す斜視図であ
る。
FIG. 2 is a perspective view showing a configuration of a semiconductor device for a light valve substrate.

【図3】光弁基板用半導体装置の構造断面図である。FIG. 3 is a structural sectional view of a semiconductor device for a light valve substrate.

【図4】画素部のスイッチングトランジスタの構造断面
図である。
FIG. 4 is a structural sectional view of a switching transistor in a pixel portion.

【図5】光照射時と非照射時のドレイン電流とゲート電
圧の関係を示すグラフである。
FIG. 5 is a graph showing a relationship between a drain current and a gate voltage when light is irradiated and when light is not irradiated.

【図6】光リーク電流とシリコン厚みの関係を示すグラ
フである。
FIG. 6 is a graph showing the relationship between light leakage current and silicon thickness.

【図7】本発明の半導体装置の製造工程を示す工程断面
図である。
FIG. 7 is a process sectional view illustrating a manufacturing process of the semiconductor device of the present invention.

【図8】本発明の半導体装置の製造工程を示す工程断面
図である。
FIG. 8 is a process sectional view illustrating a manufacturing process of the semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

11 シリコン酸化膜 19 フィールド酸化膜 42 単結晶シリコン 71,81 単結晶シリコン基板 72,82 シリコン酸化膜 73,83 単結晶シリコン層 116 フィールド酸化膜下の単結晶シリコン層 119 接着剤 120 ガラス基板 Reference Signs List 11 silicon oxide film 19 field oxide film 42 single crystal silicon 71, 81 single crystal silicon substrate 72, 82 silicon oxide film 73, 83 single crystal silicon layer 116 single crystal silicon layer under field oxide film 119 adhesive 120 glass substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 恒夫 東京都江東区亀戸6丁目31番1号 セイ コー電子工業株式会社内 (56)参考文献 特開 昭59−200288(JP,A) 特開 平3−7911(JP,A) 特開 昭62−223781(JP,A) 特開 平4−219558(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1345 G02F 1/1333 H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Tsuneo Yamazaki 6-3-1, Kameido, Koto-ku, Tokyo Seiko Electronic Industries Co., Ltd. (56) References JP-A-59-200288 (JP, A) Hei 3-7911 (JP, A) JP-A-62-223781 (JP, A) JP-A-4-219558 (JP, A) (58) Fields studied (Int. Cl. 7 , DB name) G02F 1 / 1362 G02F 1/1345 G02F 1/1333 H01L 29/78

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 膜状の電気絶縁性基板上にある半導体シ
リコン単結晶膜上に、画素電極群に対して選択給電を行
うスイッチ素子群と前記スイッチ素子群を選択動作させ
る駆動回路素子群が形成された光弁基板用半導体装置に
おいて、 前記画素電極群に対して選択給電を行う前記スイッチ素
子群が形成される領域の半導体単結晶シリコン層の厚み
は、駆動回路素子群が形成される領域の単結晶シリコン
層の厚みより薄く、且つ前記画素電極群、前記スイッチ
群、及び駆動回路素子群に対して前記電気絶縁性基板と
反対側表面に、パッシベーション膜及び接着剤を介して
ガラス基板が配置され、前記駆動素子の一部は、前記半
導体シリコン単結晶膜を残し、その上に形成されたフィ
ールド酸化膜を跨いで前記半導体シリコン単結晶膜表面
部に形成された高濃度不純物領域に接続されて、前記駆
動素子の一部と前記駆動素子群が形成された半導体シリ
コン単結晶膜基板との電位を同電位にし、液晶層は、前
記電気絶縁性基板に対して、前記単結晶シリコン層が形
成されている側と反対側に配置されていることを特徴と
する光弁基板用半導体装置。
1. A switch element group for selectively supplying power to a pixel electrode group and a drive circuit element group for selectively operating the switch element group are formed on a semiconductor silicon single crystal film on a film-like electrically insulating substrate. In the formed light valve substrate semiconductor device, the thickness of the semiconductor single crystal silicon layer in a region where the switch element group for selectively supplying power to the pixel electrode group is formed is a region where the drive circuit element group is formed A glass substrate that is thinner than the thickness of the single-crystal silicon layer of the above, and that is opposite to the electrically insulating substrate with respect to the pixel electrode group, the switch group, and the drive circuit element group via a passivation film and an adhesive. And a part of the driving element is arranged in the half.
The conductive silicon single crystal film is left, and the
Surface of the semiconductor silicon single crystal film over the
Connected to the high-concentration impurity region formed in
A part of the driving element and the semiconductor silicon on which the driving element group is formed.
The potential of the single crystal silicon film substrate is set to the same potential as that of the single crystal silicon film substrate, and the liquid crystal layer is disposed on the side opposite to the side where the single crystal silicon layer is formed with respect to the electrically insulating substrate. Semiconductor device for light valve substrate.
【請求項2】 前記電気絶縁性基板は、シリコン酸化膜
である請求項1記載の光弁基板用半導体装置。
2. The light valve substrate semiconductor device according to claim 1, wherein said electrically insulating substrate is a silicon oxide film.
JP33678891A 1991-12-19 1991-12-19 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3179160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33678891A JP3179160B2 (en) 1991-12-19 1991-12-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33678891A JP3179160B2 (en) 1991-12-19 1991-12-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05323362A JPH05323362A (en) 1993-12-07
JP3179160B2 true JP3179160B2 (en) 2001-06-25

Family

ID=18302697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33678891A Expired - Lifetime JP3179160B2 (en) 1991-12-19 1991-12-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3179160B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
JP4476390B2 (en) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH05323362A (en) 1993-12-07

Similar Documents

Publication Publication Date Title
US4942441A (en) Thin film semiconductor device and method of manufacturing the same
JP3402400B2 (en) Manufacturing method of semiconductor integrated circuit
JP3856889B2 (en) Reflective display device and electronic device
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
US4918504A (en) Active matrix cell
JP3535307B2 (en) Semiconductor device
JPH0798460A (en) Semiconductor device and light valve device
JPH0945930A (en) Thin film transistor and its manufacture
JP3296975B2 (en) Thin film transistor and method of manufacturing the same
JPH10125928A (en) Semiconductor integrated circuit and its manufacture
JPH1126768A (en) Thin film transistor for liquid, crystal display
JPH11281997A (en) Circuit board, its production, and liquid crystal display
JP2850072B2 (en) Semiconductor device
JPS58170065A (en) Manufacture of thin film field effect transistor
JP3179160B2 (en) Semiconductor device and manufacturing method thereof
JPH08122813A (en) Liquid crystal display element and its manufacture
JPH04115231A (en) Semiconductor device for light valve substrate
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
JP3536518B2 (en) Polycrystalline semiconductor TFT, manufacturing method thereof, and TFT substrate
JPH08122818A (en) Metal wiring board, semiconductor device and their manufacture
JPH07159809A (en) Liquid crystal display
JPH0385529A (en) Thin-film semiconductor display device
JP3469183B2 (en) Liquid crystal display
JP3513701B2 (en) Semiconductor single crystal thin film substrate light valve device
JP3707318B2 (en) Liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11