JP2850072B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は直視型表示装置や投影型
表示装置等に用いられる平板型光弁の駆動用基板装置に
関する。より詳しくは、電気絶縁性物質上にある半導体
シリコン単結晶膜上に画素電極群、スイッチ素子群、及
び駆動回路素子群が形成された半導体集積回路基板装置
に関する。この基板装置は例えば液晶パネルに一体的に
組み込まれ、いわゆるアクティブマトリックス装置を構
成する。

【０００２】

【従来の技術】従来、アクティブマトリックス装置は、
電気絶縁性物質, 例えば透明ガラス基板又は透明石英基
板上に、アモルファスシリコンあるいは多結晶シリコン
を形成し、更にその上に画素電極群、スイッチ素子群、
及び駆動回路素子群の一部又は全てを形成することによ
り作られていた。しかし、電気絶縁性物質上にある半導
体シリコン単結晶膜上に前記画素電極群、スイッチ素子
群、及び駆動回路素子群の全てを形成する試みは成され
ていなかった。

【０００３】

【発明が解決しようとする課題】本発明が解決しようと
する問題点は５つある。１つは駆動回路の消費電力、２
つめは光による画素部のスイッチングトランジスタのリ
ーク電流、３つめは画素部のスイッチングトランジスタ
の基板電位の固定、４つめは絶縁基板上の単結晶シリコ
ンウエハ（以後、ＳＯＩウエハと呼ぶ）に特有のＮ型Ｍ
ＯＳトランジスタのリーク電流、５つめは電気絶縁性物
質上にある半導体シリコン単結晶膜上に形成された駆動
回路の動作についてである。

【０００４】駆動回路と画素部スイッチングトランジス
タを一体の単結晶シリコン上に形成する場合の最大の長
所は多結晶シリコンやアモルファスシリコン上に形成す
る場合に比べて、トランジスタの移動度が高い事による
高速性にあると言って良い。後述するように、電気絶縁
性基板上にある薄い半導体シリコン単結晶上にＭＯＳト
ランジスタを形成する場合、Ｎ型ＭＯＳトランジスタは
リーク電流を発生しやすい。このため、駆動回路も画素
部のスイッチングトランジスタもＰ型ＭＯＳトランジス
タ単独で作ることが考えられる。しかし、この場合、駆
動回路の直流成分による消費電力が大きくなる。

【０００５】液晶を利用した光弁基板用半導体装置にお
いては、画素電極群に形成されている領域に液晶を介し
て光を照射する。通常、画素電極群に選択給電するため
の各々のスイッチングトランジスタは、対応する各画素
電極に極く近接した箇所に形成されている。このため、
各々のスイッチングトランジスタのある領域のみの遮光
を試みようとしても、画素電極部に照射される光の回り
込みを受け、いくらかの光がスイッチングトランジスタ
領域にも入射してしまう。単結晶シリコン中に光が照射
されると、光の波長によって単結晶シリコン中に発生す
る電子・ホール対の量はいく分異なるが、大量の電子・
ホール対を発生する。スイッチングトランジスタがＭＯ
Ｓ型トランジスタであるとすると、この電子とホールの
一方がドレイン電極に、他方が基板電極に流れ込み、そ
の結果、リーク電流となる。このリーク電流が大きい
と、スイッチングトランジスタのＯＮとＯＦＦ時のドレ
イン電流の比（以下、単にＯＮ／ＯＦＦ比と略す）が大
きくとれず、高いコントラスト比のある光弁基板用半導
体装置が得られなくなる。

【０００６】又、画素部では数十万個のスイッチングト
ランジスタが各々独立に形成される。この時、スイッチ
ングトランジスタの基板電位を固定するために、画素部
の外側にある基板端子から基板電位をとる場合、絶縁基
板上の単結晶シリコンの厚みが薄いため、基板の抵抗が
高く、各トランジスタの基板電位をしっかり固定するこ
とは難しい。更に、画素部の各スイッチングトランジス
タが島状に孤立している場合には、画素部の外側にある
基板端子から単結晶シリコン基板内部を通して基板電位
を供給することはできない。

【０００７】基板電位がしっかり固定されていないと、
画素部のスイッチングトランジスタがＭＯＳトランジス
タである場合、ドレインにおいて発生する電子又はホー
ルの何れか一方のキャリヤが基板にたまりやすく、トラ
ンジスタ特性を不安定にする。又、電気絶縁物質上の単
結晶シリコンの厚みが薄いため、特にＮ型ＭＯＳトラン
ジスタではリーク電流が発生しやすい問題点がある。

【０００８】最後に、電気絶縁物質上の単結晶シリコン
（ＳＯＩ：Ｓｉｌｉｃｏｎ ＯｎＩｎｓｕｌａｔｏｒ)
は、その厚みが通常、数Åから２μｍ位の範囲にあるも
のが使用される事が多い。通常の単結晶シリコン中に形
成される相補型メタル酸化膜半導体回路（以下、ＣＭＯ
Ｓ回路と略す）から成る駆動回路をそのままＳＯＩウェ
ハの薄い膜厚のシリコン層に形成すると動作しないこと
がある。これは、ＳＯＩウェハのシリコン厚みが薄過ぎ
ると、シリコン基板のある位置の電位を固定したい時、
その位置からある距離離れた位置のコンタクト電極で基
板電位をとろうとすると、基板とコンタクト間の抵抗が
高過ぎるために、基板電位をしっかり固定できないため
である。

【０００９】本発明は前記した５つの問題点、即ち、駆
動回路の消費電力、光によるスイッチングトランジスタ
のリーク電流、スイッチングトランジスタの基板電位の
固定、及び電気絶縁性物質上にある半導体シリコン単結
晶膜上に形成された駆動回路の動作について解決するこ
とを目的としたものである。

【００１０】

【課題を解決するための手段】本発明は前述した課題を
解決するために、以下に示す手段を構ずる。 （１）画素部のスイッチングトランジスタを選択動作さ
せる駆動回路は、少なくともＣＭＯＳ回路から成る。 （２）画素部のスイッチングトランジスタが形成されて
いる領域の単結晶シリコン層の厚みは、駆動回路が形成
されている領域の単結晶シリコン層の厚みより薄い。

【００１１】（３）画素部のスイッチングトランジスタ
はＰ型ＭＯＳトランジスタにより形成されている （４）ＭＯＳトランジスタから成る画素部のスイッチン
グトランジスタの極く近傍に基板と同じタイプの高濃度
の不純物を設け、かつ駆動回路からの基板電位を供給す
るために配置された金属配線は、その高濃度不純物領域
に電気的に接続されている。

【００１２】（５）駆動回路を形成しているＣＭＯＳ回
路の内、Ｎ型ＭＯＳトランジスタのソース及びドレイン
の低部は電気絶縁性物質から離れている。 （６）駆動回路を形成しているＣＭＯＳ回路の内、Ｎ型
ＭＯＳトランジスタが形成されているＰ型不純物から成
るＰウェル内にある素子分離用のフィールド酸化膜の低
部は、電気絶縁性物質から離れている。

【００１３】（７）ＣＭＯＳ回路から成る駆動回路部に
おいて、Ｎ型ＭＯＳトランジスタが形成されている領域
の単結晶シリコン層の厚みは、Ｐ型ＭＯＳトランジスタ
が形成されている領域の単結晶シリコン層の厚みより厚
い。

【００１４】

【作用】前記した手段により、本発明の光弁基板用半導
体装置は、その駆動回路の消費電力が少なく、しかもＮ
型ＭＯＳトランジスタのリーク電流が少なく、かつ基板
電位を固定することができ、安定な動作が可能になる。
又、本発明の半導体装置の画素部のスイッチングトラン
ジスタは、光照射時も又光を照射しない時も共にリーク
電流が少なく、かつトランジスタが形成されている領域
の基板電位が安定に固定されており、かつＯＮ／ＯＦＦ
比の高い安定な動作が可能になる優れた特性を有する。

【００１５】

【実施例】図２は、アクティブマトリックス型装置であ
る光弁基板用半導体装置の構成を示す斜視図である。２
１は電気絶縁性基板であるシリコン酸化膜（ＳｉＯ
₂ 膜）、２２は電気絶縁性基板２１の上にある半導体単
結晶シリコン膜である。２３は各画素を駆動するための
駆動電極であり、この駆動電極２３の下には不透明な単
結晶シリコンは残っていない。２４は各画素の駆動電極
に選択給電を行うためのスイッチングトランジスタであ
る。図２では、このスイッチングトランジスタは電界効
果型ＭＯＳトランジスタから成っている。２５は各スイ
ッチングトランジスタ２４のドレイン電極につながる信
号線を示す。２６は各スイッチングトランジスタ２４の
ゲート電極につながる走査線を示す。２７は各信号線２
５に信号を与えるＸドライバー、２８は各走査線２６に
信号を与えるＹドライバーを示している。各画素の駆動
電極２３、スイッチングトランジスタ２４、信号線２
５、走査線２６、Ｘドライバー２７、Ｙドライバー２８
は、半導体単結晶シリコン膜２２の中や絶縁膜を介して
半導体単結晶シリコン膜２２の上に形成される。

【００１６】本発明の半導体装置は図２に示すＸドライ
バー２７及びＹドライバー２８がＣＭＯＳ回路から成る
ことを特徴とする。Ｎ型ＭＯＳトランジスタ単一、又は
Ｐ型ＭＯＳトランジスタ単一回路では直流成分の消費電
力が大きく、これらに比べ、ＣＭＯＳ回路では静止時の
消費電力が少なく、低消費電力の光弁基板用半導体装置
を実現できる。

【００１７】本発明の駆動回路は基本的にＣＭＯＳ回路
から構成されていれば良く、ＣＭＯＳ回路に更にバイポ
ーラ回路が加わった、いわゆるＢｉＣＭＯＳ回路から成
っていても良い。図３は、画素部のスイッチングトラン
ジスタの断面図を示す。３１は電気絶縁性物質である厚
さ約１ミクロンのＳｉＯ₂ 膜、３２は電気絶縁性物質で
あるＳｉＯ₂ 膜３１上に島状に形成された半導体単結晶
シリコン、３３と３４はそれぞれＰ型ＭＯＳトランジス
タのソース電極とドレイン電極、３５は多結晶シリコン
膜から成るゲート電極、３６はＳｉＯ₂ 膜から成るゲー
ト酸化膜を示している。破線で示す３７はドレイン電極
３４とゲート電極３５に負の電圧を加えた時に生じる空
乏層の境界を表している。空乏層は破線３７の上側及び
右側に生ずる。３８は入射光を、３９と３１０はそれぞ
れ入射光３８によって空乏層内に生じた電子とホールを
表している。光によって発生したホール３１０は空乏層
内の電界によりドレイン電極へ達し、ドレイン電流とな
る。一方、電子は基板電極が近くにあれば、そこに達す
るが、ない場合には空乏層の境界３７付近に蓄積し、ソ
ース・基板間の電位障壁を低め、ソース電極からホール
を引き出す役割も果してしまう。このように、光により
空乏層内に発生した電子・ホール対はリーク電流を増大
させ、トランジスタ特性、特にＯＮ／ＯＦＦ比を低める
役目をしてしまう。

【００１８】この光によるリーク電流を低減するには、
トランジスタが形成されているシリコンの体積をできる
だけ小さくすれば良い。しかし、トランジスタの所望の
電流値が決められている時、トランジスタの長さや幅は
自ずと決められてしまう。その場合、シリコンの体積を
小さくするにはトランジスタが形成されている領域のシ
リコンの厚みを小さくすれば良いことになる。即ち、図
３に示すシリコンの厚みｔｓをできるだけ小さくすれば
良い。

【００１９】図４は、光の照射時とＯＦＦ時のドレイン
電流とゲート電圧の関係を示す。破線が光照射時、実線
が光ＯＦＦ時の特性を示している。ゲート電圧が十分大
きい値になり、トランジスタのチャネルに十分大きい電
流が流れるようになると、光の照射時とＯＦＦ時の電流
値は一致するようになる。ここで、光リーク電流はゲー
ト電圧Ｖｇがゼロの時の光照射時のドレイン電流ｉ_olと
する。

【００２０】図５は、同一の長さと幅を持つＭＯＳトラ
ンジスタのシリコン厚みを変えた時、同一強度の光を照
射した時の光リーク電流ｉ_0lとシリコン厚みｔｓの測定
結果を示している。予想されるように、シリコンの厚み
ｔｓが薄いほど、光リーク電流は少なくなる。図６は、
電気絶縁性物質の単結晶シリコン中に、形成されたＮ型
ＭＯＳトランジスタの長さ方向の断面構造図である。６
１はＰ型不純物から成るＰウェル、６２はゲート酸化
膜、６３は多結晶シリコン膜から成るゲート電極、６４
と６５はそれぞれ高濃度のＮ型不純物から成るソースと
ドレイン、６６は厚み数千Å〜１μｍの下地のシリコン
酸化膜（ＳｉＯ₂ 膜）、６７はトランジスタ間の分離を
行うためのフィールド酸化膜、６８は、金属配線（図に
は示していない）とゲート電極６３の電気的な分離を行
うためのシリコン酸化膜を示している。

【００２１】図６において、単結晶シリコン層はＰ型不
純物から成るＰウェルとソースス６４及びドレイン６５
から成る。図６に示すように、この単結晶シリコン層の
厚みが薄いと、ソース６４とドレイン６５の底面は、下
地のシリコン酸化膜６６に接している。同様に、フィー
ルド酸化膜６７の底面も下地のシリコン酸化膜６６に接
している。

【００２２】通常、Ｐウエルを形成しているボロンは単
結晶シリコンとシリコン酸化膜の境界において、ボロン
の偏析から単結晶シリコン側において、ボロン濃度が非
常に薄くなる。ソース６４とドレイン６５が下地シリコ
ン酸化膜６６に接していると、Ｐウエルと下地シリコン
酸化膜の境界６９におけるＰウエルを形成しているボロ
ンの濃度が非常に薄いため、その境界６９が新たな寄生
チャネルとなり、その結果リーク電流が発生する。

【００２３】図７は、電気絶縁性物質の単結晶シリコン
中に、形成されたＮ型ＭＯＳトランジスタの幅方向の断
面構造図である。図７の断面構造図は、図６の断面構造
図に対して垂直方向の断面構造図である。７１はＰ型不
純物から成るＰウェル、７２は厚み数千Å〜１μｍの下
地のシリコン酸化膜（ＳｉＯ₂ 膜）、７３はゲート酸化
膜、７４はフィールド酸化膜、７５はゲート電極を兼ね
る多結晶シリコン膜、７６は、金属配線（図には示して
いない）とゲート電極７５の電気的な分離を行うための
シリコン酸化膜を示している。ソースとドレインは、紙
面に垂直方向の前方と後方にあり、電流の方向も紙面に
垂直方向にある。

【００２４】フィールド酸化膜７４の端部は通常テーパ
ー状に形成され、その箇所７７はバーズビークと呼ばれ
ている。フィールド酸化膜７４の形成後、バーズビーク
７７の下に非常に厚みの薄い単結晶シリコン層が形成さ
れる。ウェル７１を形成するＰ型不純物には、通常ボロ
ンが使われる。単結晶シリコンを酸化した時、シリコン
表面近傍に存在していたボロンは、シリコン中に残るよ
りシリコン酸化膜中にとりこまれ易い。このため、フィ
ールド酸化をした時、バーズビーク下の単結晶シリコン
の箇所７８のボロンのかなりの量がフィールド酸化膜中
に吸収されてしまい、その箇所のボロン濃度はかなり薄
くなってしまう。

【００２５】通常、絶縁ゲート電界効果型トランジスタ
の場合、電流の流れる箇所はチャネルと呼ばれ、ゲート
絶縁膜直下にある。チャネル部のボロン濃度がある程度
高いと、チャネルを形成させるためのゲート電圧（以
下、Ｖｔｈと略す）もそれなりに高い。ソース６４とド
レイン６５が下地酸化膜６６に接しているような場合、
バーズビーク下のボロン濃度が非常に低い箇所７８は、
ソースとドレイン間の新たな電流通路になってしまう。
しかも、その新たな電流通路が形成されるためのＶｔｈ
は非常に低くなっている。

【００２６】図８は、Ｎ型の電界効果型絶縁ゲートトラ
ンジスタの平面図である。８１はソース、８２はドレイ
ン、８３は多結晶シリコンから成るゲート、８４は島状
シリコン上に形成されたフィールド酸化膜を示す。フィ
ールド酸化膜のバーズビーク下でボロン濃度が低くなる
８５で示すＮ型トランジスタの幅方向両端に新たにＶｔ
ｈの低い寄生チャネルが生じる。

【００２７】この寄生チャネルがあると、ゲート電圧を
上げていくと、ゲート絶縁膜直下の本来のチャネルに電
流が流れる前にバーズビーク下の箇所８５で電流が流れ
始めてしまう。このトランジスタを画素電極に給電する
ためのスイツチングトランジスタとして使用すると、ト
ランジスタのＯＮ／ＯＦＦ比（トランジスタの導通時と
非導通時のこのトランジスタを流れる電流比：ｉ_on／ｉ
_off ）は例えば６桁以上の値をとる必要があるのに、図
８の８５の箇所の寄生チャネルがあることにより、３〜
４桁程度の値になってしまう。このように、電気絶縁性
物質上の薄い単結晶シリコン膜上に形成されたＮ型ＭＯ
Ｓトランジスタはリーク電流が大きく、画素電極に給電
するためのスイツチングトランジスタには適していな
い。

【００２８】電気絶縁性物質上の薄い単結晶シリコン膜
上に形成されたＰ型ＭＯＳトランジスタの場合、図７の
７８で示すバーズビーク下の非常に薄い単結晶シリコン
層において、Ｎウエルを形成しているＮ型不純物（例え
ばリンやヒ素）は酸化膜中にとりこまれるよりは、むし
ろ単結晶シリコン中に残るため、その濃度は高い。この
ため、この領域のＶｔｈは高く、Ｐ型ＭＯＳトランジス
タにおいては、バーズビーク下の非常に薄い単結晶シリ
コン層の領域は寄生チャネルが生じない。故に、本発明
において、画素電極に給電するためのスイツチングトラ
ンジスタはＰ型ＭＯＳトランジスタを採用することを特
徴とする。

【００２９】図９は、アクティブマトリックス型装置の
構成を示す平面図である。９１は電気絶縁性物質上の単
結晶シリコン、９２は多結晶シリコンから成る走査線、
９３は厚みが数百Åの多結晶シリコンから成る各画素を
駆動させるための駆動電極、９４は単結晶シリコン中の
高濃度の不純物層から成るソース、９５は同じく単結晶
シリコン中の高濃度の不純物層から成るドレイン、９６
は各ソース９４と各画素駆動電極９３をつなぐコンタク
ト穴、９７は各ドレイン９５とアルミから成る信号線を
接続するコンタクト穴を示している。

【００３０】図１０は、画素部の各トランジスタの長さ
方向の断面図、即ち図９の直線Ａ−Ａ’の断面図を示し
ている。このトランジスタはＰ型のＭＯＳトランジスタ
である。１０１はＮ型不純物から成るＮウエル、１０２
はゲート酸化膜、１０３は多結晶シリコン膜から成るゲ
ート電極、１０４と１０５はそれぞれ高濃度のＰ型不純
物から成るソースとドレイン、１０６は厚み数千Å〜数
μｍの下地のシリコン酸化膜、１０７はトランジスタ間
の分離を行うためのフィールド酸化膜、１０８はソース
１０４と画素駆動電極をつなぐ薄い多結晶シリコン膜、
１０９はゲート電極用の多結晶シリコン膜と画素駆動電
極用多結晶シリコン１０８の分離のためのシリコン酸化
膜、１１０はＡｌ（アルミニウム）から成る信号線、１
１１は信号線１１０と画素駆動電極用多結晶シリコン１
０８の分離のための中間絶縁膜（シリコン酸化膜）を示
している。

【００３１】信号線１１０とドレイン１０５は電気的に
接続されている。図１０において、単結晶シリコン層は
Ｐ型不純物から成るウェル１０１とソース１０４及びド
レイン１０５から成る。図１０に示すように、この単結
晶シリコン層の厚みが薄いと、ソース１０４とドレイン
１０５の底面は、下地のシリコン酸化膜１０６に接して
いる。

【００３２】ここで、下地シリコン酸化膜１０６の上の
単結晶シリコンの厚みｔs が薄いため、フィールド酸化
膜１０７の底は下地酸化膜１０６に接してしまう。この
画素部のトランジスタの安定な動作のためには、Ｎウエ
ル１０１の電位がしっかり固定される必要がある。Ｎウ
エル１０１の電位を単結晶シリコンの基板電位と同じに
しようとする場合、図１０に示すフィールド酸化膜１０
７の下に単結晶シリコンがないため、あるいは図示して
いないが、フィールド酸化膜１０７の下の単結晶シリコ
ンが非常に薄いため、画素部の外側の駆動回路が形成さ
れている領域、即ち、図２で示すＸドライバー２７また
はＹドライバー２８の中にある基板端子から単結晶基板
から内部を通して基板電位をとろうとしても、不可能ま
たは不可能に近い。

【００３３】図１１は、本発明のアクティブマトリック
ス型装置の構成の一例を示す平面図である。１１１は電
気絶縁性物質上の単結晶シリコン、１１２は多結晶シリ
コンから成る走査線、１１３は厚みが数百Åの多結晶シ
リコンから成る各画素を駆動させるための駆動電極、１
１４は単結晶シリコン中の高濃度のＰ型不純物層から成
るソース、１１５は同じく単結晶シリコン中の高濃度の
Ｐ型不純物層から成るドレイン、１１６は高濃度のＮ型
不純物層領域、１１７はソース１１４と画素駆動電極１
１３をつなぐコンタクト穴、１１８はドレイン１０５と
アルミから成る信号線を接続するコンタクト穴、１１９
は高濃度のＮ型不純物層領域と接地電位を与える他のア
ルミとを接続するコンタクト穴を示している。

【００３４】図１２は、本発明のアクティブマトリック
ス型装置の画素部のトランジスタの長さ方向の断面図、
即ち、図１１の直線Ｂ−Ｂ’の断面図を示している。こ
のトランジスタはＰ型のＭＯＳトランジスタである。１
２１はＮ型不純物から成るＮウエル、１２２はゲート酸
化膜、１２３は多結晶シリコン膜から成るゲート電極、
１２４は高濃度のＰ型不純物から成るソース、１２５は
高濃度のＮ型不純物層領域、１２６は厚み数千Å〜数μ
ｍの下地のシリコン酸化膜、１２７はトランジスタ間の
分離を行うためのフィールド酸化膜、１２８はソース１
２４と画素駆動電極をつなぐ薄い多結晶シリコン膜、１
２９はゲート電極用の多結晶シリコン膜と画素駆動電極
用多結晶シリコン１２８の分離のためのシリコン酸化
膜、１２１０は接地電位を与えるためのアルミ線、１２
１１は接地電位を与えるためのアルミ線１２１０と画素
駆動電極用多結晶シリコン１２８の分離のための中間絶
縁膜（シリコン酸化膜）を示している。

【００３５】図１２においては、ドレイン領域は描かれ
ていない。ドレイン領域はこの図面より奥側にある。Ｘ
ドライバー領域又はＹドライバー領域から引かれた接地
電位を与えるためのアルミ線１２１０が電気的に高濃度
のＮ型不純物層領域に接続されていることにより、この
高濃度のＮ型不純物層領域に接しているＮウエル１２１
の電位は接地電位に固定される、。

【００３６】図１３は、本発明の光弁基板用半導体装置
の駆動回路にの中に設けられたＮ型ＭＯＳトランジスタ
の長さ方向の断面図を示す。１３１はＰ型不純物から成
るＰウェル、１３２はゲート酸化膜、１３３は多結晶シ
リコン膜から成るゲート電極、１３４と１３５はそれぞ
れ高濃度のＮ型不純物から成るソースとドレイン、１３
６は厚み数千Å〜１μｍの下地のシリコン酸化膜（Ｓｉ
Ｏ₂ 膜）、１３７はトランジスタ間の分離を行うための
フィールド酸化膜、１３８は、金属配線（図には示して
いない）とゲート電極１３３の電気的な分離を行うため
のシリコン酸化膜を示している。

【００３７】図１３から明らかなように、ソース１３４
とドレイン１３５は下地シリコン酸化膜１３６に接して
いない。このため、図６において、説明したようなＰウ
エル６１と下地シリコン酸化膜６６の境界６９において
発生するような寄生チャネルは、図１３におけるＰウエ
ル１３１と下地シリコン酸化膜の境界１３９において
は、発生しない。

【００３８】図１４は、本発明の光弁基板用半導体装置
の駆動回路にの中に設けられたＮ型ＭＯＳトランジスタ
の幅方向の断面図を示す。図１４の断面構造図は図１３
の断面構造図に対して垂直方向の断面構造図である。１
４１はＰ型不純物から成るＰウェル、１４２は厚み数千
Å〜１μｍの下地のシリコン酸化膜（ＳｉＯ₂ 膜）、１
４３はゲート酸化膜、１４４はフィールド酸化膜、１４
５はゲート電極を兼ねる多結晶シリコン膜、１４６は、
金属配線（図には示していない）とゲート電極１４５の
電気的な分離を行うためのシリコン酸化膜を示してい
る。ソースとドレインは、紙面に垂直方向の前方と後方
にあり、電流の方向も紙面に垂直方向にある。

【００３９】フィールド酸化膜１４４の端部は通常テー
パー状に形成され、その箇所１４７はバーズビークと呼
ばれている。本発明の光弁基板用半導体装置において
は、フィールド酸化膜１４４の形成後、バーズビーク１
４７の下に、ある程度の厚みの単結晶シリコン層が残っ
ている。このため、バーズビーク直下１４８におけるＰ
ウエルを形成しているＰ型不純物であるボロンの濃度
は、フィールド酸化膜１４４を形成する際の酸化中、バ
ーズビーク直下１４８より更に下側のＰウエル内からボ
ロンが供給され、図７におけるバーズビーク直下７８に
おけるボロン濃度よりかなり高い。このため、本発明の
光弁基板用半導体装置においては、図７及び図８におい
て説明したようなトランジスタの幅方向両端部で発生す
るような寄生チャネルは発生しない。

【００４０】図１は、本発明の光弁基板用半導体装置の
駆動回路部及び画素部の構造断面図を示している。図１
は、右側１／３が画素部の構造断面図を、左側２／３が
駆動回路の構造断面図を示している。図１において、１
１は電気絶縁性物質である厚み約数千Å〜１μｍ程度の
シリコン酸化膜を示している。１２は半導体単結晶シリ
コン膜のうち、薄い濃度のＰ型不純物から成るＰウエ
ル、１３は高い濃度のＰ型不純物から成るドレイン電
極、１４は同じく高い濃度のＰ型不純物から成るソース
電極、１５は多結晶シリコンから成るゲート電極、１６
はシリコン酸化膜から成るゲート電極をそれぞれ示し、
これらから画素電極のスイッチングトランジスタとなる
Ｐ型ＭＯＳトランジスタが形成されている。このように
画素電極のスイッチングトランジスタをＰ型ＭＯＳトラ
ンジスタで形成することにより、トランジスタ部の単結
晶シリコン層の厚みｔ₁ を薄くしても、寄生チャネルが
形成されず、リーク電流は少なく、しかも薄い単結晶層
を形成できることから、光がこのトランジスタ部に照射
されても、トランジスタ内で発生する電子・ホール対は
少なく、光照射により生じるリーク電流を小さく抑える
ことが可能である。

【００４１】図１におけるドレイン電極１３には、アル
ミ１２により形成されている信号線２５が電気的に接続
されている。又、ゲート電極１５は画素部に通じる走査
線２６をも兼ねている。１７は透明を保つ程度に、数百
〜１０００Åと薄い多結晶シリコン膜から成る画素部の
駆動電極を示し、スイッチングトランジスタのソース電
極１４と直接電気的に接続されている。

【００４２】１８は画素電極１７を被うシリコン酸化
膜、１９は画素部と駆動回路の境界に形成されたフィー
ルド酸化膜を示している。フィールド酸化膜１９は画素
部側と駆動回路部側とで段差がある 図１において、１０００は駆動回路におけるＰ型ＭＯＳ
トランジスタを形成している領域の薄い濃度のＮ型不純
物から成るＮウエルである。１００１と１００２はそれ
ぞれ高濃度のＰ型不純物から成るドレイン電極とソース
電極である。１００３はシリコン酸化膜から成るゲート
絶縁膜、１００４は多結晶シリコン膜から成るゲート電
極を示している。駆動回路部のＰ型ＭＯＳトランジスタ
は、Ｎウエル１０００、ドレイン電極１００１、ソース
電極１００２、ゲート絶縁膜１００３、ゲート電極１０
１４から形成されている。図１において、１００５は駆
動回路を構成している相補型ＭＯＳトランジスタである
Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタの境
界にあり、それら２種類のトランジスタの電気的な分離
を行うためのフィールド酸化膜である。このフィールド
酸化膜１００５もフィールド酸化膜１９と同様に段差を
持っている。

【００４３】１００６は薄い濃度のＰ型不純物から成る
Ｐウエル、１００７と１００８はそれぞれ高濃度のＮ型
不純物から成るソース電極とドレイン電極、１００９は
シリコン酸化膜から成るゲート絶縁膜、１０１０は多結
晶シリコンから成るゲート電極である。これらＰウエル
１００６、ソース電極１００７、ドレイン電極１００
８、ゲート絶縁膜１００９、ゲート電極１０１０から駆
動回路部のＮ型ＭＯＳトランジスタが形成される。

【００４４】この駆動回路部において、Ｎ型ＭＯＳトラ
ンジスタの領域の単結晶シリコンの厚みｔ₃ はＰ型ＭＯ
Ｓトランジスタの領域の単結晶シリコンの厚みｔ₂ より
厚い。この駆動回路部の単結晶シリコンの厚みｔ₃ が大
きいことにより、Ｎ型ＭＯＳトランジスタのソース電極
１００７とドレイン電極１００８の底は、下地のシリコ
ン酸化膜１１に接していない。又、駆動回路部におい
て、Ｎ型ＭＯＳトランジスタが形成されている領域即ち
Ｐウエルの内にあるフィールド酸化膜１００５の底も下
地のシリコン酸化膜１１に接していない。ことにより、
前述したＮ型ＭＯＳトランジスタの寄生チャネルが発生
せず、リーク電流を小さく抑えられる。

【００４５】１０１１は各トランジスタのゲート電極１
５、１００４、１０１０と駆動回路部のアルミから成る
金属配線１０１３あるいは画素部のアルミから成る信号
線１０１２の電気的分離のために形成されたシリコン酸
化膜を示している。１０１４はパッシベイション膜であ
るシリコン窒化膜、１０１５は透明な接着剤、１０１６
は厚み５００μｍ〜１ｍｍ程度の透明ガラス基板を表し
ている。接着剤１０１５により、電気絶縁性基板上に集
積回路が形成された半導体基板とその支持基板となる透
明ガラス基板１０１６を接着している。

【００４６】１０１７は画素部のスイッチングトランジ
スタ及び駆動回路を形成している集積回路全体を遮光す
るための遮光膜を表している。遮光膜としては例えば厚
み数千Åのクロムが使用される。図１には示していない
が、画素部の下側に液晶が組み込まれる。更に液晶の、
画素トランジスタ部が形成されている側と反対側（図面
の下側）に共通電極がが形成され、この共通電極と画素
電極１７との間に電圧を加えて、液晶を希望の向きに配
向させる。このようにして、本発明の光弁基板用半導体
装置が形成される。

【００４７】なお、図１においては、駆動回路のＮ型Ｍ
ＯＳトランジスタ、Ｐ型ＭＯＳトランジスタ、画素部の
スイッチングトランジスタであるＰ型ＭＯＳトランジス
タの３種のトランジスタ部の単結晶シリコンの厚みはそ
れぞれ異なっていたが、本発明の光弁基板用半導体装置
においては、駆動回路部のＰ型ＭＯＳトランジスタと画
素部のスイッチングトランジスタであるＰ型ＭＯＳトラ
ンジスタ部の単結晶シリコンの厚みは同じであっても良
い。その時、勿論駆動回路部のＮ型ＭＯＳトランジスタ
部の単結晶シリコンの厚みは、駆動回路部及び画素部の
両方のＰ型ＭＯＳトランジスタ部の単結晶シリコンの厚
みより厚い。

【００４８】

【発明の効果】以上、詳細に説明したように、本発明の
光弁基板用半導体装置は、駆動回路部の集積回路の消費
電力が小さく、画素部のスイッチングトランジスタの寄
生チャネルによるリーク電流がなく、しかも光照射によ
る光リーク電流が少なく、更に、駆動回路部のＰ型トラ
ンジスタは勿論、Ｎ型ＭＯＳトランジスタも寄生チャネ
ルによるリーク電流が少ない優れた性質を有する。

【図面の簡単な説明】

【図１】本発明の光弁基板用半導体装置の構造断面図で
ある。

【図２】光弁基板用半導体装置の構成を示す斜視図であ
る。

【図３】本発明の画素部のスイッチングトランジスタ構
造断面図である。

【図４】光の照射時と非照射時のゲート電圧とドレイン
電流の関係を示すグラフである。

【図５】同一強度の光を照射あびた時の、長さと幅が同
一寸法のトランジスタの厚みと光リーク電流の関係を示
すグラフである。

【図６】電気絶縁性物質上のＮ型ＭＯＳトランジスタの
長さ方向の構造断面図である。

【図７】電気絶縁性物質上のＮ型ＭＯＳトランジスタの
幅方向の構造断面図である。

【図８】電気絶縁性物質上のＮ型ＭＯＳトランジスタの
平面図である。

【図９】アクティブマトリックス型装置の構成を示す平
面図である。

【図１０】画素部のトランジスタの長さ方向の構造断面
図である。

【図１１】本発明のアクティブマトリックス型装置の構
成を示す平面図である。

【図１２】本発明の画素部のトランジスタの長さ方向の
構造断面図である。

【図１３】本発明の電気絶縁性物質上のＮ型ＭＯＳトラ
ンジスタの長さ方向の構造断面図である。

【図１４】本発明の電気絶縁性物質上のＮ型ＭＯＳトラ
ンジスタの幅方向の構造断面図である。

【符号の説明】

１１ 下地シリコン酸化膜 １６、１００３、１００９ ゲート酸化膜 １５、１００４、１０１０ ゲート電極 １２、１０００ Ｎウエル １００６ Ｐウエル １４、１００２、１００７ ソース電極 １３、１００１、１００８ ドレイン電極 １９、１００５ フィールド酸化膜 １０１２ アルミ信号線 １０１４ パッシベイション １０１５ 透明接着剤 １０１６ 透明ガラス基板 １０１７ 遮光膜

フロントページの続き (72)発明者 山崎 恒夫 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 平４−115230（ＪＰ，Ａ) 特開 昭59−200288（ＪＰ，Ａ) 特開 平３−87060（ＪＰ，Ａ) 特開 平３−187241（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/136 G02F 1/1333 G02F 1/133 H01L 29/78 H01L 21/76 H01L 21/316 H01L 27/06 - 27/098 G09F 9/30 G09G 3/36

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 電気絶縁性物質上にある半導体シリコン
   単結晶膜上に、画素電極群に対して選択給電を行うスイ
   ッチ素子群と前記スイッチ素子群を選択動作させる駆動
   回路素子群が形成された光弁基板用半導体装置におい
   て、前記駆動回路素子群は、少なくとも相補型絶縁ゲート電
   界効果型トランジスタ集積回路を有し、 前記スイッチ素子群は、Ｐ型の絶縁ゲート電界効果型ト
   ランジスタを有し、 前記スイッチ素子群が形成される領域の半導体単結晶シ
   リコン層の厚みは、前記駆動回路素子群が形成される領
   域の半導体単結晶シリコン層の厚みより薄いことを特徴
   とする光弁基板用半導体装置。
2. 【請求項２】 前記スイッチ素子の近傍に、基板と同じ
   導電型でかつ前記基板の不純物濃度より高い不純物濃度
   の不純物領域を有する請求項１記載の光弁基板用半導体
   装置。
3. 【請求項３】 前記駆動回路素子群のＮ型絶縁ゲート電
   界効果型トランジスタのソース電極及びドレイン電極の
   底が、電気絶縁性物質から離間する請求項１または２記
   載の光弁基板用半導体装置。
4. 【請求項４】 前記駆動回路素子群のＮ型絶縁ゲート電
   界効果型トランジスタのＰ型不純物領域であるＰウェル
   領域内のフィールド酸化膜の底が電気絶縁性物質から離
   間する請求項１乃至３いずれか１項記載の光弁基板用半
   導体装置。
5. 【請求項５】 前記駆動回路素子群のＮ型絶縁ゲート電
   界効果型トランジスタ形成領域の単結晶シリコンの厚み
   が、前記駆動回路素子群のＰ型絶縁ゲート電界効果型ト
   ランジスタ形成領域の単結晶シリコンの厚みより厚い請
   求項１乃至４いずれか１項記載の光弁基板用半導体装
   置。