JP2020112603A - マイクロディスプレイ基板の製造方法 - Google Patents

マイクロディスプレイ基板の製造方法 Download PDF

Info

Publication number
JP2020112603A
JP2020112603A JP2019001329A JP2019001329A JP2020112603A JP 2020112603 A JP2020112603 A JP 2020112603A JP 2019001329 A JP2019001329 A JP 2019001329A JP 2019001329 A JP2019001329 A JP 2019001329A JP 2020112603 A JP2020112603 A JP 2020112603A
Authority
JP
Japan
Prior art keywords
substrate
layer
circuit
adhesive
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019001329A
Other languages
English (en)
Inventor
飛坂　優二
Yuuji Tobisaka
優二 飛坂
小西　繁
Shigeru Konishi
繁 小西
川合　信
Makoto Kawai
信 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2019001329A priority Critical patent/JP2020112603A/ja
Priority to US17/419,017 priority patent/US20220113601A1/en
Priority to PCT/JP2019/051242 priority patent/WO2020145186A1/ja
Priority to TW109100408A priority patent/TW202042194A/zh
Publication of JP2020112603A publication Critical patent/JP2020112603A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/02—Viewing or reading apparatus
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 遮光層を設けることなく、透過型のマイクロディスプレイ基板を製造する。【解決手段】（ｉ）単結晶シリコン層を備える第１基板表面に回路層を形成する工程と、（ｉｉ）前記第１基板の前記回路層が形成された面に、接着剤を用いて第２基板を貼り合せる工程と、（ｉｉｉ）前記第１基板の裏面を薄化する工程と、（ｉｖ）前記第１基板の薄化された面に、接着剤を用いて透明基板である第３基板を貼り合せる工程と、（ｖ）前記第２基板を、前記第１基板から除去する工程と、（ｖｉ）前記第２基板が分離された前記第１基板表面の接着剤を除去し、回路層表面を露出させる工程とを含み、工程（ｉ）が、アクティブ層、ゲート層及び配線層を順に形成する工程を含み、前記配線層が、入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられる、マイクロディスプレイ基板の製造方法。【選択図】 図１

Description

本発明は、マイクロディスプレイ基板の製造方法に関する。
テレビやパソコンの表示機、携帯端末などに使われる表示デバイスとして、液晶パネルが一般的に使用される。このような表示装置には、表示パネルを直接見る方式のもの以外に、プロジェクター等の画像を投影する方式の装置もある。また、小型の表示デバイスとして、ヘッドアップディスプレイ（ＨＵＤ）やヘッドマウントディスプレイ（ＨＭＤ）がある。ヘッドマウントディスプレイを眼鏡タイプとして小型化したものは、スマートグラスと呼ばれている。
プロジェクターも含め、小型の表示装置にはマイクロディスプレイと呼ばれる小さな表示装置が使われ、それを観察者に見えるように拡大してスクリーンに投影したり、又は反射部材から観察者の視野へ映像を導いたりしている。その中でもヘッドマウントディスプレイは、情報端末の情報をハンズフリーで見ることが出来、ウェアラブル端末の一つとして注目されている。ヘッドマウントディスプレイは眼鏡の様に装着して目の近くに表示させる（例えば、特許文献１、特許文献２を参照）。そのため、装置自体の小型化が求められている。
ヘッドマウントディスプレイにはマイクロディスプレイと言われる小型の表示装置が使われており、透過光を液晶により制御する透過型液晶パネル、電極部で反射させ反射光の偏光方向を液晶で制御する反射型液晶パネル、マイクロミラーの反射光の方向を制御するマイクロミラー駆動パネルがある。
上記の各パネルはパネル単体の部品を指し、実際、表示デバイスとしては、光源や、パネルへ光を導くための光学部品、出てきた光を出力側へ導くための光学部品などが必要になる。透過型液晶パネルは、入射光をその方向のままで出射するため、前後の光学系は単純にすることができ、表示デバイスのサイズをコンパクトにすることができる。反射型液晶パネルは、反射光を出力とするが、パネル面に対して入射光と反射光が同じ面となるため、偏光ビームスプリッター（ＰＢＳ）と呼ばれる光学部品で光を分離する必要があり、表示デバイスのサイズが大きくなる。マイクロミラー駆動パネルも、反射光を利用するため光学部品（例えば、内部全反射プリズム（ＴＩＲ Ｐｒｉｓｍ））が必要になり、表示デバイスのサイズが大きくなる。
また、透過型液晶パネルは液晶テレビやスマートフォンなどの携帯端末の表示を行う直視型の液晶パネルと同じような構造であるが、マイクロディスプレイは１インチ以下のサイズに表示に必要な画素数を形成するため、非常に小さな画素サイズが必要とされる。例えば、対角０．３インチのパネルに６４０×４８０の画素を形成する場合、１画素の幅は約１０μｍとなり、更に対角０．２インチのパネルに１２８０×７２０の画素を形成する場合は１画素の幅が３．５μｍとなり、表示部のサイズは４．４×２．５ｍｍとなる。後者はハイビジョンの画質をスマートグラスで表示する時に必要なサイズとなり、非常に小さな画素となる。このサイズの画素回路を構築するには単結晶シリコン（以下、単結晶Ｓｉとも記載する）を使用する半導体製造プロセスに限定され、通常の液晶パネルで使われる主に低温ポリシリコンや高温ポリシリコンを使った製造プロセスでは実現が不可能である。
単結晶のＳｉを使った液晶パネルはＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｏｎ Ｓｉｌｉｃｏｎ）と呼ばれ、通常の液晶ディスプレイ（ＬＣＤ）と区別されて表記される。単結晶のＳｉから画素回路を作製する場合、通常、Ｓｉ基板やＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いるが、Ｓｉは光を透過しないためそのままでは表示装置として使用出来ない。単結晶のＳｉ膜を石英ガラス基板上に形成したＳＯＱ（Ｓｉｌｉｃｏｎ ｏｎ Ｑｕａｒｔｚ）基板を使用すると、小型のトランジスタを作製でき、かつ画素回路の無い部分では光が透過できるのでマイクロディスプレイには最適である。しかし、光を透過する基板に対応させる必要があり、単純に単結晶Ｓｉを使った半導体プロセスを使用できない。このため、ＳｉまたはＳＯＩ基板を使用して画素回路を形成しその後に回路以外の部分を光透過性にする必要がある。
ＳＯＩ基板上に画素回路を形成し、回路部分を接着剤にて透明基板へ貼り合せ、その後ＳＯＩ基板を除去して、画素回路基板を作製する方法が記載されている（例えば、特許文献３を参照）。このようにすることで、通常の半導体プロセス装置を使うことができ、小型で高性能の回路が形成可能となり、それを透過型液晶パネルへ利用できる。
光透過性の基板に回路を形成した場合、トランジスタにも光が当たり、それにより光リーク電流が流れトランジスタの特性に影響を与えることが知られている。これは非結晶のＳｉで顕著で、結晶性を上げる、トランジスタの構造を変えることで影響を小さく出来ることも知られている。特許文献３は遮光層を形成することを開示し、その課題を解決している。
特許第５６７８４６０号公報 特開２０１０−３２９９７号公報 米国特許第５２５６５６２号明細書
上述したように、マイクロディスプレイ基板を製造するためにＳＯＱ基板を用いることが考えられるが、ＳＯＱ基板には、通常の半導体プロセス装置を使う上で２つの問題がある。一つは、光透過性であるため、基板の有無を調べる光を使ったセンサーが検知しないことである。もう一つは、半導体プロセス装置で使われている静電チャックで吸着が出来ないことである。これらの問題のために半導体プロセス装置の改造が必要で、全ての半導体プロセス装置にそのまま投入することは出来ない。現在、ＳＯＱ基板に回路を形成できるように特別に調整された半導体プロセス装置は、例えば外径１５０ｍｍといった基板のサイズが小口径のものに限られており、例えば外径２００ｍｍといった大口径の基板については対応できないという問題がある。
大口径で半導体プロセスを使用するにはＳｉ基板かＳＯＩ基板を使用する必要があり、前述の特許文献３に開示された方法が考えられる。しかしながら特許文献３に開示された方法では、アルミニウムやクロムなどの不透明材料からで形成された遮光膜を形成するためのプロセスが必要であり、このためにコストアップと歩留まり低下という問題が存在する。
コストアップについては、遮光膜形成のみならず、遮光膜上に画素電極としての透明電極を形成する場合、そのための配線を貫通させる必要があり、パターンが複雑化する。すなわち、プロセスが増えるという問題がある。
歩留まりの低下については、トランジスタの下側（トランジスタに対し、配線層とは逆側）に遮光膜を形成する記述が特許文献３にはあるが、この工程でパターニングの不良と最終的な支持基板との接着の不良が発生する懸念がある。パターニングの不良については、遮光膜の形成時に仮接合の接着によって生じた表面の凹凸の影響でアライメントマークの読み取りに異常が起きたり、露光時のフォーカスずれで狙いのパターンが形成出来なかったりという不具合が生じるおそれがある。また、アライメントマークに対して部分的に回路がずれる場合も懸念される。このようなずれは、仮接合を接着にて行い、仮接合体を薄くした後に遮光膜を形成するため、回路の厚み方向のバラツキにより表面に凹凸を生じるために発生しうる。位置ずれについては、貼り合せ時の反りによって生じる可能性がある。
最終的な支持基板との接着の不良については、第１基板を仮接合後に薄化しトランジスタの位置に遮光膜を形成した場合、その遮光膜は厚みがあるためどうしても段差が付いてしまう。厚みは１００〜５００ｎｍ程度と薄いものの、光学的な影響を無くすために回路部と第３の支持基板とは薄い接着層で貼り合せることが望ましい。その接着の際に段差に気泡が入るおそれがあり、気泡が入った場合は不良品となる。
これらのことから遮光膜を効率的に作製する必要があり、プロセスを追加することなく、精度良く遮光膜を形成することが求められる。
本発明は一実施形態によれば、マイクロディスプレイ基板の製造方法であって、
（ｉ） 単結晶シリコン層を備える第１基板表面に回路層を形成する工程と、
（ｉｉ） 前記第１基板の前記回路層が形成された面に、接着剤を用いて第２基板を貼り合せる工程と、
（ｉｉｉ） 前記第１基板の裏面を薄化する工程と、
（ｉｖ） 前記第１基板の薄化された面に、接着剤を用いて、透明基板である第３基板を貼り合せる工程と、
（ｖ） 前記第２基板を、前記第１基板から除去する工程と、
（ｖｉ） 前記第２基板が分離された前記第１基板表面の接着剤を除去し、回路層表面を露出させる工程と
を含み、前記第１基板上に回路層を形成する工程が、アクティブ層、ゲート層及び配線層を形成する工程を含み、前記配線層が、前記アクティブ層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する方法に関する。
本発明は、また別の局面によれば、マイクロディスプレイ基板であって、透明基板上に、接着剤を介して、ＳＯＩウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、透過型マイクロディスプレイ基板に関する。
本発明の製造方法によれば、従来、トランジスタの光への露出を避けるために必須であった、アルミニウム等の金属から構成される遮光層を形成する工程を別途必要とすることなく、透過型液晶パネルに用いるマイクロディスプレイ基板を得ることができる。この製造方法により得られたマイクロディスプレイ基板は、光リーク電流の影響等もなく、透過型液晶パネルとして良好な動作を示すことができる。
図１は、本発明のマイクロディスプレイ基板の製造方法のプロセスを模式的に示す図である。 図２は、本発明のマイクロディスプレイ基板における、画素回路の断面構造を模式的に示す図である。 図３は、アクティブマトリクスの概略図である。 図４は、トランジスタ領域のアクティブ（Ｓｉ）の平面配置の一例を模式的に示す図である。 図５は、トランジスタ領域のゲート（ポリシリコン）の平面配置の一例を模式的に示す図である。 図６は、第１配線層の平面配置の一例を模式的に示す図である。 図７は、第２配線層の平面配置の一例を模式的に示す図である。 図８は、第１配線層と第２配線層の平面配置の一例を模式的に示す図である。 図９は、第１配線層、第２配線層、画素電極（透明電極）の平面配置の一例を模式的に示す図である。 図１０は、液晶パネルの構造を模式的に示す図である。 図１１は、液晶パネルの回路配置の一例を模式的に示す図である。 図１２は、画素基板上の回路配置の一例を模式的に示す図である。
以下に、図面を参照して、本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
［第１実施形態：マイクロディスプレイ基板の製造方法］
本発明は第１実施形態によれば、マイクロディスプレイ基板の製造方法に関する。当該製造方法は、以下の工程（ｉ）〜（ｖｉ））を含む。
（ｉ） 単結晶シリコン層を備える第１基板表面に回路層を形成する工程
（ｉｉ） 前記第１基板の前記回路層が形成された面に、接着剤を用いて第２基板を貼り合せる工程
（ｉｉｉ） 前記第１基板の裏面を薄化する工程
（ｉｖ） 前記第１基板の薄化された面に、接着剤を用いて、前記第２基板と実質的に同一の外形を持つ透明基板である第３基板を貼り合せる工程
（ｖ） 前記第２基板を、前記第１基板から除去する工程
（ｖｉ） 前記第２基板が分離された前記第１基板表面の接着剤を除去し、回路層表面を露出させる工程
そして、本製造方法においては、工程（ｉ）が、前記単結晶シリコン層に不純物を注入することで単結晶シリコン層からアクティブ層を形成する工程と、次いで、ポリシリコンを成膜してゲート層を形成する工程と、金属の配線層を形成する工程を含み、前記配線層が、前記配線層に対して前記アクティブ層及びゲート層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する。
本実施形態に係る製造方法により得られるマイクロディスプレイ基板について説明する。当該マイクロディスプレイ基板は、アクティブ層、ゲート層及び配線層を含み、任意選択的に画素電極を含んでもよい回路層が、透明基板上に形成されてなる基板であり、透過型のマイクロディスプレイに用いられる。好ましい実施形態によれば、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハとして製造された絶縁体層、及び絶縁体層上に設けられた回路層が、接着剤層を介して透明基板に接合された基板である。図１は、本実施形態に係る製造方法を概念的に説明する図であり、図１（ｉ）は、製造されるマイクロディスプレイ基板の一例を示す図である。図示するマイクロディスプレイ基板２０は、透明基板である第３基板１３、接着剤層１７、絶縁体層１１２、並びに回路層１１３’がこの順に積層されている。
このようなマイクロディスプレイ基板は、対向電極が形成された基板と貼り合せ、パネルサイズにカットし、そこへ液晶を封入することで液晶パネルとすることが出来る。このような液晶パネルの概略的な構造を図１０に示す。図１０において、画素電極３４、単結晶シリコンから作製されたトランジスタ領域と配線層を含む回路３３、絶縁体層１１２、接着剤層１７、第３基板１３で構成される層が画素基板であり、この画素基板がマイクロディスプレイ基板２０を構成する。図１０に示す液晶パネル３０において、マイクロディスプレイ基板２０の画素電極３４側には、スペーサ３６を介して対向電極３７及び対向基板３８が配置される。対向電極３７と画素電極３４との間には、液晶３５が充填されている。そして、対向基板３８の対向電極３７と反対側の主面には第１偏向板３１ａが、マイクロディスプレイ基板２０の第３基板側の主面には第２偏向板３１ｂが設けられる。このような液晶パネル３０は、図示しない光源と組み合わせてマイクロディスプレイを構成する。このとき、光源から照射される光Ｒ１、並びに液晶パネル３０を透過する光Ｒ２の向きは、第１偏向板３１ａから第２偏向板３１ｂに向かう向きに限定される。
画素基板には、回路パターンが形成される。図１１は、回路パターンを概念的に示す図である。回路パターン４０は、画素部４１と、カラム選択回路４２ａ、行選択回路４２ｂとから構成される。図１１の画素部４１が図１０の光の通る部分となり、その周囲のカラム選択回路４２ａ及び行選択回路４２ｂが、図１０の周辺回路３３ｂとなる。単結晶Ｓｉから作製したトランジスタ領域とそこに繋がる配線層が図１０の画素回路３３ａとなる。図１０において、この画素回路３３ａが存在しない部分、すなわち、隣り合う２つの画素回路３３ａの間を、光Ｒ３が通過する。
図１１に示す回路パターン４０は、画素基板の全面に配置される。図１２は、回路パターンが全面に配置（形成）された基板を概念的に示す図である。例えば、ＳＯＩ基板のような基板であって、外縁の一部にオリエンテーションフラット５１を有する１枚の第１の基板１１の全面へ複数配置することができ、多数の回路パターン４０を形成することができる。画素回路４１と周辺回路４２ａ、４２ｂとから成る回路４０が１つの液晶パネルに相当する。図１２に示すように、１枚の基板から、多数のパネルを作製することが出来る。
図３は、図１１に示す回路パターン４０における回路の概略を説明する図である。図３（ａ）はアクティブマトリクス駆動方式の回路の概略を示しており、図３（ｂ）は、図３（ａ）のＡ部分の拡大概略図である。図３（ａ）において、カラム選択回路４２ａから、画素回路のソースに繋がる複数のカラム選択信号線Ｃｌ(データ線とも呼ばれる)が縦方向に配置され、行選択回路４２ｂから、画素回路のゲートに繋がる複数の行選択信号線Ｒが横方向に配置されている。そして、図３（ｂ）を参照するとそれらの交点Ａには、薄層トランジスタ（電界効果トランジスタ）が設けられ、薄層トランジスタのソースにカラム選択信号線Ｃｌが、ゲートに行選択信号線Ｒが、ドレインには液晶電極Ｌ並びに補助容量(トランジスタやキャパシタ)Ｃａが接続されている。なお、カラム選択回路４２ａは金属からなる第１配線層であり、行選択信号線Ｒはポリシリコンであり、ゲート層を構成する。
次に、図２を参照して、回路層の断面構造を模式的に説明する。図２は、図１０の回路３３並びに画素電極３４に対応する部分の模式的な断面図である。回路３３は、単結晶シリコン層に不純物を注入して作製されたアクティブ層２１及びポリシリコンを成膜して作製したゲート層２２、第１配線層２３、及び第２第２配線層２４が、この順に設けられている。アクティブ層２１及びゲート層２２は、両者をあわせてトランジスタ領域と指称する。各層間は絶縁膜２６で絶縁され、これらの層を電気的に接続するためのコンタクトホールを開けて金属を埋め込んだ配線２５が形成され、各層間がその配線２５により接続されている。そして、第２配線層２４に対してトランジスタ領域とは逆側の面には、画素電極３４である透明電極が設けられる。この画素電極３４を含めて、回路層と指称する場合もある。図中、Ｒ１は光源から照射され、回路３３に入射する光を示し、Ｒ２は回路３３を透過する光を示し、その向きは画素電極３４から、トランジスタ領域に向かう向きである。そして、第１配線層２３及び第２第２配線層２４が入射光Ｒ１から、トランジスタ領域のアクティブ層２１及びゲート層２２を遮蔽する。すなわち、第１配線層２３及び第２第２配線層２４が存在する領域は遮光部分Ｓとなり、存在しない領域は光透過領域Ｔとなる。遮光部分Ｓは一つの画素に対応しており、図中、２２ａが行選択信号線、２３ａがカラム選択信号線、２４ａがグランド（ＧＮＤ）に対応する。そして、Ｐが画素選択回路の領域、Ｃが液晶に電荷を与えるための補助の容量の領域を示す。
回路３３において、第１配線層２３と第２第２配線層２４が金属層であり、この部分は光を通さない。なお、図示する実施形態では、配線層は、第１配線層及び第２配線層の二層から構成されるが、本発明は当該実施形態には限定されない。配線層は三層以上の場合もあり得る。図２に示すようにトランジスタ領域のアクティブ層２１及びゲート層２２を覆うように配線層２３、２４を配置することによりトランジスタ領域を遮光することができる。この様な構造とすることにより、遮光層を別途形成する必要が無く、コストを低減することが出来る。光は、図２及び図１０に示すように、画素電極３４側から、トランジスタ領域への向きに照射される。すなわち、入射光Ｒ１および透過光Ｒ２の向きは、図示する向きに限定され、この向きの光を遮蔽できればよい。
このようなトランジスタ領域を隠す配置は、アクティブ層２１、ゲート層２２、第１配線層２３、第２第２配線層２４を重ね合わせた回路３３の、入射光Ｒ１側からの平面図において、第１配線層２３及び第２第２配線層２４によりトランジスタ領域が平面視できないように配置を設計し、設計に従って製造することにより実現することができる。このとき、入射光Ｒ１側からの回路３３の平面図において、配線層の外縁を示す線と、トランジスタ領域の外縁を示す線が重なっている場合であっても、「隠す配置」ということができる。また、入射光Ｒ１側からの回路３３の平面図において、配線層がトランジスタ領域の外縁より外側に張り出している場合も、隠す配置ということができる。複数の配線層が一緒にトランジスタ領域を隠す配置を構成する場合、入射光Ｒ１側からの平面図を作製した際に、第１配線層と第２配線層が重なり合っている部分があってもよく、第１配線層の外縁を示す線と第２配線層の外縁を示す線とが重なって、第１配線層と第２配線層との境界を構成し、かつ第１配線層と第２配線層とが一体となってトランジスタ領域を入射光Ｒ１から遮蔽する配置であってもよい。
回路３３の具体的な配置を図４〜９に示す。図４はトランジスタのアクティブ層２１、図５はゲート層２２、図６は第１配線層２３、図７は第２配線層２４の平面配置を示す。図８は、第１配線層２３と第２配線層２４を重ねた場合の平面図であって、図２または図１０の入射光Ｒ１側からの平面図を示す。図９は、図８に対し、さらに、画素電極３４の一例である透明電極ＩＴＯの配置を重ねた場合の平面図であって、図２または図１０の入射光Ｒ１側からの平面図を示す。図中の符号は、図２を参照して説明した構成に対応している。図８のように第１配線層２３と第２配線層２４を上手く配置することにより、トランジスタを形成する図４に示すアクティブ層２１と図５に示すゲート層２２のトランジスタ領域を、入射光Ｒ１から隠すことができ、第１及び第２配線層２３、２４は、遮光層として機能する。
以下、本発明による製造方法を、図１を参照して説明する。図１は、本発明による製造方法を模試的に示す図である。以下、操作工程に沿って説明する。本実施形態による製造方法の実施にあたって、図１（ａ）に示す第１基板、図１（ｄ）に示す第２基板、図１（ｃ）に示す第３基板を準備する。第１基板は、単結晶シリコン層を備え、その表面に回路を形成することが可能なものであれば特には限定されず、好ましくはＳＯＩ基板を用いることができる。以下の説明では、ＳＯＩ基板を第１基板の例として説明する。いずれの基板を用いる場合も、単結晶シリコン層の厚みは回路設計とプロセス条件によって決定することができる。図１（ａ）に示す第１基板１１ａは、ＳＯＩウェハとして製造された基板であって、シリコン基板１１１上に絶縁体層１１２と単結晶シリコン層１１３とがこの順に積層された基板である。本明細書ではシリコン基板１１１を裏面シリコン層と指称する場合もある。この、「裏面」とは、単結晶シリコン層１１３もしくはこれに由来して作成されるアクティブ層を含む回路層をおもて面とした場合の相対的な位置を意味するものとする。絶縁体層１１２は、埋め込み酸化膜（ＳｉＯ２）の層であり、その厚さは、通常５０〜５００ｎｍ程度であってよい。単結晶シリコン層１１３は、単結晶のシリコン（Ｓｉ）から形成された活性層である。
図１（ｃ）に示す第３基板１３は、最終的に回路層を転写する基板であり、マイクロディスプレイとして光を透過する必要があることから、無色透明な基板である。本発明における無色透明な基板とは、波長が概ね４００〜７００μｍの可視光の透過率が８０％以上、好ましくは９０％以上の基板をいうものとする。第３基板１３としては、石英ガラスを使用しても良いし、通常の液晶パネルに使われる無アルカリガラスや光学ガラスであってもよい。
（ｄ）に示す第２基板１２は、第１基板に対して仮接合を行う基板である。第２基板１２と第３基板１３は同じ材質のものとすることが望ましい。第３基板１３を接着した際に、接着剤の加熱硬化時の熱応力の発生を防止するためである。また、第２基板１２の外径は、第３基板１３の外径と実質的に同一であることが好ましく、同一であることがさらに好ましい。これは第３の基板を接着する際に位置決めを容易にするためと、その接着時の加圧を均一にするためである。第２基板と第３基板の外径が異なっている場合、そのための位置決め機構を設けたり、第２基板と第３基板とが重ならないエリアを加圧するための治具を用意したりする必要があり、接着時の品質を落とす要因となる場合がある。
（ｉ）回路層を形成する工程
工程（ｉ）は、図１（ａ）に示すＳＯＩ基板１１ａ上に、半導体プロセスを用いて、回路層を形成する。回路層の形成は、半導体プロセスにおいて一般的に使用されている方法により実施することができる。具体的には、ＳＯＩ基板１１ａの単結晶シリコン層１１３に不純物を注入することによりアクティブ層２１を形成する工程と、アクティブ層２１上にポリシリコンを成膜することによりゲート層２２をする工程と、第１配線層２３次いで第２配線層２４を形成する工程を含むことにより、回路３３を形成する。回路３３の作製後に、画素電極３４を構成する透明電極、典型的にはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層を形成し、そのパターン形成を行うことができる。ＩＴＯ膜は抵抗などの特性を上げるために高温での成膜もしくは成膜後の熱処理が必要となるため、第１基板に回路３３がある状態で形成することが望ましい。なお、画素電極３４のＩＴＯ膜の形成工程も、回路層を形成する工程に含めることができる。この工程終了後に任意選択的に、画素電極３４層上に保護膜を形成することもできる。後の工程でのダメージを防ぐことが出来るためである。保護膜は、トランジスタ作製用に使われるフォトレジストで形成されるのが望ましい。これは作製される画素が数μｍと小さく、ＩＴＯ電極間の溝が１μｍ以下であるため、その溝部分での保護層の除去を確実にするためである。保護膜の形成は、貼り合せ前の接着剤塗布時に実施することもできる。
回路３３の構造については、前述のように画素の第１配線層２３、第２配線層２４がトランジスタ領域を覆い隠すようにする。アクティブ層２１、ゲート層２２、並びに第１配線層２３、第２配線層２４の配置例は前述のように図４〜９に示した通りである。こうすることで、回路３３形成後、画素電極３４との間に遮光膜を形成する必要が無く、プロセスの簡略化と歩留まりの向上を図ることができる。なお、遮光膜を別途形成する場合は、回路３３の形成後、画素電極３４である透明電極の形成前に、遮光膜をパターニングする必要がある。この場合、回路３３と、表層の画素電極３４とを電気的に接続するコンタクト部を、遮光膜に貫通させる態様で設ける必要があるため、設計と遮光膜のパターニングプロセスが複雑となる。図１（ｂ）は、回路及び画素電極が形成された第１基板１１ｂを模式的に示す。
（ｉｉ）第１基板に第２基板を貼り合せる工程
工程（ｉｉ）では、回路層が形成された第１基板１１ｂの、回路層が形成された面に、接着剤を用いて第２基板を貼り合せる。本工程は、後続の工程（ｉｉｉ）における第１基板の研削工程のために、第２基板を第１基板に仮に接合する工程となるため、仮接合工程ということもできる。
本工程では、後続の工程（ｉｉｉ）における研削加工に耐えることができ、工程（ｉｖ）で第３基板に貼り合せた後に除去可能な接着剤が選択される。仮接合用接着剤１６としては、研削時の薬液に耐性があり、剥離、分離が容易な接着剤を用いることができ、例えば、ＵＶ硬化アクリル系接着剤や熱硬化性変性シリコーンを主成分とする仮接合用接着剤１６を用いることができるが、これらには限定されない。前者の具体例としては、ＷＳＳ（３Ｍ製）などを用いることができる。後者の具体例としては、ＴＡ１０７０Ｔ／ＴＡ２５７０Ｖ３／ＴＡ４０７０（信越化学工業株式会社製）などを用いることができる。ＴＡ１０７０Ｔは、回路保護用の接着層、ＴＡ２５７０Ｖ３は剥離面となる接着層、ＴＡ４０７０は第２基板１２との接着層として機能させることができる。特には、薬液への耐性から、後者の熱硬化性変性シリコーンを主成分とする仮接合用接着剤１６を用いることが好ましい。
本工程においては、回路層が形成された第１基板１１ｂの、回路層が形成された面、及び／または第２基板１２の一方の主面に仮接合用接着剤１６をスピンコート法により５〜１００μｍ程度に塗布し、使用する仮接合用接着剤１６の使用条件により、例えばＵＶ照射あるいは加熱することにより仮接着を行うことができる。回路層が形成された表面のみではなく、回路層の側面及び絶縁体層１１２の側面も被覆するように塗布することが好ましい。これにより、図１（ｅ）に示す接合体が得られる。
（ｉｉｉ）薄化する工程
本工程は、工程（ｉｉ）で得られた接合体において、第１基板１１ｂのシリコン基板層（裏面シリコン層）１１１を研削薄化する工程と、研削薄化する工程後に残存するシリコン基板１１１をエッチングで除去する工程とを含む。
研削薄化する工程は、例えば、異なる種類の砥石を組み合わせて加工することによりシリコン基板１１１を薄化することができる。シリコン基板１１１を１０〜１００μｍ程度残存させることが好ましい。次いで、エッジトリミングを行う。ＳＯＩウェハ１１ｂの縁（エッジ）から、約２〜５ｍｍの部分までを、仮接合用接着剤１６とともに除去する。エッジトリミングの方法としては、グラインダーによる研削、研磨フイルムを用いたテープ研磨等が挙げられる。特には、テープ研磨が好ましい。
エッジトリミングに続いて、残存するシリコン基板層１１１を除去するためのエッチングを行う。図１（ｆ）は、シリコン基板層１１１が完全に除去された、薄化された第１基板１１ｃと、第２基板１２との接合体を概念的に示す図である。エッチングは酸またはアルカリによって実施することが可能である。エッチング速度の観点からは、酸によるエッチングがより好ましく、ＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨ，Ｈ２ＳＯ４、Ｈ３ＰＯ４を含む強酸からなる群より選択される１以上の酸、特にはこれらから成る群より任意に選択、混合された混酸によるエッチングが最も好ましい。エッチングは、エッジトリミングを行った後の接合体を浸漬することによって、あるいは片面のスピンエッチングによって実施することが可能である。本工程により、絶縁層１１２を露出させ、この絶縁層１１２面に第３基板１３を貼り合せることで、光の透過を確保できる。
（ｉｖ） 第３基板を貼り合せる工程
工程（ｉｖ）では、先の工程（ｉｉｉ）にて薄化した第１基板１１ｃに、第３基板１３を貼りあわせる。本工程で用いる接着剤は、転写用接着剤１７ともいうことができる。転写用接着剤１７は、可視光の領域で透光性である材料が望ましく、エポキシ系の接着剤が好ましい。ここでいう、可視光の領域で透光性とは、先に定義した透明基板の透明の定義と同じであってよい。転写後のデバイスの応力変形を生じさせないために、転写用接着剤１７としては、低応力の接着剤を用いることが好ましく、接着剤層の硬化後の厚さが０．１〜５μｍ以下となるように接着することがより好ましい。このような転写用接着剤１７として、特には、熱硬化性エポキシ変性シリコーンを用いるとよい。このような転写用接着剤１７を用いることで、可視光の領域で透光性があり、応力が小さく耐熱に優れた転写が可能となる。転写用接着剤１７は、薄化した第１基板１１ｃに塗布することも、第３基板（転写基板）側に塗布することもできるが、第３基板１３に塗布することがより好ましい。図１（ｇ）は、本工程により得られた、第２基板１２、薄化した第１基板１１ｃ、並びに第３基板１３の接合体を模式的に示す。
（ｖ） 第２基板を、第１基板から除去する工程
次いで、仮接合した第２基板１２を、薄化した第１基板１１ｃから分離・除去する（図１（ｈ））。第２基板１２と第１基板１１ｃの分離は、第２基板１２と第３基板１３の双方に互いに引き離す力Ｆを掛けながら、第１基板１１と第２基板１２の貼り合せ面の転写用接着剤１７の部分へブレード１８を挿入して開口部を形成し、更に引き離す力Ｆを加え続け、転写用接着剤１７の部分で双方を分離する。
（ｖｉ） 回路層表面を露出させる工程
工程（ｖｉ）は、第２基板１２が分離された第１基板１１ｃ表面の転写用接着剤１７の残渣を有機溶媒で除去する工程である。有機溶媒は、転写用接着剤１７の種類等により、当業者が適宜選択することができるが、例えば、熱硬化性エポキシ変性シリコーンを主成分とする転写用接着剤１７を用いる場合、p-メンタンなどの有機溶剤等を用いることができる。このようにして、第１基板１１ｃの表層に形成したマイクロディスプレイの回路層を第３基板１３へ転写し、マイクロディスプレイ基板を製造することができる。図１（ｉ）は、得られたマイクロディスプレイ基板２０を模式的に示す図である。
［第２実施形態：透過型マイクロディスプレイ基板］
本発明は第２実施形態によれば、透過型マイクロディスプレイ基板に関する。当該透過型マイクロディスプレイ基板は、透明基板上に、接着剤を介して、ＳＯＩウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する基板である。
本実施形態による透過型マイクロディスプレイ基板は、典型的には、第１実施形態による製造方法により製造される、図１（ｉ）に示すマイクロディスプレイ基板２０である。その構造及び用途については、第１実施形態において説明したので、ここでは説明を省略する。なお、回路層には、配線層のゲート層と逆側の面に形成された画素電極層を含んでもよく、画素電極層は、透明電極、例えば、ＩＴＯ膜であってよい。透過型マイクロディスプレイ基板は、マイクロディスプレイ用液晶パネルの部材として用いることができる。
以下、本発明の実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
外径２００ｍｍ、厚み７２５μｍのＳＯＩ基板を用意した。ＳＯＩ基板は表層の単結晶シリコン層、埋め込み酸化膜からなる絶縁層、シリコン基板層から構成されるものである。単結晶シリコン層１５０ｎｍに対して半導体プロセスにより回路を形成した。トランジスタのアクティブ層２１は図４、ゲート層２２は図５の配置に、メタル層として第１配線層２３は図６、第２配線層２４を図７の様にし、メタル層でトランジスタ領域が覆われるように回路を設計した。画素電極３４としての透明電極のＩＴＯの領域は図９に示したように配置した。
設計通りに回路を形成したＳＯＩ基板の表面にＩＴＯ（酸化インジウムスズ，Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を成膜し、成膜後画素間を分離するようにＩＴＯ膜に溝を形成し、画素電極を作製した。これを第１基板とした。
第２基板と第３基板は外径２００ｍｍ、厚み７２５μｍの合成石英ガラスの基板を用意した。第１基板と第２基板を貼り合せる仮接合時の接着剤は、後で分離するときの作業性と、第３基板を接合した後の熱処理時の耐熱性を考慮して選択した。ここでは、熱硬化型変性シリコーン系接着剤である信越化学社製のＴＡ１０７０Ｔ、ＴＡ２５７０Ｖ３、及びＴＡ４０７０を使用した。スピンコートにて第１基板の回路上にＴＡ１０７０Ｔを１０μｍ、その上にＴＡ２５７０Ｖ３を１０μｍ、更にその上にＴＡ４０７０を９０μｍ積層し、合計１１０μｍとした。ＴＡ１０７０Ｔは回路の保護、ＴＡ２５７０Ｖ３は基板分離時の剥離層、ＴＡ４０７０は第２基板との接着層として機能するものである。第２基板の貼り合せは、第２基板を接着層に対して、０．１ＭＰａの力で押しつけた後、治具を取付けたまま水平でオーブンへセットし、１９０℃で２時間にわたる加熱処理を行い、接着剤を硬化させた。
次に、第２基板を仮接合した第１基板のシリコン基板層を、東京精密社製ポリッシュ・グラインダＰＧ３００を用いて、研削ホイールにて研削して第１基板の厚みを３０μｍまで薄くした。研削後、三益半導体社製スピンエッチャーＭＳＥ２０００を用いて、酸によるスピンエッチングによって残存する３０μｍのシリコン基板層を除去した。使用したエッチング液はＨＦ／ＨＮＯ３／Ｈ３ＰＯ４／Ｈ２ＳＯ４の混酸であり、２分間のエッチング時間でシリコン基板層を完全に除去して、埋め込み酸化膜を露出させた。
次に、埋め込み酸化膜を露出させた第１基板に、合成石英ガラス製の第３基板を接着剤で貼り合せた。接着剤は、エポキシ変性シリコーン接着剤であるＴＡ４０７０をシクロペンタノンで希釈し、接着剤濃度が０．５ｗｔ％となるように調整したものを使用した。これを第３基板へスピンコートし、厚さ１μｍの接着層を形成した。接着剤を塗布した第３基板を１５０℃で５分間熱処理して溶媒の除去とハーフキュアを行った。そのハーフキュアを行った第３基板と薄化済みの基板とを、東京エレクトロン社製ウェハボンダーＳｙｎａｐｓｅＳｉを用いて貼り合せた。貼り合せは１９０℃まで昇温し３ｋｇｆ／ｃｍ２の荷重を掛け、真空下の１３０℃で１０分間保持して行った。冷却後取り出して貼り合せ基板を得た。
次に、仮接合した第２基板の分離を行った。専用の剥離装置を用い、第３基板の裏面（第１基板に接していない面）が下に、第２基板の裏面（第１基板に接していない面）が上になるように吸着ステージへ載せ、第３基板を吸着した状態で第２基板の裏面に、上方へ引き上げる機構を持った吸着具を取付け、第２基板と第３基板が互いに離れる方向へ力を加えた。その力を加えながら、第１基板と第２基板との界面である接着層へブレードを挿入した。ブレード挿入により接着剤の一部に開口が生じ、基板同士を引き剥がす力が加わっていることから、その開口が徐々に広がり分離が進んだ。最終的に、第２基板が第１基板と接着剤により接着されていた部分から剥がれ、第２基板の分離が完了した。この時、第３基板から第１基板が分離することはなかった。
第２基板の分離後、第１基板上の接着剤の残渣は、有機溶剤のｐ−メンタンに５分間浸漬することで除去した。第３基板に接合された第１基板は、接合の界面を直接目視で確認することは出来ず、回路の無い部分は透明であった。なお、ここでいう透明の定義は、第３基板についての透明の定義と同様である。
このようにして得られたマイクロディスプレイ基板に、シール用の接着剤をスクリーン印刷にて塗布し、別途対向基板として準備した全面にＩＴＯを成膜したガラス基板を貼り合せ、所定のギャップとなるようにマイクロディスプレイ基板と対向基板の間隔を保持したままシール材を硬化させた。シール材硬化後にパネル１つ１つに分離するように貼り合せウェハをダイシングにより分断してパネルを得た。そのパネルを真空中で液晶を注入しマイクロディスプレイ用液晶パネルを得た。
その液晶パネルの厚み方向の両側に偏光板を置き動作を確認した。５０，０００ｃｄ／ｍ３の光源を照射しても良好な表示が得られ、光リーク電流の影響は見られなかった。
１１ａ 第１基板、１１ｂ 回路層を形成した第１基板、１１ｃ 薄化された第１基板
１１１ シリコン基板層、１１２ 絶縁体層、１１３ 単結晶シリコン層
１１３’ 回路層（単結晶シリコン層に不純物注入されたアクティブ層及びそのおもて面に形成されたゲート層、配線層を含む層）
１２ 第２基板、１３ 第３基板、１６ 仮接合用接着剤、１７ 転写用接着剤、
１８ ブレード、
２１ アクティブ層、２２ ゲート層、２３ 第１配線層、２４ 第２配線層、
２５ 配線、２６ 絶縁膜（酸化膜）、
３０ 液晶パネル、３１ａ、ｂ 偏光板、３３ 回路、３４ 画素電極、３５ 液晶、
３６ シール材、３７ 対向電極、３８ 対向基板

Claims (6)

  1. （ｉ） 単結晶シリコン層を備える第１基板表面に回路層を形成する工程と、
    （ｉｉ） 前記第１基板の前記回路層が形成された面に、接着剤を用いて第２基板を貼り合せる工程と、
    （ｉｉｉ） 前記第１基板の裏面を薄化する工程と、
    （ｉｖ） 前記第１基板の薄化された面に、接着剤を用いて、透明基板である第３基板を貼り合せる工程と、
    （ｖ） 前記第２基板を、前記第１基板から除去する工程と、
    （ｖｉ） 前記第２基板が分離された前記第１基板表面の接着剤を除去し、回路層表面を露出させる工程と
    を含むマイクロディスプレイ基板の製造方法であって、
    前記第１基板上に回路層を形成する工程が、アクティブ層、ゲート層及び配線層を形成する工程を含み、前記配線層が、前記アクティブ層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、マイクロディスプレイ基板の製造方法。
  2. 前記第１基板が、単結晶シリコン層と、絶縁層と、シリコン基板層とを含むＳＯＩ基板である、請求項１に記載の製造方法。
  3. 前記薄化する工程が、
    前記シリコン基板層の一部を残して研削する工程と、
    前記絶縁層が露出するまで、エッチングにより前記シリコン基板層を除去する工程と
    を含み、
    前記第３基板を貼り合せる工程が、前記絶縁層と前記第３基板とを貼り合せる工程を含む、請求項２に記載の製造方法。
  4. 前記第３基板が、ガラス基板である、請求項１〜３のいずれか１項に記載の製造方法
  5. 前記ガラス基板が、石英ガラス基板である、請求項４に記載のの製造方法。
  6. 透明基板上に、接着剤を介して、ＳＯＩウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、
    前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、透過型マイクロディスプレイ基板。
JP2019001329A 2019-01-08 2019-01-08 マイクロディスプレイ基板の製造方法 Pending JP2020112603A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019001329A JP2020112603A (ja) 2019-01-08 2019-01-08 マイクロディスプレイ基板の製造方法
US17/419,017 US20220113601A1 (en) 2019-01-08 2019-12-26 Manufacturing method for micro display board
PCT/JP2019/051242 WO2020145186A1 (ja) 2019-01-08 2019-12-26 マイクロディスプレイ基板の製造方法
TW109100408A TW202042194A (zh) 2019-01-08 2020-01-07 微顯示基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019001329A JP2020112603A (ja) 2019-01-08 2019-01-08 マイクロディスプレイ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2020112603A true JP2020112603A (ja) 2020-07-27

Family

ID=71521612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019001329A Pending JP2020112603A (ja) 2019-01-08 2019-01-08 マイクロディスプレイ基板の製造方法

Country Status (4)

Country Link
US (1) US20220113601A1 (ja)
JP (1) JP2020112603A (ja)
TW (1) TW202042194A (ja)
WO (1) WO2020145186A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376422B (zh) * 2022-08-16 2024-02-02 深圳市易天自动化设备股份有限公司 Miniled光学显示面板贴合机及其贴合方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH05313201A (ja) * 1992-05-14 1993-11-26 Seiko Instr Inc 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06202155A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 液晶表示装置の製造方法
JPH0829807A (ja) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp 液晶表示アレイ及びその製造方法
JP2001305577A (ja) * 2000-04-19 2001-10-31 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2007072447A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2008122658A (ja) * 2006-11-13 2008-05-29 Sharp Corp 液晶表示装置
US20120074517A1 (en) * 2010-09-23 2012-03-29 Graetz Eric Semiconductor structure and method for making same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH05313201A (ja) * 1992-05-14 1993-11-26 Seiko Instr Inc 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06202155A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 液晶表示装置の製造方法
JPH0829807A (ja) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp 液晶表示アレイ及びその製造方法
JP2001305577A (ja) * 2000-04-19 2001-10-31 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2007072447A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2008122658A (ja) * 2006-11-13 2008-05-29 Sharp Corp 液晶表示装置
US20120074517A1 (en) * 2010-09-23 2012-03-29 Graetz Eric Semiconductor structure and method for making same

Also Published As

Publication number Publication date
TW202042194A (zh) 2020-11-16
WO2020145186A1 (ja) 2020-07-16
US20220113601A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
US10268068B2 (en) Electrooptical device, electronic apparatus, and method for manufacturing electrooptical device
US9331099B2 (en) Substrate for electro-optical apparatus, electro-optical apparatus, and electronic equipment with improved light efficiency and contrast
US20130258263A1 (en) Electro-optical device and electronic apparatus
US9746586B2 (en) Method of manufacturing microlens array substrate, microlens array substrate, electro-optic device, and electronic
WO2012114687A1 (ja) 電子機器及びその製造方法
JP6111600B2 (ja) マイクロレンズアレイ基板の製造方法
JP5304232B2 (ja) 電気光学装置の製造方法
WO2020145186A1 (ja) マイクロディスプレイ基板の製造方法
JP2016029431A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
US7192503B2 (en) Method of manufacturing electro-optical device, method of dividing a plurality of substrates, electro-optical device substrate, and electro-optical device
WO2014084126A1 (ja) 表示素子、及びその製造方法
JP7202992B2 (ja) マイクロディスプレイ基板の製造方法
JP3941401B2 (ja) 液晶装置の製造方法
JP2005084228A (ja) 液晶表示装置
JP6914227B2 (ja) マイクロディスプレイ用基板の製造方法
JPH07311391A (ja) 液晶表示装置の製造方法
JP2005158934A (ja) 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器
US20210055757A1 (en) Display device and manufacturing method thereof
JP5655354B2 (ja) 液晶装置、その製造方法、および、電子機器
JP5987461B2 (ja) 電気光学装置の製造方法、及び、電気光学装置
JP2022190311A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2004296487A (ja) トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器
JP2006330331A (ja) マイクロレンズ基板の製造方法、マイクロレンズ基板及びこれを用いた電気光学装置
JP6236827B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP4366983B2 (ja) 複合半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220125