JPH07311391A

JPH07311391A - 液晶表示装置の製造方法

Info

Publication number: JPH07311391A
Application number: JP12823494A
Authority: JP
Inventors: Hideo Yamanaka; 英雄山中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-05-17
Filing date: 1994-05-17
Publication date: 1995-11-28
Anticipated expiration: 2016-10-15
Also published as: JP3218861B2

Abstract

(57)【要約】【目的】本発明は、従来のＬＳＩ製造技術によって製
造することで低コスト化を図るとともに、電界効果電子
移動度に優れた高性能の単結晶シリコン基板の透過型Ｌ
ＣＤ装置を得る。【構成】単結晶シリコン（Ｓｉ）基板11上の画素開口
部形成領域に多結晶部のエピタキシャル層（多結晶エピ
層）13P を形成し、他領域に単結晶部のエピタキシャル
層（単結晶エピ層）13C とを形成する。次いで単結晶エ
ピ層13C にスイッチングトランジスタ14を設け、多結晶
エピ層13P を除去する。その除去した部分に透光性の樹
脂の埋込層17を形成する。そして単結晶Ｓｉ基板11の裏
面側から研削，研磨を行い、必要に応じてエッチングを
行って埋込層17の裏面側を露出させ、単結晶部エピ層13
C の単結晶Ｓｉ架台21を形成する。その後透明接着剤22
で裏面側を色フィルター基板24または下側ガラス基板25
に貼り合わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置の製造方
法に関するものである。

【０００２】

【従来の技術】アクティブマトリックス方式のＬＣＤ
（liquid crystal display）には、単結晶シリコン基
板トランジスタスイッチマトリックス積層液晶パネル，
非晶質シリコン薄膜トランジスタスイッチマトリックス
パネル，多結晶シリコン薄膜トランジスタスイッチマト
リックスパネル等のタイプがある。上記タイプのうち、
電界効果電子移動度が大きく従来のＬＳＩ技術で製造が
可能な単結晶シリコン基板は、不透明なシリコン基板を
用いるために反射型のＬＣＤしか作れない。そこで、現
在のＬＣＤは、非晶質シリコンＴＦＴまたは多結晶シリ
コンＴＦＴを用いた透過型のものが主流になっている。

【０００３】

【発明が解決しようとする課題】しかしながら、非晶質
シリコンＴＦＴを用いたＬＣＤは、汎用のものであっ
て、高精細および高品質なものではない。他方、多結晶
シリコンＴＦＴを用いたＬＣＤは、高精細および高品質
なものになる。しかしながら、石英ガラス基板を用いて
いるために高価なものになる。

【０００４】本発明は、従来のＬＳＩ製造技術によって
安価に製造できる単結晶シリコン基板の駆動用周辺回路
一体型でしかも透過型の液晶表示装置の製造方法を提供
することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた液晶表示装置の製造方法である。
すなわち、第１工程で、単結晶シリコン基板上の画素開
口部を形成しようとする領域に多結晶部のエピタキシャ
ル層を形成し、その他の領域に単結晶部のエピタキシャ
ル層を形成する。次いで第２工程で、単結晶部のエピタ
キシャル層にスイッチングトランジスタ部および駆動用
周辺回路部を形成するとともに、エッチングによって多
結晶部のエピタキシャル層を除去する。続いて第３工程
で、エピタキシャル層を除去した部分に透光性の樹脂か
らなる埋込層を形成した後、埋込層上に画素電極部を形
成する。そして第４工程で、画素部を形成した単結晶シ
リコン基板の表面に例えば高い平坦度を有する台ガラス
を貼り合わせて接着保持する。または、画素電極部を形
成した単結晶シリコン基板内の特性が正常なチップをダ
イシングで分割し、それに例えば高い平坦度を有する台
ガラスを貼り合わせて接着保持する。次いで第５工程
で、単結晶シリコン基板の裏面側から研削および研磨を
行い、さらに必要に応じてエッチングを行って、埋込層
の裏面側を露出させ、単結晶部のエピタキシャル層から
なる単結晶シリコン架台を形成する。その後第６工程
で、透明接着剤によって裏面側を下側ガラス基板または
色フィルター基板に貼り合わせる。

【０００６】また上記製造方法において、第２工程で、
単結晶部のエピタキシャル層にスイッチングトランジス
タ部と駆動用周辺回路部とを形成するとともに、エッチ
ングによって多結晶部のエピタキシャル層を除去する。

【０００７】上記製造方法において、第３工程で、多結
晶部のエピタキシャル層を除去した部分の表面に反射膜
を形成し、続いてその反射膜上に透光性の樹脂の埋込層
を形成した後、埋込層上側に画素電極部を形成する。

【０００８】また上記製造方法において、第６工程で、
単結晶シリコン架台を透明接着剤によって色フィルター
基板に貼り合わせて画素側基板を形成するとともに、そ
の画素側基板に重ね合わせる上側ガラス基板には、予め
単結晶シリコン架台に相対する位置に略半円状断面のマ
トリックス溝を単結晶シリコン架台の幅以内に形成す
る。さらにマトリックス溝の表面には反射膜を形成す
る。

【０００９】また、液晶表示装置のシール部の内側でか
つそのシール部に沿って、上側ガラス基板と下側ガラス
基板との空間にセルギャップ調整膜を形成する。

【００１０】

【作用】上記液晶表示装置の製造方法では、第２工程
で、電界効果電子移動度の大きい単結晶シリコン部のエ
ピタキシャル層にスイッチングトランジスタ部および駆
動用周辺回路部を形成することから、スイッチングトラ
ンジスタは応答特性の良いものになる。第３工程で、エ
ピタキシャル層を除去した部分に透光性の樹脂からなる
埋込層を形成し、その上に画素電極部を形成することか
ら、光透過率が良くなる。またその後の工程で加わる熱
的応力や第５工程での研削，研磨時に加わる機械的応力
が緩和される。

【００１１】また第２工程で、単結晶部のエピタキシャ
ル層にスイッチングトランジスタ部とともに駆動用周辺
回路部を形成する製造方法では、駆動用周辺回路部が画
素側基板に形成されることになる。そのため、駆動用周
辺回路部を外付けする必要がなくなる。

【００１２】上記多結晶部のエピタキシャル層を除去し
た部分の表面に反射膜を形成する製造方法では、多結晶
部のエピタキシャル層を除去した部分の側面に反射膜が
形成されることから、画素部への集光特性が高まる。

【００１３】また上側ガラス基板にマトリックス溝を形
成する液晶表示装置の製造方法では、単結晶シリコン架
台に相対する位置の上側ガラス基板に略半円状断面のマ
トリックス溝が該単結晶シリコン架台の幅以内に形成さ
れることから、上板ガラス基板側から単結晶シリコン架
台に照射されていたバックライト光が画素側に有効に入
射するようになる。したがって、画素部への集光特性が
向上する。さらにマトリックス溝を形成することによっ
て、その後の液晶注入工程では、液晶がマトリックス溝
を通って注入されることになるので、液晶の注入がスム
ーズになる。また、マトリックス溝が単結晶シリコン架
台の幅以内に形成されていることから、液晶の配向むら
が低減される。またマトリックス溝の表面に反射膜を形
成する液晶表示装置の製造方法では、画素部への集光特
性がさらに向上される。

【００１４】また、シール部の内側でかつそれに沿って
セルギャップ調整膜を形成する液晶表示装置の製造方法
では、シールスペーサーが不要になる。そして、セルギ
ャップ調整膜の膜厚によってセルギャップが決まるので
セルギャップの制御が確実になる。

【００１５】

【実施例】本発明の実施例を図１，図２の製造工程図
（その１），（その２）により説明する。

【００１６】図１の（１）に示すように、第１工程で
は、熱酸化法によって、単結晶シリコン基板１１の表面
に酸化膜１２を形成する。この酸化膜１２は、例えば厚
さが６２０μｍの６インチウエハでは、例えば５００ｎ
ｍ〜６００ｎｍの膜厚に生成される。そのとき単結晶シ
リコン基板１１の裏面側にも同様の酸化膜１２が生成さ
れる。上記のようなウエハの場合、例えば４〜６インチ
型のＬＣＤでは１個取りになり、例えば２インチ型のＬ
ＣＤでは４個取りになる。

【００１７】その後、リソグラフィー技術とエッチング
とによって、トランジスタを形成しようとする領域の上
記酸化膜１２（２点鎖線で示す部分）を除去する。

【００１８】続いて図１の（２）に示すように、エピタ
キシャル成長法によって、上記単結晶シリコン基板１１
の露出面上および上記酸化膜１２上に、エピタキシャル
層１３を堆積する。このエピタキシャル成長法では、Ｐ
型シリコンのエピタキシャル層を堆積する場合には、例
えば原料ガスにシラン（ＳｉＨ₄）を用い、それにジボ
ラン（Ｂ₂２₆）を添加する。またＮ型シリコンのエピ
タキシャル層を堆積する場合には、例えば原料ガスにシ
ラン（ＳｉＨ₄）を用い、それにホスフィン（ＰＨ₃）
を添加する。そしていずれの場合にも搬送ガスには水素
（Ｈ₂）を用いる。上記のようなガス系を用いて、エピ
タキシャル成長雰囲気の温度を例えば１０６０℃、成長
速度を例えば０．３μｍ／分に設定し、シリコンをエピ
タキシャル成長させる。

【００１９】その結果、上記単結晶シリコン基板１１上
には、膜厚が１０μｍ程度の単結晶シリコンからなるエ
ピタキシャル層１３Ｃ（以下単結晶部のエピタキシャル
層と記す）が成長し、上記酸化膜１２上には膜厚が１０
μｍ程度の多結晶シリコンからなるエピタキシャル層１
３Ｐ（以下多結晶部のエピタキシャル層と記す）が成長
する。なお、パターン性と結晶性のよい単結晶部のエピ
タキシャル層１３Ｃを得るためには、あらかじめ酸化膜
１２上に多結晶シリコン膜（図示せず）を形成しておく
のが良い。この場合には、多結晶シリコン膜を形成した
後、この多結晶シリコン膜とともに酸化膜１２をパター
ニングする。その後、エピタキシャル層１３を堆積す
る。

【００２０】次いで図１の（３）に示す第２工程を行
う。この工程では、既知のＣＭＯＳトランジスタの製造
プロセスによって、単結晶部のエピタキシャル層１３Ｃ
にＬＣＤのスイッチングトランジスタ１４および駆動用
周辺回路部（図示せず）を形成する。このスイッチング
トランジスタ１４および駆動用周辺回路部は、例えばＭ
ＯＳトランジスタで構成される。なお、図面上、スイッ
チングトランジスタ１４のハッチングは省略した。ま
た、ＭＯＳトランジスタの代わりにバイポーラトランジ
スタ（図示せず）で形成することもある。

【００２１】その後、単結晶部，多結晶部のエピタキシ
ャル層１３Ｃ，１３Ｐ上にレジストを塗布してレジスト
膜１５を形成した後、露光，現像工程を行って上記レジ
スト膜１５に開口部１６を形成する。続いて反応性イオ
ンエッチングによって、多結晶部のエピタキシャル層１
３Ｐ（２点鎖線で示す部分）を除去する。この反応性イ
オンエッチングでは、エッチングガスに例えば六フッ化
イオウ（ＳＦ₆）またはテトラフロロメタン（ＣＦ₄）
を用い、エッチング雰囲気の圧力を例えば５０．７ｋＰ
ａ、ＲＦパワーを例えば３００Ｗに設定する。フッ酸系
のエッチング液を用いてウェットエッチングを行う場合
は、例えばフッ酸：硝酸：酢酸（混合比は例えば１：
５：４０）系のエッチング液を用いる。その後レジスト
膜１５を剥離除去する。

【００２２】上記エッチング後、図１の（４）に示す第
３工程を行う。この工程では、感光性で透光性の樹脂
（例えばアクリル樹脂，エポキシ樹脂等）を塗布した
後、露光，現像してパターニングし、多結晶部のエピタ
キシャル層（１３Ｐ）を除去した部分に透光性の樹脂か
らなる埋込層１７を形成する。この埋込層１７の上面側
は平坦化されている。なお、図１の（４）以降では、ス
イッチングトランジスタ１４は簡単化して示す。

【００２３】続いてスパッタ法によって、透光性の樹脂
からなる埋込層１７上側にＩＴＯ（Indium Tin Oxid
e）膜を例えば１５０ｎｍの膜厚に成膜する。さらにリ
ソグラフィー技術とエッチングとによって上記ＩＴＯ膜
をパターニングして画素電極部１８を形成する。

【００２４】その後、図１の（５）に示す第４工程を行
う。この工程では、上記画素電極部１８側に接着テープ
１９を貼って台ガラス２０を貼り付ける。この台ガラス
２０は、高平坦度を有するもので、例えば１μｍ以下の
平坦度を有するものである。また上記接着テープ１９に
は、例えば両面ＵＶ照射硬化型テープを用いる。上記台
ガラス２０を接着する方法としては、上記接着テープ１
９を用いる他に、例えば汚染物質を除いた蜜蝋のような
ワックスを用いることも可能である。

【００２５】その後図１の（６）に示す第５工程を行
う。この工程では、単結晶シリコン基板１１の裏面側か
ら研削および研磨を行う。上記研磨では、基板の反りを
防止するために、埋込層１７および単結晶部のエピタキ
シャル層１３Ｃの各裏面側における単結晶シリコン基板
１１を５μｍ〜１０μｍ程度の厚さだけ残す。そして、
残した単結晶シリコン基板１１をエッチングして除去す
る。このようにエッチングによって最終的に単結晶シリ
コン基板１１を除去することで、基板の反りを防止す
る。さらに裏面側に形成されていた酸化膜１２をエッチ
ングによって除去する。このとき、単結晶シリコン基板
１１の表面は，台ガラス２０および接着テープ１９で保
護されているので、研削および研磨さらにエッチングで
のダメージは無い。

【００２６】上記単結晶シリコン基板１１のエッチング
は、例えばエッチングガスに六フッ化イオウ（ＳＦ₆）
を用いた反応性イオンエッチングで行う。また酸化膜１
２のエッチングは、例えばテトラフロロメタン（Ｃ
Ｆ₄）を用いた反応性イオンエッチングまたはフッ酸系
のエッチング液を用いたウェットエッチングで行う。上
記のようにして、図１の（６）に示すように、単結晶部
のエピタキシャル層（１３Ｃ）で単結晶シリコン架台２
１を形成する。なお、研削および研磨によって、酸化膜
１２まで除去することも可能である。

【００２７】次いで第６工程を行う。この工程では、図
２の（７），（８）に示すように、透明接着剤２２（例
えば透明ＵＶ照射硬化型接着剤、または透明ＵＶ照射硬
化型接着剤と加熱硬化型接着剤、もしくは加熱硬化型接
着剤）を用いて、単結晶シリコン架台２１，埋込層１７
等からなる画素側基板２３の裏面側を色フィルター基板
２４に貼り合わせる。または図２の（９），（１０）に
示すように、透明接着剤２２を用いて、単結晶シリコン
架台２１，埋込層１７等からなる画素側基板２３の裏面
側を下側ガラス基板２５に貼り合わせる。

【００２８】まず、色フィルター基板２４に貼り合わせ
る場合を、図２の（７），（８）によって説明する。図
の（７）に示すように、透明接着剤２２を用いて、単結
晶シリコン架台２１，埋込層１７等からなる画素側基板
２３の裏面側を色フィルター基板２４に貼り合わせる。
その際、上記透明接着剤２２に２〜３Ｊ／ｃｍ²程度の
エネルギーの紫外線（例えば波長が３６５ｎｍの紫外
線）を照射して、透明接着剤２２を硬化させる。このよ
うにして色フィルター基板２４に画素側基板２３の裏面
側を接着する。その際、単結晶シリコン架台２１の位置
に色フィルター基板のＲ，Ｇ，Ｂの各境界を合わせて、
上記単結晶シリコン架台２１に色フィルター基板２４を
貼り合わせる。また上記加熱硬化型接着剤を用いた場合
には、貼り合わせた後、１００℃〜１２０℃程度の温度
雰囲気で２時間〜３時間のキュアを行う。

【００２９】その後、台ガラス２０を剥離する。さらに
台ガラス２０を接着していた接着テープ１９を剥離す
る。なお、台ガラス２０，接着テープ１９の剥離と色フ
ィルター基板２４の貼り合わせを一度の紫外線照射で行
うことも可能である。

【００３０】その後、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ（例えば２インチ製
品）に分割する。このとき、６インチウエハで２インチ
サイズのものを４個取る場合には、１００％の歩留りを
得ることは難しい。そこで、特性的に合格しているチッ
プをダイシングによって分割し、その寸法に合った台ガ
ラスに貼って、単個で裏面研削および研磨を行う。この
ように製造することによって、歩留りが向上できるとと
もに、高い平坦度を保った状態で高価な台ガラスを繰り
返し使用することができるので製造コストが安くなる。
さらに裏面研削および研磨の精度が向上し、光学的精度
の向上と単結晶シリコン架台の強度の向上が実現でき
る。したがって、総合的に安価で光学的と特性のばらつ
きが少ないＬＣＤを製造することができる。または、台
ガラス２０，接着テープ１９を付けた状態で分割し、そ
の後、台ガラス２０と接着テープ１９とを剥離してもよ
い。なお、台ガラス２０を蜜蝋等で接着する場合には、
加熱した台ガラスを剥離した後、洗浄処理を行う。

【００３１】次いで図２の（８）に示すように、画素側
基板２３上に配向剤として例えばポリイミド樹脂を塗布
して、配向膜２６を形成する。それとともに、上側ガラ
ス基板２７の液晶を封入する側の面に、例えばスパッタ
法によって透明電極膜２８を形成し、さらに配向剤とし
て例えばポリイミド樹脂を塗布して配向膜２９を形成す
る。上記透明電極膜２８は、例えばＩＴＯ（Indium Ti
n Oxide）膜で形成する。続いて、各配向膜２６，２９
のラビングを行う。

【００３２】さらにシール部（図示せず）およびコモン
電極（図示せず）を塗布によって形成した後、画素側基
板２３と上側ガラス基板２７とを３μｍ〜５μｍ程度の
セルギャップ３０を設けて互いに重ね合わせしてシール
する。そのため、上記シール部には例えば３μｍ〜５μ
ｍ程度のフィラー（図示せず）が混入されているので、
そのフィラーがセルギャップ３０を保つスペーサーにな
る。基板同士を重ね合わせた後、画素側基板２３と上側
ガラス基板２７とのセルギャップ３０に液晶３１を注入
して封止する。このようにして、液晶表示装置（ＬＣ
Ｄ）１が形成される。

【００３３】上記液晶表示装置１の製造方法では、第２
工程で単結晶シリコン基板１１から成長させた単結晶部
のエピタキシャル層１３Ｃにスイッチングトランジスタ
１４および駆動用周辺回路部（図示せず）を形成する。
単結晶部のエピタキシャル層１３Ｃは電界効果電子移動
度が大きいので、十分な駆動パワーと応答特性が良い単
結晶シリコン基板の透過型の液晶表示装置１になる。

【００３４】また第３工程で、多結晶部のエピタキシャ
ル層１３Ｐを除去した部分に透光性の樹脂からなる埋込
層１７を形成して、その上に画素電極部１８を形成する
ことから、画素部の光透過率は良くなる。さらに埋込層
１７を設けたことによって、その後の工程で加わる熱的
応力や第５工程での研削，研磨時にかかる機械的応力が
緩和される。

【００３５】さらに色フィルター基板２４のＲ，Ｇ，Ｂ
の各境界部を単結晶シリコン架台２１の位置で貼り合わ
せることから、単結晶シリコン架台２１が色フィルター
基板２４のブラックマスクの代わりになる。そのため、
色フィルター基板２４にブラックマスクを形成する必要
がないので、色フィルター基板２４の製造コストが安価
になる。

【００３６】また図２の（９），（１０）に示すよう
に、画素側基板２３を下側ガラス基板２５に貼り合わせ
ることも可能である。この場合を以下に説明する。

【００３７】図の（９）に示すように、透明接着剤２２
を用いて、単結晶シリコン架台２１，埋込層１７等から
なる画素側基板２３の裏面側を下側ガラス基板２５に貼
り合わせる。そして、透明接着剤２２に透明ＵＶ照射硬
化型接着剤を用いた場合には、それに２〜３Ｊ／ｃｍ²
程度のエネルギーの紫外線（例えば波長が３６５ｎｍの
紫外線）を照射して、透明接着剤２２を硬化させる。こ
のようにして下側ガラス基板２５に画素側基板２３の裏
面側を接着する。

【００３８】その後、台ガラス２０を剥離する。さらに
台ガラス２０を接着していた接着テープ１９を剥離す
る。

【００３９】その後、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ（例えば２インチ製
品）に分割する。または、台ガラス２０，接着テープ１
９を付けた状態で分割し、その後、台ガラス２０と接着
テープ１９とを剥離してもよい。

【００４０】次いで図２の（１０）に示すように、画素
側基板２３上に配向剤として例えばポリイミド樹脂を塗
布して配向膜２６を形成する。それとともに、色フィル
ター基板２４の液晶を封入する側の面に、例えばスパッ
タ法によって透明電極膜３２を形成し、さらに配向剤と
して例えばポリイミド樹脂を塗布して配向膜３３を形成
する。続いて各配向膜２６，３３のラビングを行う。な
お、上記色フィルター基板２４のＲ，Ｇ，Ｂの境界部分
には、例えばクロムからなるブラックマスク３４が形成
されている。

【００４１】さらにシール部（図示せず）およびコモン
電極（図示せず）を塗布によって形成した後、画素側基
板２３と色フィルター基板２４とを３μｍ〜５μｍ程度
のセルギャップ３０を設けて互いに重ね合わせてシール
する。そして上記シール部には例えば３μｍ〜５μｍ程
度のフィラー（図示せず）が混入されているので、それ
がセルギャップ３０を保つスペーサーになる。基板同士
を重ね合わせた後、画素側基板２３と色フィルター基板
２４とのセルギャップ３０に液晶３１を注入封止する。

【００４２】なお、上記透明ＵＶ照射硬化型接着剤の代
わりに熱硬化型の透明接着剤を用いることも可能であ
る。例えば透明エポキシ樹脂の接着剤または透明シリコ
ーン樹脂の接着剤を用いて、１００〜１２０℃の温度雰
囲気中に２〜３時間放置することで接着剤を加熱硬化さ
せる。そして、画素側基板２３の裏面側を色ガラス基板
２４または下側ガラス基板２５に貼り合わせる。

【００４３】次に液晶表示装置の駆動用周辺回路部を単
結晶部のエピタキシャル層に形成する方法を、図３の液
晶パネルの概略構成図によって説明する。

【００４４】まず上記図１の（１）で説明した第１工程
で、シリコンのエピタキシャル層１３を形成する際に、
駆動用周辺回路４１を形成する領域にも単結晶部のエピ
タキシャル層１３Ｃを形成する。そして図３に示すよう
なピクセルアレー４２に接続するｎチャネルＭＯＳトラ
ンジスタ４３の他に、駆動用周辺回路４１を形成しよう
とする領域に、水平シフトレジスター４４のＣＭＯＳト
ランジスタ（図示せず），垂直シフトレジスター４５の
ＣＭＯＳトランジスタ（図示せず）等の回路部を形成す
る。各トランジスタの形成方法は、ＣＭＯＳトランジス
タの既知の形成方法と同様である。

【００４５】図示はしないが、上記ＣＭＯＳトランジス
タの基本的な形成方法を簡単に説明する。まず、例えば
熱酸化法によって、エピタキシャル層の表面に酸化膜を
形成する。そして単結晶部のエピタキシャル層が例えば
ｎ型の場合には、ｐ型不純物のドーピングによって、そ
のエピタキシャル層の上層にｐウェル層を形成する。続
いてエピタキシャル層の上層にｎチャネルＭＯＳトラン
ジスタとｐチャネルＭＯＳトランジスタとの素子形成領
域を分離する素子分離領域を形成する。次いで各素子形
成領域の表面にゲート絶縁膜を形成する。続いてＣＶＤ
法，スパッタ法，蒸着法等の成膜技術によって、ゲート
電極形成膜を成膜する。その後リソグラフィー技術とエ
ッチングとによって、ゲート電極形成膜をパターニング
して、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯ
Ｓトランジスタの各ゲート電極を形成する。さらに例え
ばイオン注入法によって、各ゲート電極の両側の単結晶
部のエピタキシャル層に選択的に所定の導電型の不純物
を導入し、ｎチャネルＭＯＳトランジスタのソース・ド
レインとｐチャネルＭＯＳトランジスタのソース・ドレ
インとを形成する。

【００４６】上記説明したように、第２工程で、単結晶
部のエピタキシャル層１３ＣにｎチャネルＭＯＳトラン
ジスタ４３とともに駆動用周辺回路４１の水平シフトレ
ジスター４４，垂直シフトレジスター４５の各駆動用回
路部を形成する製造方法では、駆動用周辺回路４１を外
付けする必要がなくなる。

【００４７】次に画素電極部への集光率を高めた構造の
製造方法の実施例を、図４の製造工程図によって説明す
る。図では、上記図１で説明したのと同様の構成部品に
は同一符号を付す。

【００４８】まず上記図１で説明したと同様にして、第
１工程と第２工程とを行う。すなわち図４の（１）に示
すように、単結晶シリコン基板１１の表面に膜厚が５０
０ｎｍ〜６００ｎｍ程度の熱酸化膜１２を形成する。こ
のとき単結晶シリコン基板１１の裏面側にも同様の熱酸
化膜１２が生成される。続いて、スイッチングトランジ
スタを形成しようとする領域の熱酸化膜１２を除去した
後、単結晶シリコン基板１１の露出面上および上記熱酸
化膜１２上にシリコンのエピタキシャル層１３を堆積す
る。このエピタキシャル層１３は、単結晶シリコン基板
１１上では膜厚が１０μｍ程度の単結晶部のエピタキシ
ャル層１３Ｃになり、熱酸化膜１２上では膜厚が１０μ
ｍ程度の多結晶部のエピタキシャル層１３Ｐになる。そ
して単結晶部のエピタキシャル層１３Ｃにスイッチング
トランジスタ１４および駆動用周辺回路部（図示せず）
を形成する。なお、図ではスイッチングトランジスタ１
４のハッチングは省略した。その後、多結晶部のエピタ
キシャル層１３Ｐ（２点鎖線で示す部分）を除去する。
上記除去した部分の側面は傾斜面に形成される。その傾
斜面の傾斜角は、例えば６０°〜７０°程度の角度が好
ましい。

【００４９】次いで図４の（２）に示す第３工程を行
う。この工程では、スパッタ法，蒸着法等の成膜技術に
よって、多結晶部のエピタキシャル層（１３Ｐ）を除去
した部分側を含む全面に、反射率の高い膜、例えばアル
ミニウム系金属膜５１を成膜する。そして、リソグラフ
ィー技術と選択エッチングとによって、スイッチングト
ランジスタ１４の電極（例えばソース電極，ドレイン電
極等）を上記アルミニウム系金属膜５１で形成する。そ
れとともに、エピタキシャル層（１３Ｐ）を除去した部
分上およびその傾斜部分に上記アルミニウム系金属膜
（５１）を残して反射膜５２を形成する。

【００５０】その後、図４の（３）に示すように、多結
晶部のエピタキシャル層（１３Ｐ）を除去した部分側を
含む全面に感光性でかつ透光性の樹脂（例えばアクリル
樹脂，エポキシ樹脂等）を塗布する。その後リソグラフ
ィー技術でパターニングし、多結晶部のエピタキシャル
層（１３Ｐ）を除去した部分に透光性の樹脂からなる埋
込層１７を形成する。この埋込層１７の上面側は平坦化
されている。

【００５１】続いてスパッタ法によって、透光性の樹脂
からなる埋込層１７上側にＩＴＯ（Indium Tin Oxid
e）膜を、例えば１５０ｎｍの膜厚に成膜する。そして
リソグラフィー技術と選択エッチングとによって、ＩＴ
Ｏ膜をパターニングして画素電極部１８を形成する。

【００５２】その後、上記図１の（６）および図２の
（７）〜（１０）で説明したと同様にして、第４工程，
第５工程および第６工程を行う。すなわち、図４の
（４）に示すように、上記画素電極部１８側に、例えば
接着テープ（図示せず）を貼って台ガラス（図示せず）
を貼り付ける。その後、単結晶シリコン基板１１の裏面
側を研削および研磨して除去する。また必要に応じてエ
ッチングを行う。そして単結晶部のエピタキシャル層
（１３Ｃ）で単結晶シリコン架台２１を形成する。

【００５３】さらに透明接着剤（例えば透明ＵＶ照射硬
化型接着剤）２２を用いて、単結晶シリコン架台２１，
埋込層１７等からなる画素側基板２３の裏面側を色フィ
ルター基板２４に貼り合わせる。その後、台ガラスと接
着テープとを剥離する。

【００５４】そして、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ（例えば２インチ製
品）に分割する。または、台ガラスと接着テープとを付
けた状態で分割し、その後、台ガラスと接着テープとを
剥離してもよい。

【００５５】次いで、画素側基板２３上に配向剤として
例えばポリイミド樹脂を塗布して、配向膜２６を形成す
る。それとともに、上側ガラス基板２７の液晶を封入す
る側の面に、例えばスパッタ法によって透明電極膜２８
を形成し、さらに配向剤として例えばポリイミド樹脂を
塗布して配向膜２９を形成する。上記透明電極膜２８
は、例えばＩＴＯ（Indium Tin Oxide）膜で形成す
る。続いて、各配向膜２６，２９のラビングを行う。

【００５６】さらにシール部およびコモン電極（図示せ
ず）を塗布によって形成した後、画素側基板２３と上側
ガラス基板２７とを３μｍ〜５μｍのセルギャップ３０
を設けて互いに重ね合わせてシールする。基板同士を重
ね合わせてシールした後、画素側基板２３と上側ガラス
基板２７とのセルギャップ３０に液晶３１を注入封止す
る。このようにして、液晶表示装置（ＬＣＤ）１が形成
される。

【００５７】上記多結晶部のエピタキシャル層１３Ｐを
除去した傾斜部分の表面に反射膜５２を形成する製造方
法では、図５に示すように、反射膜５２を形成したこと
によって、バックライト光Ｌが反射膜５２によって反射
され、さらに画素部へ入射されるので、画素部分への集
光特性が高まる。

【００５８】次に画素電極部への集光率を高めた構造の
製造方法の実施例を、図５の製造工程図によって説明す
る。図では、上記図１，図２で説明したのと同様の構成
部品には同一符号を付す。

【００５９】前記図４の（１）〜（３）で説明したのと
同様にして、第１工程〜第３工程を行い、さらに上記図
４の（４）で説明した第４工程を行う。その後、図６の
（１）に示すように、単結晶シリコン架台２１を透明接
着剤２２を用いて色フィルター基板２４に貼り合わせ
る。その後、台ガラス（図示せず）および接着テープ
（図示せず）を剥離する。

【００６０】一方、画素側基板２３に重ね合わせる上側
ガラス基板２７の重ね合わせ面側で、単結晶シリコン架
台２１に相対する位置に、略半円状断面を有するマトリ
ックス溝６１を形成する。このマトリックス溝６１の幅
は単結晶シリコン架台２１の幅よりも狭く設定される。

【００６１】上記マトリックス溝６１は以下のように形
成する。例えば、上側ガラス基板２７にレジスト膜を塗
布した後、露光，現像を行ってレジスト膜でエッチング
マスクを形成する。そして等方的なエッチングを行うこ
とによって、上側ガラス基板２７に上記略半円状断面を
有するマトリックス溝６１を形成する。その後、通常の
レジスト除去技術（例えばアッシング処理またはウェッ
ト処理）によってエッチングマスクを除去する。上記マ
トリックス溝６１は、色フィルター基板２４の開口部３
５の上方にかからないように形成される。

【００６２】さらに図６の（２）に示すように、マトリ
ックス溝６１の表面に反射膜７１を形成してもよい。上
記反射膜７１は、例えば以下のように形成する。まず、
スパッタ法，蒸着法等の成膜技術を用いて、略半円状断
面を有するマトリックス溝６１を形成した側の上側ガラ
ス基板２７の表面にアルミニウム系金属膜７２を、例え
ば１μｍ程度の厚さに形成する。次いで、マトリックス
溝６１の表面にアルミニウム系金属膜（７２）を残し、
その他の表面のアルミニウム系金属膜７２（２点鎖線で
示す部分）を除去するように、選択エッチングを行う。
そしてマトリックス溝６１の表面に残したアルミニウム
系金属膜（７２）で反射膜７１を形成する。なお、図６
の（２）では、上側ガラス基板２７のみを示した。

【００６３】その後図６の（３）に示すように、上記図
４で説明したのと同様にして、透明電極膜２８の形成、
配向膜２６，２９の形成、ラビング、シール部（図示せ
ず）およびコモン電極（図示せず）を塗布によって形成
する。そして上側ガラス基板２７と画素側基板２３とを
セルギャップ３０を設けて重ね合わせてシールした後、
そのセルギャップ３０に液晶３１を注入封止する。

【００６４】上記のように、上側ガラス基板２７に略半
円状断面を有するマトリックス溝６１を形成する液晶表
示装置の製造方法によって製造されたものでは、図７に
示すように、スイッチングトランジスタ１４上に照射さ
れていたバックライト光Ｌは反射膜７１によって反射さ
れて画素側に入射する。そのため、画素部への集光特性
が向上する。また、反射膜７１は、スイッチングトラン
ジスタ１４のブラックマスクとなり、バックライト光に
よる光リークを低減する。

【００６５】またマトリックス溝６１を形成することに
よって、その後の液晶３１の注入工程では、液晶３１が
マトリックス溝６１を通って注入される。そのため、液
晶３１の注入がスムーズになる。

【００６６】次に、上側ガラス基板と画素側基板との間
のセルギャップを調整する製造方法の一例を図８の製造
工程図によって説明する。図８の（１）に示すように、
上側ガラス基板２７と画素側基板２３との間に設けるシ
ール部３２（２点鎖線で示す部分）の内側でかつそのシ
ール部３２に沿った上側ガラス基板２７に、例えばマト
リックス溝６１に形成した反射膜７２と同一層のアルミ
ニウム系金属膜（７２）で上側セルギャップ調整膜７３
を形成する。すなわち、スパッタ法や蒸着法によって、
上側ガラス基板２７の表面にアルミニウム系金属膜（７
２）を成膜する。そしてリソグラフィー技術とエッチン
グによって、所定の位置に上側セルギャップ調整膜７３
を形成する。

【００６７】また、上側セルギャップ調整膜７３の形成
位置に対応する画素側基板２３に画素側セルギャップ調
整膜８１を形成する。すなわち、画素側基板２３に形成
するスイッチングトランジスタ１４のアルミニウムゲー
ト１４Ｇを形成するときに成膜したアルミニウム系金属
膜（８２）を用いる。そしてアルミニウムゲートを形成
するときのリソグラフィー技術とエッチングとによっ
て、第１セルギャップ調整膜８３を形成する。

【００６８】さらに画素側基板２３に設けたスイッチン
グトランジスタ１４のソース・ドレイン電極１４ＳＤお
よび反射膜５２を形成するときに成膜したアルミニウム
系金属膜（８４）を用いる。そしてソース・ドレイン電
極を形成するときのリソグラフィー技術とエッチングと
によって、上記第１セルギャップ調整膜８３上に第２セ
ルギャップ調整膜８５を形成する。このようにして、第
１，第２セルギャップ調整膜８３，８５で画素側セルギ
ャップ調整膜８１を形成する。

【００６９】その後、埋込層１７および画素電極部１８
を形成する。さらに単結晶シリコン基板（図示せず）を
除去して単結晶シリコン架台２１を形成した後、透明接
着剤２２で色フィルター基板２４に上記単結晶シリコン
架台２１を貼り合わせる。

【００７０】その後図８の（２）に示すように、配向膜
２６，透明電極膜２８，配向膜２９等を形成し、さらに
シール部３２，コモン電極（図示せず）を形成する。そ
して上側ガラス基板２７と画素側基板２３とを重ね合わ
せてシールする。その際、上側セルギャップ調整膜７３
と画素側セルギャップ調整膜８１とが接触して、上側ガ
ラス基板２７と画素側基板２３との間のセルギャップ３
０が確保される。

【００７１】上記説明したように、上側，画素側セルギ
ャップ調整膜７３，８１を設ける液晶表示装置の製造方
法では、シールスペーサーが不要になる。またシール剤
にフィラーを混入する必要がなくなる。そして上側，画
素側セルギャップ調整膜７３，８１の各膜厚を制御する
ことによって、セルギャップの制御が確実になる。

【００７２】

【発明の効果】以上、説明したように本発明によれば、
電界効果電子移動度が大きい単結晶シリコンのエピタキ
シャル層にスイッチングトランジスタ部を形成するの
で、応答特性に優れた、高品質、高精細の単結晶シリコ
ン基板の透過型ＬＣＤを製作することができる。

【００７３】スイッチングトランジスタ部の形成領域と
ともに駆動用周辺回路の形成領域にも単結晶部のエピタ
キシャル層を形成して、その単結晶部のエピタキシャル
層の駆動用周辺回路を形成する製造方法によれば、駆動
用周辺回路を外付けする必要がなくなる。このため、駆
動用周辺回路の組立工程がなくなり、液晶表示装置の製
造が簡単化でき安価となる。

【００７４】画素領域に透明樹脂の埋込層を形成する製
造方法によれば、その後の製造工程で加えられる熱的応
力や機械的応力を埋込層が緩和するので、単結晶部のエ
ピタキシャル層に結晶欠陥、特にクラックが入り難い。
このため、単結晶部のエピタキシャル層に形成されるス
イッチングトランジスタの特性劣化を低減できる。

【００７５】画素側基板の単結晶シリコン架台に相対す
る上側ガラス基板の位置に略半円状断面のマトリックス
溝を形成する製造方法によれば、単結晶シリコン架台に
照射される光線の一部分はマトリックス溝の表面で反射
して画素側に入射するようになる。したがって、集光特
性を向上させることが可能になる。さらに液晶はマトリ
ックス溝を通って注入されるので、液晶の注入がスムー
ズにできる。また略半円状断面を有するマトリックス溝
の表面に反射膜を形成する製造方法によれば、マトリッ
クス溝の表面での反射率が向上されるので、画素部への
集光特性をさらに向上させることができる。

【００７６】シール部の内側でかつシール部に沿って、
セルギャップ調整膜を設ける製造方法によれば、シール
スペーサーを設けることが不要になる。またセルギャッ
プ調整膜の膜厚を制御することによって、セルギャップ
の制御が確実に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施例の製造工程図（その１）であ
る。

【図２】本発明の実施例の製造工程図（その２）であ
る。

【図３】液晶パネルの概略構成図である。

【図４】反射膜を設けた構造の製造工程図である。

【図５】反射膜の作用の説明図である。

【図６】反射膜を設けた構造の製造工程図である。

【図７】反射膜とマトリックス溝の作用の説明図であ
る。

【図８】セルギャップの調整方法の説明図である。

【符号の説明】

１液晶表示装置１１単結晶シリコン基板１３Ｃ単結晶部のエピタキシャル層１３Ｐ多結晶部のエピタキシャル層１４スイッチングトランジスタ１７埋込層１８画素電極部２１単結晶シリコン架台２２透明接着剤２４色フィルター基板２５下側ガラス基板２７上側ガラス基板３２シール部４１駆動用周辺回路５２反射膜６１マトリックス溝７１反射膜７３上側セルギャップ調整膜８１画素側セルギャップ調整膜

Claims

【特許請求の範囲】

【請求項１】単結晶シリコン基板上の画素開口部を形
成しようとする領域に多結晶部のエピタキシャル層を形
成し、該単結晶シリコン基板上のその他の領域に単結晶
部のエピタキシャル層を形成する第１工程と、前記単結晶部のエピタキシャル層にスイッチングトラン
ジスタ部および駆動用周辺回路部を形成するとともに、
エッチングによって前記多結晶部のエピタキシャル層を
除去する第２工程と、前記多結晶部のエピタキシャル層を除去した部分に透光
性の樹脂からなる埋込層を形成した後、該埋込層上に画
素電極部を形成する第３工程と、画素電極部を形成した単結晶シリコン基板の表面に高平
坦度の台ガラスを貼り合わせて接着保持する第４工程
と、前記単結晶シリコン基板の裏面側から研削および研磨を
行い、さらに必要に応じてエッチングを行って、前記埋
込層の裏面を露出させるとともに、単結晶部のエピタキ
シャル層からなる単結晶シリコン架台を形成する第５工
程と、透明接着剤によって前記単結晶シリコン架台の裏面側を
色フィルター基板または下側ガラス基板に貼り合わせる
第６工程とからなることを特徴とする液晶表示装置の製
造方法。
【請求項２】請求項１記載の液晶表示装置の製造方法
において、前記第２工程では、前記単結晶部のエピタキシャル層に
スイッチングトランジスタ部と駆動用周辺回路部とを形
成するとともに、エッチングによって前記多結晶部のエ
ピタキシャル層を除去することを特徴とする液晶表示装
置の製造方法。
【請求項３】請求項１または請求項２記載の液晶表示
装置の製造方法において、前記第３工程では、前記多結
晶部のエピタキシャル層を除去した部分の表面に反射膜を形成し、続いて該反射膜上に透光性の樹脂から
なる埋込層を形成した後、該埋込層上に画素電極部を形
成することを特徴とする液晶表示装置の製造方法。
【請求項４】請求項１，請求項２または請求項３記載
の液晶表示装置の製造方法において、前記第６工程では、前記単結晶シリコン架台を透明接着
剤で色フィルター基板に貼り合わせて画素側基板を形成
するとともに、該画素側基板に重ね合わせる上側ガラス
基板には、予め該単結晶シリコン架台に相対する位置に
略半円状断面のマトリックス溝を該単結晶シリコン架台
の幅以内に形成することを特徴とする液晶表示装置の製
造方法。
【請求項５】請求項４記載の液晶表示装置の製造方法
において、前記マトリックス溝を形成した後、該マトリックス溝の
表面に反射膜を形成することを特徴とする液晶表示装置
の製造方法。
【請求項６】請求項１〜請求項５のうちの１項に記載
の液晶表示装置の製造方法において、該液晶表示装置の上側ガラス基板と画素側基板との間に
設けるシール部の内側でかつ該シール部に沿った位置に
おける該上側ガラス基板に上側セルギャップ調整膜を形
成する工程と、該上側セルギャップ調整膜の形成位置に
対応する画素側基板に画素側セルギャップ調整膜を形成
する工程とを行うことを特徴とする液晶表示装置の製造
方法。