JP2001305577A - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法及び電子機器Info
- Publication number
- JP2001305577A JP2001305577A JP2000118148A JP2000118148A JP2001305577A JP 2001305577 A JP2001305577 A JP 2001305577A JP 2000118148 A JP2000118148 A JP 2000118148A JP 2000118148 A JP2000118148 A JP 2000118148A JP 2001305577 A JP2001305577 A JP 2001305577A
- Authority
- JP
- Japan
- Prior art keywords
- light
- contact hole
- electro
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 特に、絶縁膜により覆われた単結晶シリコン
層からなるトランジスタのチャネル領域が電気的に浮い
た状態となるために発生する基板浮遊効果を防止し、素
子の電気的特性を安定させる。 【解決手段】 半導体層１ａのチャネル領域１ａ’は、
延在部２０１を有する。延在部２０１の終端部は、コン
タクトホール２０２に接続されている。このコンタクト
ホール２０２は、接続配線２０３に接続されている。接
続配線２０３は、一端が上記のようにコンタクトホール
２０２に接続されると共に、隣接して形成されたコンタ
クトホール２０４を介して遮光膜１１ａに接続されてい
る。
層からなるトランジスタのチャネル領域が電気的に浮い
た状態となるために発生する基板浮遊効果を防止し、素
子の電気的特性を安定させる。 【解決手段】 半導体層１ａのチャネル領域１ａ’は、
延在部２０１を有する。延在部２０１の終端部は、コン
タクトホール２０２に接続されている。このコンタクト
ホール２０２は、接続配線２０３に接続されている。接
続配線２０３は、一端が上記のようにコンタクトホール
２０２に接続されると共に、隣接して形成されたコンタ
クトホール２０４を介して遮光膜１１ａに接続されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体層
を形成した電気光学装置、電気光学装置の製造方法及び
電子機器に関する。特に、半導体層のチャネル領域を遮
光層に接続した電気光学装置、電気光学装置の製造方法
及び電子機器に関する。
を形成した電気光学装置、電気光学装置の製造方法及び
電子機器に関する。特に、半導体層のチャネル領域を遮
光層に接続した電気光学装置、電気光学装置の製造方法
及び電子機器に関する。
【０００２】
【従来の技術】絶縁基体上に単結晶シリコン層からなる
半導体層を形成し、その半導体層にトランジスタ等の半
導体素子を形成するＳＯＩ（Silicon On Insulator）技
術は、素子の高速化や、低消費電力化、高集積化等の利
点を有し、電気光学装置、例えば液晶装置におけるＴＦ
Ｔアレイのスイッチング素子に適用することが可能であ
る。
半導体層を形成し、その半導体層にトランジスタ等の半
導体素子を形成するＳＯＩ（Silicon On Insulator）技
術は、素子の高速化や、低消費電力化、高集積化等の利
点を有し、電気光学装置、例えば液晶装置におけるＴＦ
Ｔアレイのスイッチング素子に適用することが可能であ
る。
【０００３】ところで、一般的なバルク半導体部品で
は、トランジスタのチャネル領域が、下地基板を通じて
該チャネル領域を所定の電位に保持することが可能であ
るので、チャネル部の電位変化によって起こる寄生バイ
ポーラ効果などによって素子の耐圧等の電気的特性が劣
化することはない。
は、トランジスタのチャネル領域が、下地基板を通じて
該チャネル領域を所定の電位に保持することが可能であ
るので、チャネル部の電位変化によって起こる寄生バイ
ポーラ効果などによって素子の耐圧等の電気的特性が劣
化することはない。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな液晶装置等の電気光学装置では、例えばＴＦＴアレ
イのスイッチング素子を構成するトランジスタが、酸化
絶縁膜により完全に分離されているので、トランジスタ
におけるチャネル領域を上記バルク半導体トランジスタ
のように所定の電位に固定させることができない。この
ため、該チャネル領域が電気的に浮いた状態となる。特
に、該トランジスタを単結晶シリコン層からなる構造に
すると、チャネル内を移動するキャリアの移動度が高い
ためにドレイン領域近傍の電界で加速されたキャリアと
結晶格子との衝突によってインパクトイオン化と呼ばれ
る現象が起こり、例えばＮチャネルＴＦＴにおいては正
孔が発生してチャネルの下部に蓄積する。このようにチ
ャネルに電荷が蓄積すると、ＴＦＴのＮＰＮ（Ｎチャネ
ル型の場合）構造が見かけ上のバイポーラ素子として動
作するため、異常電流により素子のソース・ドレイン耐
圧が劣化するなど電気的な特性が悪化する、という問題
がある。なお、これらのチャネル部が電気的に浮いた状
態であることに起因する一連の現象は、基板浮遊効果と
呼ばれる。
うな液晶装置等の電気光学装置では、例えばＴＦＴアレ
イのスイッチング素子を構成するトランジスタが、酸化
絶縁膜により完全に分離されているので、トランジスタ
におけるチャネル領域を上記バルク半導体トランジスタ
のように所定の電位に固定させることができない。この
ため、該チャネル領域が電気的に浮いた状態となる。特
に、該トランジスタを単結晶シリコン層からなる構造に
すると、チャネル内を移動するキャリアの移動度が高い
ためにドレイン領域近傍の電界で加速されたキャリアと
結晶格子との衝突によってインパクトイオン化と呼ばれ
る現象が起こり、例えばＮチャネルＴＦＴにおいては正
孔が発生してチャネルの下部に蓄積する。このようにチ
ャネルに電荷が蓄積すると、ＴＦＴのＮＰＮ（Ｎチャネ
ル型の場合）構造が見かけ上のバイポーラ素子として動
作するため、異常電流により素子のソース・ドレイン耐
圧が劣化するなど電気的な特性が悪化する、という問題
がある。なお、これらのチャネル部が電気的に浮いた状
態であることに起因する一連の現象は、基板浮遊効果と
呼ばれる。
【０００５】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、特に、絶縁膜
により覆われた単結晶シリコン層からなるトランジスタ
が基板浮遊効果によって、そのソース・ドレイン耐圧が
劣化するのを防止して、素子の電気的特性を安定・向上
させた電気光学装置、電気光学装置の製造方法及び電子
機器を提供することにある。
たものであり、その目的とするところは、特に、絶縁膜
により覆われた単結晶シリコン層からなるトランジスタ
が基板浮遊効果によって、そのソース・ドレイン耐圧が
劣化するのを防止して、素子の電気的特性を安定・向上
させた電気光学装置、電気光学装置の製造方法及び電子
機器を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る電気光学装置は、支持基板上に複数の
走査線と、前記複数の走査線に交差する複数のデータ線
と、前記各走査線と前記各データ線に接続されたトラン
ジスタと、前記トランジスタに接続された画素電極と、
前記トランジスタのチャネルとなる半導体層の下に形成
された絶縁層と、該絶縁層と前記支持基板との間に導電
性の遮光層を設けた電気光学装置であって、前記半導体
層の延在部は、前記遮光層と電気的に接続されてなるこ
とを特徴としている。
め、本発明に係る電気光学装置は、支持基板上に複数の
走査線と、前記複数の走査線に交差する複数のデータ線
と、前記各走査線と前記各データ線に接続されたトラン
ジスタと、前記トランジスタに接続された画素電極と、
前記トランジスタのチャネルとなる半導体層の下に形成
された絶縁層と、該絶縁層と前記支持基板との間に導電
性の遮光層を設けた電気光学装置であって、前記半導体
層の延在部は、前記遮光層と電気的に接続されてなるこ
とを特徴としている。
【０００７】本発明によれば、トランジスタのチャネル
領域は、当該トランジスタの半導体層下に絶縁層を介し
て形成された導電性の遮光層に接続されるので、該チャ
ネル領域が遮光層の電位に保持され、トランジスタに異
常な電流が流れることがなくなり、素子の電気的特性が
安定化する。
領域は、当該トランジスタの半導体層下に絶縁層を介し
て形成された導電性の遮光層に接続されるので、該チャ
ネル領域が遮光層の電位に保持され、トランジスタに異
常な電流が流れることがなくなり、素子の電気的特性が
安定化する。
【０００８】ここで、本発明において、前記延在部と前
記遮光層とは、前記延在部上に形成された第１コンタク
トホールと、前記遮光層上に形成された第２コンタクト
ホールとを介して接続配線により接続されてなる構成が
好ましい。この構成によれば、延在部と遮光層との接続
配線として、既存の配線層を利用することができる。こ
のため、新たな配線層を設ける必要はなく、工程数増加
などの負荷を低減できる。
記遮光層とは、前記延在部上に形成された第１コンタク
トホールと、前記遮光層上に形成された第２コンタクト
ホールとを介して接続配線により接続されてなる構成が
好ましい。この構成によれば、延在部と遮光層との接続
配線として、既存の配線層を利用することができる。こ
のため、新たな配線層を設ける必要はなく、工程数増加
などの負荷を低減できる。
【０００９】また、本発明において、前記延在部と前記
遮光層とは、前記延在部上に形成された第１コンタクト
ホールと、該第１のコンタクトホールの内側を含む領域
内で前記延在部を貫通し、なおかつ前記遮光層上に形成
された第２コンタクトホールとを介して接続配線により
接続されてなる構成も好ましい。この構成によれば、接
続配線の面積が必要最小限で済むので、透過型液晶表示
デバイスなどで重要な光透過部分の開口率が低下するの
を抑制することが可能となる。
遮光層とは、前記延在部上に形成された第１コンタクト
ホールと、該第１のコンタクトホールの内側を含む領域
内で前記延在部を貫通し、なおかつ前記遮光層上に形成
された第２コンタクトホールとを介して接続配線により
接続されてなる構成も好ましい。この構成によれば、接
続配線の面積が必要最小限で済むので、透過型液晶表示
デバイスなどで重要な光透過部分の開口率が低下するの
を抑制することが可能となる。
【００１０】さて、本発明において、接続配線は、前記
データ線または走査線と同一層にて形成されている構成
が望ましい。この構成によれば、接続配線は、データ線
または走査線のいずれかと共に形成できるので、従来の
製造プロセス上で形成することが可能となる。
データ線または走査線と同一層にて形成されている構成
が望ましい。この構成によれば、接続配線は、データ線
または走査線のいずれかと共に形成できるので、従来の
製造プロセス上で形成することが可能となる。
【００１１】ここで、本発明において、前記画素電極に
接続される蓄積容量であって、前記半導体層と、前記走
査線と同一層から形成されるとともに前記走査線に並設
された容量線とにより絶縁膜を挟持してなる蓄積容量を
備える一方、前記走査線または前記容量線は、前記接続
配線を回避するように形成された迂回部を有する構成が
好ましい。この構成によれば、蓄積容量を備える場合
に、限られたスペースを有効に利用しながら半導体層の
チャネル領域を導電性遮光層に接続することができる。
接続される蓄積容量であって、前記半導体層と、前記走
査線と同一層から形成されるとともに前記走査線に並設
された容量線とにより絶縁膜を挟持してなる蓄積容量を
備える一方、前記走査線または前記容量線は、前記接続
配線を回避するように形成された迂回部を有する構成が
好ましい。この構成によれば、蓄積容量を備える場合
に、限られたスペースを有効に利用しながら半導体層の
チャネル領域を導電性遮光層に接続することができる。
【００１２】また、本発明において、前記遮光層は、隣
り合うトランジスタの走査線方向あるいはデータ線方
向、または走査線とデータ線の両方向に対して電気的に
接続されるとともに、所定の電位を与える構成が望まし
い。この構成によれば、遮光層の電位が制御されるの
で、当該遮光層の上に形成されたトランジスタの閾値電
圧の変動などが防止される結果、特性の安定化を図るこ
とができる。
り合うトランジスタの走査線方向あるいはデータ線方
向、または走査線とデータ線の両方向に対して電気的に
接続されるとともに、所定の電位を与える構成が望まし
い。この構成によれば、遮光層の電位が制御されるの
で、当該遮光層の上に形成されたトランジスタの閾値電
圧の変動などが防止される結果、特性の安定化を図るこ
とができる。
【００１３】この構成において、前記遮光層に与える所
定の電位は、当該遮光層上のトランジスタがＮチャネル
型である場合、該トランジスタのソースまたはドレイン
に印加される最低電位以下であることが好ましい。また
当該遮光層上のトランジスタがＰチャネル型である場
合、該トランジスタのソースまたはドレインに印加され
る最高電位以上であることが望ましい。これによれば、
トランジスタの駆動によってチャネルに生じる電子また
は正孔は、延在部を介して遮光層へ向かって流れるの
で、チャネル部の電位を安定化させることができる。こ
れによりトランジスタの基板浮遊効果を抑制し、素子の
耐圧劣化などを防ぐことが可能となる。
定の電位は、当該遮光層上のトランジスタがＮチャネル
型である場合、該トランジスタのソースまたはドレイン
に印加される最低電位以下であることが好ましい。また
当該遮光層上のトランジスタがＰチャネル型である場
合、該トランジスタのソースまたはドレインに印加され
る最高電位以上であることが望ましい。これによれば、
トランジスタの駆動によってチャネルに生じる電子また
は正孔は、延在部を介して遮光層へ向かって流れるの
で、チャネル部の電位を安定化させることができる。こ
れによりトランジスタの基板浮遊効果を抑制し、素子の
耐圧劣化などを防ぐことが可能となる。
【００１４】ここで、本発明において、前記半導体層の
厚さは、１００〜１８０ｎｍである構成が望ましい。こ
の構成によれば、半導体層の厚さが１００ｎｍより大き
いことで、トランジスタを部分空乏モードで動作させる
ことができるので、遮光層と接続して、チャネル部の電
位を安定化させることができる。また、半導体層の厚さ
が１８０ｎｍより小さいことで、この半導体層の膜厚に
起因する素子基板の段差を必要最小限に抑えることがで
き、この結果液晶を配向させた際のディスクリネーショ
ンを抑制し表示画質を良好に保つことができる。
厚さは、１００〜１８０ｎｍである構成が望ましい。こ
の構成によれば、半導体層の厚さが１００ｎｍより大き
いことで、トランジスタを部分空乏モードで動作させる
ことができるので、遮光層と接続して、チャネル部の電
位を安定化させることができる。また、半導体層の厚さ
が１８０ｎｍより小さいことで、この半導体層の膜厚に
起因する素子基板の段差を必要最小限に抑えることがで
き、この結果液晶を配向させた際のディスクリネーショ
ンを抑制し表示画質を良好に保つことができる。
【００１５】さて、上記目的を達成するため、本発明に
係る電気光学装置の製造方法にあっては、（ａ）基板上
に遮光層を形成する工程と、（ｂ）その上に絶縁膜を形
成する工程と、（ｃ）前記絶縁膜上に、トランジスタの
チャネル領域と、前記チャネル領域の延在部と、蓄積容
量の一方の電極とになる半導体層を形成する工程と、
（ｄ）前記延在部と前記遮光層とを接続する工程とを有
することを特徴としている。
係る電気光学装置の製造方法にあっては、（ａ）基板上
に遮光層を形成する工程と、（ｂ）その上に絶縁膜を形
成する工程と、（ｃ）前記絶縁膜上に、トランジスタの
チャネル領域と、前記チャネル領域の延在部と、蓄積容
量の一方の電極とになる半導体層を形成する工程と、
（ｄ）前記延在部と前記遮光層とを接続する工程とを有
することを特徴としている。
【００１６】この製造方法によれば、半導体層のチャネ
ル領域につながる延在部は、導電性の遮光層とを接続す
るように形成されるので、該チャネル領域が遮光層の電
位に固定されて、単結晶シリコンの高いキャリア移動度
と、ＳＯＩ構造に起因する基板浮遊効果とによってトラ
ンジスタのソース・ドレイン耐圧が劣化するなどの問題
が解消される。このため、素子の電気的特性が安定化し
た電気光学装置を製造することが可能となる。
ル領域につながる延在部は、導電性の遮光層とを接続す
るように形成されるので、該チャネル領域が遮光層の電
位に固定されて、単結晶シリコンの高いキャリア移動度
と、ＳＯＩ構造に起因する基板浮遊効果とによってトラ
ンジスタのソース・ドレイン耐圧が劣化するなどの問題
が解消される。このため、素子の電気的特性が安定化し
た電気光学装置を製造することが可能となる。
【００１７】さて、この製造方法において、前記工程
（ｃ）は、前記基板上に単結晶シリコン基板を貼り合わ
せる工程と、前記貼り合わされた単結晶シリコン基板か
ら不要部分を除去して単結晶シリコンからなる半導体層
を形成する工程とを含む方法が好ましい。この方法によ
れば、電気光学装置の駆動素子として、単結晶シリコン
を用いた性能の高いトランジスタを形成することができ
るので、その表示や信頼性を向上させることが可能とな
る。
（ｃ）は、前記基板上に単結晶シリコン基板を貼り合わ
せる工程と、前記貼り合わされた単結晶シリコン基板か
ら不要部分を除去して単結晶シリコンからなる半導体層
を形成する工程とを含む方法が好ましい。この方法によ
れば、電気光学装置の駆動素子として、単結晶シリコン
を用いた性能の高いトランジスタを形成することができ
るので、その表示や信頼性を向上させることが可能とな
る。
【００１８】また、この製造方法において、前記工程
（ｄ）は、前記延在部上に形成された第１のコンタクト
ホールと前記遮光層上に形成された第２コンタクトホー
ルとを介して、前記延在部と前記遮光層とを接続する接
続配線を、前記半導体層上に形成された第３のコンタク
トホールを介して当該半導体層に接続するデータ線とと
もに形成する工程である方法が望ましい。この方法によ
れば、接続配線とデータ線とを同時に同一材料で形成す
ることができるので、工程を増やすことなく接続配線を
形成することができる。
（ｄ）は、前記延在部上に形成された第１のコンタクト
ホールと前記遮光層上に形成された第２コンタクトホー
ルとを介して、前記延在部と前記遮光層とを接続する接
続配線を、前記半導体層上に形成された第３のコンタク
トホールを介して当該半導体層に接続するデータ線とと
もに形成する工程である方法が望ましい。この方法によ
れば、接続配線とデータ線とを同時に同一材料で形成す
ることができるので、工程を増やすことなく接続配線を
形成することができる。
【００１９】一方、前記工程（ｄ）は、前記延在部上に
形成された第１コンタクトホールと、該第１のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第２コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記半導体層上に形成された第３のコンタクト
ホールを介して当該半導体層に接続するデータ線ととも
に形成する工程である方法もまた望ましい。この方法に
よれば、第２のコンタクトホールは、その全てまたはそ
の一部が第１のコンタクトホール領域と重なるため、両
者を別々に設けるよりもコンタクトに必要なレイアウト
面積を減らして、表示領域の開口部を大きくとることが
できるので、その分、明るい表示が可能となる。
形成された第１コンタクトホールと、該第１のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第２コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記半導体層上に形成された第３のコンタクト
ホールを介して当該半導体層に接続するデータ線ととも
に形成する工程である方法もまた望ましい。この方法に
よれば、第２のコンタクトホールは、その全てまたはそ
の一部が第１のコンタクトホール領域と重なるため、両
者を別々に設けるよりもコンタクトに必要なレイアウト
面積を減らして、表示領域の開口部を大きくとることが
できるので、その分、明るい表示が可能となる。
【００２０】また、本発明の製造方法において、前記工
程（ｄ）は、前記延在部上に形成された第１のコンタク
トホールと前記遮光層上に形成された第２のコンタクト
ホールを介して、前記延在部と前記遮光層とを接続する
接続配線を、前記走査線と同一層にて形成する工程であ
る方法が望ましい。この方法によれば、接続配線と走査
線とを同時に同一材料で形成することができるので、工
程を増やすことなく接続配線を形成することが可能とな
る。
程（ｄ）は、前記延在部上に形成された第１のコンタク
トホールと前記遮光層上に形成された第２のコンタクト
ホールを介して、前記延在部と前記遮光層とを接続する
接続配線を、前記走査線と同一層にて形成する工程であ
る方法が望ましい。この方法によれば、接続配線と走査
線とを同時に同一材料で形成することができるので、工
程を増やすことなく接続配線を形成することが可能とな
る。
【００２１】一方、前記工程（ｄ）は、前記延在部上に
形成された第１コンタクトホールと、該第１のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第２コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記走査線と同一層にて形成する工程である方
法もまた望ましい。この方法によれば、第２のコンタク
トホールは、その全てまたはその一部が第１のコンタク
トホール領域と重なるため、両者を別々に設けるよりも
コンタクトに必要なレイアウト面積を減らして、表示領
域の開口部を大きくとることができるので、その分、明
るい表示が可能となる。
形成された第１コンタクトホールと、該第１のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第２コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記走査線と同一層にて形成する工程である方
法もまた望ましい。この方法によれば、第２のコンタク
トホールは、その全てまたはその一部が第１のコンタク
トホール領域と重なるため、両者を別々に設けるよりも
コンタクトに必要なレイアウト面積を減らして、表示領
域の開口部を大きくとることができるので、その分、明
るい表示が可能となる。
【００２２】さて、上記目的を達成するため、本発明に
係る電気光学装置にあっては、前記支持基板のうち、前
記半導体層が形成された面と対向するように配置する他
の基板と、これら２枚の基板の間に挟持され、前記トラ
ンジスタにより駆動される電気光学材料とを更に具備す
ることを特徴としている。
係る電気光学装置にあっては、前記支持基板のうち、前
記半導体層が形成された面と対向するように配置する他
の基板と、これら２枚の基板の間に挟持され、前記トラ
ンジスタにより駆動される電気光学材料とを更に具備す
ることを特徴としている。
【００２３】また、本発明に係る電子機器は、光源と、
前記光源から出射される光が入射されて画像情報に対応
した変調を施す上記電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴としている。
前記光源から出射される光が入射されて画像情報に対応
した変調を施す上記電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴としている。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００２５】（第１の実施形態における電気光学装置の
構成）図１は、本発明の第１の実施形態に係る電気光学
装置としての液晶装置において、画像形成領域を構成す
るマトリクス状に形成された複数の画素における各種素
子や配線等の等価回路である。また、図２は、データ線
や、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板において、相隣接する複数の画素群の平面図で
あり、図３は、図２のＡ−Ａ’線の断面図であり、図４
は、図２のＢ−Ｂ’線の断面図である。さらに、図５
は、該液晶装置における半導体層の近傍の構造を概念的
に示した斜視図である。尚、図３、図４及び図５におい
ては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならしめてあ
る。また、図２及び図５おいて、Ｘ方向とは走査線と平
行する方向を示し、Ｙ方向とはデータ線と平行する方向
を示す。
構成）図１は、本発明の第１の実施形態に係る電気光学
装置としての液晶装置において、画像形成領域を構成す
るマトリクス状に形成された複数の画素における各種素
子や配線等の等価回路である。また、図２は、データ線
や、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板において、相隣接する複数の画素群の平面図で
あり、図３は、図２のＡ−Ａ’線の断面図であり、図４
は、図２のＢ−Ｂ’線の断面図である。さらに、図５
は、該液晶装置における半導体層の近傍の構造を概念的
に示した斜視図である。尚、図３、図４及び図５におい
ては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならしめてあ
る。また、図２及び図５おいて、Ｘ方向とは走査線と平
行する方向を示し、Ｙ方向とはデータ線と平行する方向
を示す。
【００２６】さて、図１において、本実施形態に係る液
晶装置の画像表示領域では、複数の画素が、走査線３ａ
とデータ線６ａとの交差に対応してマトリクス状に配置
しており、各画素は、画素電極９ａと、該画素電極９ａ
を制御するためのトランジスタとしてのＴＦＴ３０とか
らなる。ここで、ＴＦＴ３０のソースはデータ線６ａに
接続され、また、ドレインは画素電極９ａに接続され、
さらに、ゲートは走査線３ａに接続されている。
晶装置の画像表示領域では、複数の画素が、走査線３ａ
とデータ線６ａとの交差に対応してマトリクス状に配置
しており、各画素は、画素電極９ａと、該画素電極９ａ
を制御するためのトランジスタとしてのＴＦＴ３０とか
らなる。ここで、ＴＦＴ３０のソースはデータ線６ａに
接続され、また、ドレインは画素電極９ａに接続され、
さらに、ゲートは走査線３ａに接続されている。
【００２７】ここで、各走査線３ａには、パルス的に走
査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次で印加
される一方、各データ線６ａには、表示内容に対応する
電圧の画像信号Ｓ１、Ｓ２、…、Ｓｎが、この順に線順
次に供給される構成となっている。なお、相隣接する複
数のデータ線６ａ同士をまとめたグループ毎に供給され
る構成としても良い。
査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次で印加
される一方、各データ線６ａには、表示内容に対応する
電圧の画像信号Ｓ１、Ｓ２、…、Ｓｎが、この順に線順
次に供給される構成となっている。なお、相隣接する複
数のデータ線６ａ同士をまとめたグループ毎に供給され
る構成としても良い。
【００２８】このような構成において、ある走査線３ａ
に供給される走査信号がアクティブレベルになると、当
該走査線６ａに接続されるＴＦＴ３０がオンして、デー
タ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎ
が所定のタイミングにて画素電極９ａを介して液晶に書
き込まれることになる。
に供給される走査信号がアクティブレベルになると、当
該走査線６ａに接続されるＴＦＴ３０がオンして、デー
タ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎ
が所定のタイミングにて画素電極９ａを介して液晶に書
き込まれることになる。
【００２９】画素電極９ａを介して液晶に書き込まれた
所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基
板（後述する）に形成された対向電極（後述する）との
間で一定期間保持される。液晶は、印加される電圧レベ
ルにより分子集合の配向や秩序が変化することにより、
光を変調し、階調表示を可能とするものである。ここ
で、ノーマリーホワイトモードであれば、入射光は、印
加電圧に応じて液晶部分で通過不可能とされる一方、ノ
ーマリーブラックモードであれば、印加電圧に応じて液
晶部分で通過可能とされて、全体として液晶装置からは
画像信号に応じたコントラストを持つ光が出射すること
になる。この際、保持された画像信号がリークするのを
防ぐために、画素電極９ａと対向電極との間に形成され
る液晶容量と、並列に蓄積容量７０が付加される。これ
により、保持特性は更に改善され、コントラスト比の高
い液晶装置が実現できる。本実施形態では、特に、この
蓄積容量７０を形成するために、後述の如く走査線と同
層、あるいは導電性の遮光膜を利用して低抵抗化された
容量線３ｂが設けられている。
所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基
板（後述する）に形成された対向電極（後述する）との
間で一定期間保持される。液晶は、印加される電圧レベ
ルにより分子集合の配向や秩序が変化することにより、
光を変調し、階調表示を可能とするものである。ここ
で、ノーマリーホワイトモードであれば、入射光は、印
加電圧に応じて液晶部分で通過不可能とされる一方、ノ
ーマリーブラックモードであれば、印加電圧に応じて液
晶部分で通過可能とされて、全体として液晶装置からは
画像信号に応じたコントラストを持つ光が出射すること
になる。この際、保持された画像信号がリークするのを
防ぐために、画素電極９ａと対向電極との間に形成され
る液晶容量と、並列に蓄積容量７０が付加される。これ
により、保持特性は更に改善され、コントラスト比の高
い液晶装置が実現できる。本実施形態では、特に、この
蓄積容量７０を形成するために、後述の如く走査線と同
層、あるいは導電性の遮光膜を利用して低抵抗化された
容量線３ｂが設けられている。
【００３０】次に、図２において、液晶装置のＴＦＴア
レイ基板上には、マトリクス状に複数の透明な画素電極
９ａ（一点鎖線部９ａ’により輪郭が示されている）が
設けられており、画素電極９ａの縦横の境界に各々沿っ
てデータ線６ａ、走査線３ａ及び容量線３ｂが設けられ
ている。データ線６ａは、コンタクトホール５を介して
単結晶シリコン層の半導体層１ａのうち、後述するソー
ス領域に電気的接続されており、画素電極９ａは、コン
タクトホール８を介して半導体層１ａのうち後述のドレ
イン領域に電気的接続されている。また、半導体層１ａ
のうちチャネル領域（後述する）に対向するように走査
線３ａが配置されており、走査線３ａはゲート電極とし
て機能する。
レイ基板上には、マトリクス状に複数の透明な画素電極
９ａ（一点鎖線部９ａ’により輪郭が示されている）が
設けられており、画素電極９ａの縦横の境界に各々沿っ
てデータ線６ａ、走査線３ａ及び容量線３ｂが設けられ
ている。データ線６ａは、コンタクトホール５を介して
単結晶シリコン層の半導体層１ａのうち、後述するソー
ス領域に電気的接続されており、画素電極９ａは、コン
タクトホール８を介して半導体層１ａのうち後述のドレ
イン領域に電気的接続されている。また、半導体層１ａ
のうちチャネル領域（後述する）に対向するように走査
線３ａが配置されており、走査線３ａはゲート電極とし
て機能する。
【００３１】このうち、容量線３ｂは、走査線３ａに沿
ってほぼ直線状に伸びる本線部（即ち、平面的に見て、
走査線３ａに沿って形成された第１領域）と、データ線
６ａと交差する箇所からデータ線６ａに沿って前段側
（図中、上向き）に突出した突出部（即ち、平面的に見
て、データ線６ａに沿って延設された第２領域）とを有
する。
ってほぼ直線状に伸びる本線部（即ち、平面的に見て、
走査線３ａに沿って形成された第１領域）と、データ線
６ａと交差する箇所からデータ線６ａに沿って前段側
（図中、上向き）に突出した突出部（即ち、平面的に見
て、データ線６ａに沿って延設された第２領域）とを有
する。
【００３２】そして、図中右上がりの斜線で示した領域
には、第１遮光膜１１ａが設けられている。より具体的
には、第１遮光膜１１ａは、画素部において少なくとも
半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレ
イ基板の側から見て覆う位置に設けられており、更に、
容量線３ｂの本線部に対向して走査線３ａおよびデータ
線６ａのそれぞれに沿う形で設けられており、全体とし
て格子状の形状を有している。第１遮光膜１１ａは、デ
ータ線６ａ下において容量線３ｂの上向き突出部の先端
と重ねられている。この重なった箇所には、第１遮光膜
１１ａと容量線３ｂとを相互に電気的接続するコンタク
トホール１３が設けられている。即ち、本実施形態で
は、第１遮光膜１１ａは、コンタクトホール１３により
前段あるいは後段の容量線３ｂに電気的接続されてい
る。
には、第１遮光膜１１ａが設けられている。より具体的
には、第１遮光膜１１ａは、画素部において少なくとも
半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレ
イ基板の側から見て覆う位置に設けられており、更に、
容量線３ｂの本線部に対向して走査線３ａおよびデータ
線６ａのそれぞれに沿う形で設けられており、全体とし
て格子状の形状を有している。第１遮光膜１１ａは、デ
ータ線６ａ下において容量線３ｂの上向き突出部の先端
と重ねられている。この重なった箇所には、第１遮光膜
１１ａと容量線３ｂとを相互に電気的接続するコンタク
トホール１３が設けられている。即ち、本実施形態で
は、第１遮光膜１１ａは、コンタクトホール１３により
前段あるいは後段の容量線３ｂに電気的接続されてい
る。
【００３３】次に、図３の断面図に示すように、液晶装
置は、光透過性基板の一例を構成するＴＦＴアレイ基板
１０と、これに対向配置される透明な対向基板２０とを
備えている。ＴＦＴアレイ基板１０は、例えば石英基板
からなり、対向基板２０は、例えばガラス基板や石英基
板からなる。ＴＦＴアレイ基板１０には、画素電極９ａ
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン
・オキサイド膜）などの透明導電性薄膜からなる。また
配向膜１６は例えば、ポリイミド薄膜などの有機薄膜か
らなる。
置は、光透過性基板の一例を構成するＴＦＴアレイ基板
１０と、これに対向配置される透明な対向基板２０とを
備えている。ＴＦＴアレイ基板１０は、例えば石英基板
からなり、対向基板２０は、例えばガラス基板や石英基
板からなる。ＴＦＴアレイ基板１０には、画素電極９ａ
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン
・オキサイド膜）などの透明導電性薄膜からなる。また
配向膜１６は例えば、ポリイミド薄膜などの有機薄膜か
らなる。
【００３４】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は、例えばＩ
ＴＯ膜などの透明導電性薄膜からなる。また、配向膜２
２は、ポリイミド薄膜などの有機薄膜からなる。
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は、例えばＩ
ＴＯ膜などの透明導電性薄膜からなる。また、配向膜２
２は、ポリイミド薄膜などの有機薄膜からなる。
【００３５】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。
【００３６】対向基板２０には、更に図３に示すよう
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。
【００３７】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６、２２により所定
の配向状態をとる。液晶層５０は、例えば一種又は数種
類のネマティック液晶を混合した液晶からなる。シール
材は、二つの基板１０及び２０をそれらの周辺で貼り合
わせるための、例えば光硬化性樹脂や熱硬化性樹脂から
なる接着材であり、両基板間の距離を所定値とするため
のグラスファイバー或いはガラスビーズ等のスペーサが
混入されている。
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６、２２により所定
の配向状態をとる。液晶層５０は、例えば一種又は数種
類のネマティック液晶を混合した液晶からなる。シール
材は、二つの基板１０及び２０をそれらの周辺で貼り合
わせるための、例えば光硬化性樹脂や熱硬化性樹脂から
なる接着材であり、両基板間の距離を所定値とするため
のグラスファイバー或いはガラスビーズ等のスペーサが
混入されている。
【００３８】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０表面の各画素スイッチング用ＴＦＴ３０に対応する
位置には第１遮光膜１１ａが各々設けられている。ここ
で、第１遮光膜１１ａは、好ましくは不透明な高融点金
属であるＴｉや、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうち
の少なくとも一つを含む金属単体、合金、金属シリサイ
ド等から構成される。このような材料から構成すれば、
ＴＦＴアレイ基板１０上に第１遮光膜１１ａを形成した
後であって、画素スイッチング用ＴＦＴ３０を形成する
工程の高温処理により、第１遮光膜１１ａが破壊された
り溶融したりしないようにできる。また、第１遮光膜１
１ａにより、ＴＦＴアレイ基板１０の側からの戻り光等
が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’
やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐこ
とができ、光電流の発生によりトランジスタとしての画
素スイッチング用ＴＦＴ３０の特性が劣化することはな
い。
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０表面の各画素スイッチング用ＴＦＴ３０に対応する
位置には第１遮光膜１１ａが各々設けられている。ここ
で、第１遮光膜１１ａは、好ましくは不透明な高融点金
属であるＴｉや、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうち
の少なくとも一つを含む金属単体、合金、金属シリサイ
ド等から構成される。このような材料から構成すれば、
ＴＦＴアレイ基板１０上に第１遮光膜１１ａを形成した
後であって、画素スイッチング用ＴＦＴ３０を形成する
工程の高温処理により、第１遮光膜１１ａが破壊された
り溶融したりしないようにできる。また、第１遮光膜１
１ａにより、ＴＦＴアレイ基板１０の側からの戻り光等
が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’
やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐこ
とができ、光電流の発生によりトランジスタとしての画
素スイッチング用ＴＦＴ３０の特性が劣化することはな
い。
【００３９】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）や、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの高絶縁性ガラス又は、酸化シリ
コン膜、窒化シリコン膜等からなる。第１層間絶縁膜１
２により、第１遮光膜１１ａが画素スイッチング用ＴＦ
Ｔ３０等を汚染する事態を未然に防ぐこともできる。
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）や、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの高絶縁性ガラス又は、酸化シリ
コン膜、窒化シリコン膜等からなる。第１層間絶縁膜１
２により、第１遮光膜１１ａが画素スイッチング用ＴＦ
Ｔ３０等を汚染する事態を未然に防ぐこともできる。
【００４０】本実施形態では、ゲート絶縁膜２を走査線
３ａに対向する位置から延設して誘電体膜として用い、
半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更
にこれらに対向する容量線３ｂの一部を第２蓄積容量電
極とすることにより、蓄積容量７０が構成されている。
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅ
が、データ線６ａ及び走査線３ａに沿って伸びる容量線
３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積
容量電極（半導体層）１ｆとされている。特に蓄積容量
７０の誘電体としての絶縁膜２は、高温酸化により単結
晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜
２に他ならないので、薄く且つ高耐圧の絶縁膜とするこ
とができ、蓄積容量７０は比較的小面積で大容量の蓄積
容量として構成できる。
３ａに対向する位置から延設して誘電体膜として用い、
半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更
にこれらに対向する容量線３ｂの一部を第２蓄積容量電
極とすることにより、蓄積容量７０が構成されている。
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅ
が、データ線６ａ及び走査線３ａに沿って伸びる容量線
３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積
容量電極（半導体層）１ｆとされている。特に蓄積容量
７０の誘電体としての絶縁膜２は、高温酸化により単結
晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜
２に他ならないので、薄く且つ高耐圧の絶縁膜とするこ
とができ、蓄積容量７０は比較的小面積で大容量の蓄積
容量として構成できる。
【００４１】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
【００４２】また、第１遮光膜１１ａ（及びこれに電気
的接続された容量線３ｂ）は定電位源に電気的接続され
ており、第１遮光膜１１ａ及び容量線３ｂは、定電位と
される。この構成において、第１遮光膜１１ａ及び容量
線３ｂに与える電位は、当該遮光層上のトランジスタが
Ｎチャネル型である場合、該トランジスタのソースまた
はドレインに印加される最低電位以下であることが好ま
しい。すなわち、この場合の定電位源としては、当該液
晶装置を駆動するための周辺回路（例えば、走査線駆動
回路、データ線駆動回路等）に供給される負電源、接地
電源、などを用いることができる。また、当該遮光層上
のトランジスタがＰチャネル型である場合、該トランジ
スタのソースまたはドレインに印加される最高電位以上
であることが望ましい。すなわち、この場合の定電位源
としては、当該液晶装置を駆動するための周辺回路（例
えば、走査線駆動回路、データ線駆動回路等）に供給さ
れる正電源などを用いることができる。
的接続された容量線３ｂ）は定電位源に電気的接続され
ており、第１遮光膜１１ａ及び容量線３ｂは、定電位と
される。この構成において、第１遮光膜１１ａ及び容量
線３ｂに与える電位は、当該遮光層上のトランジスタが
Ｎチャネル型である場合、該トランジスタのソースまた
はドレインに印加される最低電位以下であることが好ま
しい。すなわち、この場合の定電位源としては、当該液
晶装置を駆動するための周辺回路（例えば、走査線駆動
回路、データ線駆動回路等）に供給される負電源、接地
電源、などを用いることができる。また、当該遮光層上
のトランジスタがＰチャネル型である場合、該トランジ
スタのソースまたはドレインに印加される最高電位以上
であることが望ましい。すなわち、この場合の定電位源
としては、当該液晶装置を駆動するための周辺回路（例
えば、走査線駆動回路、データ線駆動回路等）に供給さ
れる正電源などを用いることができる。
【００４３】これによれば、トランジスタの駆動によっ
てチャネルに生じる電子または正孔は、延在部を介して
遮光層へ向かって流れるので、チャネル部の電位を安定
化させることができる。これによりトランジスタの基板
浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可
能となる。更にこのように周辺回路等の電源を利用する
ことにより、専用の電位配線や外部入力端子を設ける必
要なく、遮光膜１１ａ及び容量線３ｂを定電位にでき
る。従って、第１遮光膜１１ａに対向配置される画素ス
イッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位
変動が悪影響を及ぼすことはない。また、容量線３ｂ
は、蓄積容量７０の第２蓄積容量電極として良好に機能
し得る。
てチャネルに生じる電子または正孔は、延在部を介して
遮光層へ向かって流れるので、チャネル部の電位を安定
化させることができる。これによりトランジスタの基板
浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可
能となる。更にこのように周辺回路等の電源を利用する
ことにより、専用の電位配線や外部入力端子を設ける必
要なく、遮光膜１１ａ及び容量線３ｂを定電位にでき
る。従って、第１遮光膜１１ａに対向配置される画素ス
イッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位
変動が悪影響を及ぼすことはない。また、容量線３ｂ
は、蓄積容量７０の第２蓄積容量電極として良好に機能
し得る。
【００４４】更に、図２及び図３に示したように、コン
タクトホール１３を介して第１遮光膜１１ａは、前段あ
るいは後段の容量線３ｂに電気的接続するように構成さ
れている。従って、各第１遮光膜１１ａが、自段の容量
線に電気的接続される場合と比較して、画素部の開口領
域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び
第１遮光膜１１ａが形成される領域の他の領域に対する
段差が少なくて済む。このように画素部の開口領域の縁
に沿った段差が少ないと、当該段差に応じて引き起こさ
れる液晶のディスクリネーション（配向不良）を低減で
きるので、画素部の開口領域を広げることが可能とな
る。
タクトホール１３を介して第１遮光膜１１ａは、前段あ
るいは後段の容量線３ｂに電気的接続するように構成さ
れている。従って、各第１遮光膜１１ａが、自段の容量
線に電気的接続される場合と比較して、画素部の開口領
域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び
第１遮光膜１１ａが形成される領域の他の領域に対する
段差が少なくて済む。このように画素部の開口領域の縁
に沿った段差が少ないと、当該段差に応じて引き起こさ
れる液晶のディスクリネーション（配向不良）を低減で
きるので、画素部の開口領域を広げることが可能とな
る。
【００４５】また、第１遮光膜１１ａは、前述のように
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止することができ、歩留まりを向上させることが可能と
なる。
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止することができ、歩留まりを向上させることが可能と
なる。
【００４６】更に、図２、図４及び図５に示すように、
半導体層１ａのチャネル領域１ａ’は、Ｘ方向（半導体
層１ａのソース領域、チャネル領域及びドレイン領域と
並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直交
する方向をＸ方向とする。）に向けて延在する延在部２
０１を有する。この結果、延在部２０１は、走査線３ａ
と対向するように延在している。延在部２０１の終端部
は、第２層間絶縁膜４に形成されたコンタクトホール２
０４を介して接続配線２０３に接続されている。接続配
線２０３の一端は、上記のようにコンタクトホール２０
４を介して延在部２０１に接続される一方、その他端
は、隣接して形成されたコンタクトホール２０２を介し
て第１遮光膜１１ａに接続されている。これにより、半
導体層１ａのチャネル領域１ａ’は上述した定電位源に
接続された第１遮光膜１１ａの電位に固定され、ＳＯＩ
構造に起因する基板浮遊効果によってトランジスタのソ
ース・ドレイン耐圧が劣化するなどの問題が解消され、
素子の電気的特性を安定化させることができる。
半導体層１ａのチャネル領域１ａ’は、Ｘ方向（半導体
層１ａのソース領域、チャネル領域及びドレイン領域と
並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直交
する方向をＸ方向とする。）に向けて延在する延在部２
０１を有する。この結果、延在部２０１は、走査線３ａ
と対向するように延在している。延在部２０１の終端部
は、第２層間絶縁膜４に形成されたコンタクトホール２
０４を介して接続配線２０３に接続されている。接続配
線２０３の一端は、上記のようにコンタクトホール２０
４を介して延在部２０１に接続される一方、その他端
は、隣接して形成されたコンタクトホール２０２を介し
て第１遮光膜１１ａに接続されている。これにより、半
導体層１ａのチャネル領域１ａ’は上述した定電位源に
接続された第１遮光膜１１ａの電位に固定され、ＳＯＩ
構造に起因する基板浮遊効果によってトランジスタのソ
ース・ドレイン耐圧が劣化するなどの問題が解消され、
素子の電気的特性を安定化させることができる。
【００４７】また、走査線３ａと容量線３ｂとは、第１
層間絶縁膜１２と第２層間絶縁膜４との間の層上におい
て互いに隣接するように並設され、更に延在部２０１が
走査線３ａと対向するように延在しているいるため、走
査線３ａと、コンタクトホール２０２、２０４とが配置
上干渉する。そこで、本実施形態では、特に走査線３ａ
は、コンタクトホール２０２、２０４をそれぞれ回避す
る迂回部３ａ’を有する。
層間絶縁膜１２と第２層間絶縁膜４との間の層上におい
て互いに隣接するように並設され、更に延在部２０１が
走査線３ａと対向するように延在しているいるため、走
査線３ａと、コンタクトホール２０２、２０４とが配置
上干渉する。そこで、本実施形態では、特に走査線３ａ
は、コンタクトホール２０２、２０４をそれぞれ回避す
る迂回部３ａ’を有する。
【００４８】一方、第１に、容量線３ｂと走査線３ａと
は同一のポリシリコン膜からなり、第２に、蓄積容量７
０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の
酸化膜からなり、第３に、第１蓄積容量電極１ｆと、Ｔ
ＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、
ドレイン領域１ｅ、延在部２０１等とは同一の半導体層
１ａからなり、第４に、データ線６ａと接続配線２０３
とは同一の金属膜からなる。このため、ＴＦＴアレイ基
板１０上に形成される積層構造を単純化でき、更に、後
述の液晶装置の製造方法において、同一の薄膜形成工程
で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容
量７０の誘電体膜及びゲート絶縁膜２等を同時に形成で
きる。
は同一のポリシリコン膜からなり、第２に、蓄積容量７
０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは同一の
酸化膜からなり、第３に、第１蓄積容量電極１ｆと、Ｔ
ＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、
ドレイン領域１ｅ、延在部２０１等とは同一の半導体層
１ａからなり、第４に、データ線６ａと接続配線２０３
とは同一の金属膜からなる。このため、ＴＦＴアレイ基
板１０上に形成される積層構造を単純化でき、更に、後
述の液晶装置の製造方法において、同一の薄膜形成工程
で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容
量７０の誘電体膜及びゲート絶縁膜２等を同時に形成で
きる。
【００４９】尚、図２では、第１遮光膜１１ａにおける
直線状の本線部分が、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており、且つコンタクトホール１３を形成可能なよう
に容量線３ｂと何れかの箇所で重ねられていれば、ＴＦ
Ｔに対する遮光機能及び容量線に対する低抵抗化機能が
発揮可能である。従って、例えば相隣接した走査線３ａ
と容量線３ｂとの間にある走査線に沿った長手状の間隙
領域や、走査線３ａと若干重なる位置にまでも、当該第
１遮光膜１１ａを設けてもよい。
直線状の本線部分が、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており、且つコンタクトホール１３を形成可能なよう
に容量線３ｂと何れかの箇所で重ねられていれば、ＴＦ
Ｔに対する遮光機能及び容量線に対する低抵抗化機能が
発揮可能である。従って、例えば相隣接した走査線３ａ
と容量線３ｂとの間にある走査線に沿った長手状の間隙
領域や、走査線３ａと若干重なる位置にまでも、当該第
１遮光膜１１ａを設けてもよい。
【００５０】容量線３ｂと第１遮光膜１１ａとは、第１
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者が電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者が電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
【００５１】コンタクトホール１３を画素毎に開孔した
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎または３
画素毎に）開孔した場合には、容量線３ｂや第１遮光膜
１１ａのシート抵抗、駆動周波数、要求される仕様等を
勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵
抗化及び冗長構造による利益と、多数のコンタクトホー
ル１３を開孔することによる製造工程の複雑化および当
該液晶装置の不良化等の弊害とを、適度にバランスさせ
ることができるので、実践上大変有利である。
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎または３
画素毎に）開孔した場合には、容量線３ｂや第１遮光膜
１１ａのシート抵抗、駆動周波数、要求される仕様等を
勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵
抗化及び冗長構造による利益と、多数のコンタクトホー
ル１３を開孔することによる製造工程の複雑化および当
該液晶装置の不良化等の弊害とを、適度にバランスさせ
ることができるので、実践上大変有利である。
【００５２】また、このような画素毎或いは画素グルー
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素領域の有効利用を図りつつ、コン
タクトホール１３の形成によるＴＦＴ３０や他の配線等
の不良化を防ぐことができる。
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素領域の有効利用を図りつつ、コン
タクトホール１３の形成によるＴＦＴ３０や他の配線等
の不良化を防ぐことができる。
【００５３】再び、図３において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、次のものを備えている。すなわち、該ＴＦ
Ｔ３０は、走査線３ａ、該走査線３ａからの電界により
チャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するためのゲ
ート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソ
ース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイ
ン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの
高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを
備えている。
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、次のものを備えている。すなわち、該ＴＦ
Ｔ３０は、走査線３ａ、該走査線３ａからの電界により
チャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するためのゲ
ート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソ
ース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイ
ン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの
高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを
備えている。
【００５４】このうち、高濃度ドレイン領域１ｅには、
複数の画素電極９ａのうち、対応するもの一つが接続さ
れている。また、ソース領域１ｂ、１ｄ並びにドレイン
領域１ｃ、１ｅは、後述のように、半導体層１ａに対
し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定
濃度のＮ型用又はＰ型用のドーパントをドープすること
により形成されている。ここで、Ｎチャネル型のＴＦＴ
は、動作速度が速いという利点があり、画素のスイッチ
ング素子である画素スイッチング用ＴＦＴ３０として用
いられることが多い。
複数の画素電極９ａのうち、対応するもの一つが接続さ
れている。また、ソース領域１ｂ、１ｄ並びにドレイン
領域１ｃ、１ｅは、後述のように、半導体層１ａに対
し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定
濃度のＮ型用又はＰ型用のドーパントをドープすること
により形成されている。ここで、Ｎチャネル型のＴＦＴ
は、動作速度が速いという利点があり、画素のスイッチ
ング素子である画素スイッチング用ＴＦＴ３０として用
いられることが多い。
【００５５】一方、データ線６ａは、Ａｌ等の金属膜や
金属シリサイド等の合金膜などの遮光性薄膜から構成さ
れている。また、走査線３ａ、ゲート絶縁膜２及び第１
層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じ
るコンタクトホール５及び高濃度ドレイン領域１ｅへ通
じるコンタクトホール８が各々形成された第２層間絶縁
膜４が形成されている。このソース領域１ｂへのコンタ
クトホール５を介して、データ線６ａが高濃度ソース領
域１ｄに電気的接続されている。更に、データ線６ａ及
び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅ
へのコンタクトホール８が形成された第３層間絶縁膜７
が形成されている。この高濃度ドレイン領域１ｅへのコ
ンタクトホール８を介して、画素電極９ａは高濃度ドレ
イン領域１ｅに電気的接続されている。前述の画素電極
９ａは、このように構成された第３層間絶縁膜７の上面
に設けられている。尚、画素電極９ａと高濃度ドレイン
領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３
ｂと同一のポリシリコン膜を中継しての電気的接続する
ようにしてもよい。
金属シリサイド等の合金膜などの遮光性薄膜から構成さ
れている。また、走査線３ａ、ゲート絶縁膜２及び第１
層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じ
るコンタクトホール５及び高濃度ドレイン領域１ｅへ通
じるコンタクトホール８が各々形成された第２層間絶縁
膜４が形成されている。このソース領域１ｂへのコンタ
クトホール５を介して、データ線６ａが高濃度ソース領
域１ｄに電気的接続されている。更に、データ線６ａ及
び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅ
へのコンタクトホール８が形成された第３層間絶縁膜７
が形成されている。この高濃度ドレイン領域１ｅへのコ
ンタクトホール８を介して、画素電極９ａは高濃度ドレ
イン領域１ｅに電気的接続されている。前述の画素電極
９ａは、このように構成された第３層間絶縁膜７の上面
に設けられている。尚、画素電極９ａと高濃度ドレイン
領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３
ｂと同一のポリシリコン膜を中継しての電気的接続する
ようにしてもよい。
【００５６】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。
【００５７】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線３ａ）をソース・ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ート電極（走査線３ａ）をソース・ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
【００５８】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等の単結晶シリコン層は、光が入射するとシ
リコンが有する光電変換効果により光電流が発生してし
まい、画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化する。これに対し本実施形態では、走査線３ａ
を上側から覆うようにデータ線６ａがＡｌ等の遮光性の
金属薄膜から形成されているので、少なくとも半導体層
１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへ
の入射光の入射を効果的に防ぐことが出来る。また、前
述のように、画素スイッチング用ＴＦＴ３０の下側に
は、第１遮光膜１１ａが設けられているので、少なくと
も半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１
ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来
る。
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等の単結晶シリコン層は、光が入射するとシ
リコンが有する光電変換効果により光電流が発生してし
まい、画素スイッチング用ＴＦＴ３０のトランジスタ特
性が劣化する。これに対し本実施形態では、走査線３ａ
を上側から覆うようにデータ線６ａがＡｌ等の遮光性の
金属薄膜から形成されているので、少なくとも半導体層
１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへ
の入射光の入射を効果的に防ぐことが出来る。また、前
述のように、画素スイッチング用ＴＦＴ３０の下側に
は、第１遮光膜１１ａが設けられているので、少なくと
も半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１
ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来
る。
【００５９】尚、この実施形態では、相隣接する前段あ
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。
【００６０】（電気光学装置の製造方法）次に、以上の
ような構成を持つ液晶装置の製造プロセスについて、図
６から図１１および図１７から図２２までを参照して説
明する。尚、図６から図１１までは、各工程におけるＴ
ＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図である。また、図１７
から図２２までは、各工程におけるＴＦＴアレイ基板側
の各層を、図３と同様に図２のＢ−Ｂ’断面に対応させ
て示す工程図である。
ような構成を持つ液晶装置の製造プロセスについて、図
６から図１１および図１７から図２２までを参照して説
明する。尚、図６から図１１までは、各工程におけるＴ
ＦＴアレイ基板側の各層を、図３と同様に図２のＡ−
Ａ’断面に対応させて示す工程図である。また、図１７
から図２２までは、各工程におけるＴＦＴアレイ基板側
の各層を、図３と同様に図２のＢ−Ｂ’断面に対応させ
て示す工程図である。
【００６１】まず、図６の工程（１）および図１７の工
程（１）に示すように、石英基板、ハードガラス等のＴ
ＦＴアレイ基板１０を用意する。ここで、好ましくはＮ
2（窒素）等の不活性ガス雰囲気且つ約９００〜１３０
０℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるＴＦＴアレイ基板１０に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にＴ
ＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処
理しておく。
程（１）に示すように、石英基板、ハードガラス等のＴ
ＦＴアレイ基板１０を用意する。ここで、好ましくはＮ
2（窒素）等の不活性ガス雰囲気且つ約９００〜１３０
０℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるＴＦＴアレイ基板１０に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にＴ
ＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処
理しておく。
【００６２】このように処理されたＴＦＴアレイ基板１
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、２００〜４００ｎｍ程度の層厚、好ましくは約２０
０ｎｍの層厚の遮光膜１１を形成する。
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、２００〜４００ｎｍ程度の層厚、好ましくは約２０
０ｎｍの層厚の遮光膜１１を形成する。
【００６３】続いて、工程（２）および図１７の工程
（２）に示すように、該形成された遮光膜１１上にフォ
トリソグラフィにより第１遮光膜１１ａのパターン（図
２参照）に対応するレジストマスクを形成し、該レジス
トマスクを介して遮光膜１１に対しエッチングを行うこ
とにより、第１遮光膜１１ａを形成する。
（２）に示すように、該形成された遮光膜１１上にフォ
トリソグラフィにより第１遮光膜１１ａのパターン（図
２参照）に対応するレジストマスクを形成し、該レジス
トマスクを介して遮光膜１１に対しエッチングを行うこ
とにより、第１遮光膜１１ａを形成する。
【００６４】次に、工程（３）および図１７の工程
（３）に示すように、第１遮光膜１１ａの上に、例え
ば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・
エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・
エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチ
ル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、
ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第１層間絶
縁膜１２を形成する。この第１層間絶縁膜１２の層厚
は、例えば、約６００〜１０００ｎｍ、より好ましくは
８００ｎｍ程度とする。
（３）に示すように、第１遮光膜１１ａの上に、例え
ば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・
エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・
エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチ
ル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、
ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第１層間絶
縁膜１２を形成する。この第１層間絶縁膜１２の層厚
は、例えば、約６００〜１０００ｎｍ、より好ましくは
８００ｎｍ程度とする。
【００６５】次に、図６工程（４）および図１７工程
（４）に示すように、第１層間絶縁膜１２の表面を、グ
ローバルに研磨して平坦化する。研磨による平坦化の手
法としては、例えばＣＭＰ（化学的機械研磨）法を用い
ることができる。
（４）に示すように、第１層間絶縁膜１２の表面を、グ
ローバルに研磨して平坦化する。研磨による平坦化の手
法としては、例えばＣＭＰ（化学的機械研磨）法を用い
ることができる。
【００６６】次に、図６工程（５）および図１７工程
（５）に示すように、基板１０と単結晶シリコン基板２
０６ａとの貼り合わせを行う。貼り合わせに用いる単結
晶シリコン基板２０６ａは、厚さ６００μｍであり、そ
の表面をあらかじめ０．０５〜０．８μｍ程度酸化し、
酸化膜層２０６ｂを形成すると共に、水素イオン
（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０
ｅ16／ｃｍ2にて注入したものである。貼り合わせ工程
は、例えば３００℃で２時間の熱処理によって２枚の基
板を直接貼り合わせる方法が採用できる。
（５）に示すように、基板１０と単結晶シリコン基板２
０６ａとの貼り合わせを行う。貼り合わせに用いる単結
晶シリコン基板２０６ａは、厚さ６００μｍであり、そ
の表面をあらかじめ０．０５〜０．８μｍ程度酸化し、
酸化膜層２０６ｂを形成すると共に、水素イオン
（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０
ｅ16／ｃｍ2にて注入したものである。貼り合わせ工程
は、例えば３００℃で２時間の熱処理によって２枚の基
板を直接貼り合わせる方法が採用できる。
【００６７】次に、図６工程（６）および図１７工程
（６）に示すように、貼り合わせた単結晶シリコン基板
２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シ
リコン層２０６を残したまま、単結晶シリコン基板２０
６ａを基板１０から剥離するための熱処理を行う。この
基板の剥離現象は、単結晶シリコン基板中に導入された
水素イオンによって、単結晶シリコン基板の表面近傍の
ある層でシリコンの結合が分断されるために生じるもの
である。例えば、貼り合わせた２枚の基板を毎分２０℃
の昇温速度にて６００℃まで加熱することにより行うこ
とができる。この熱処理によって、貼り合わせた単結晶
シリコン基板２０６ａが基板１０と分離する結果、基板
１０表面には、約２００ｎｍ±５ｎｍ程度の単結晶シリ
コン層２０６が形成される。なお、基板１０上に貼り合
わされる単結晶シリコン層２０６は、前に述べた単結晶
シリコン基板に対して行われる水素イオン注入の加速電
圧を変えることによって任意の膜厚で形成することが可
能である。
（６）に示すように、貼り合わせた単結晶シリコン基板
２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シ
リコン層２０６を残したまま、単結晶シリコン基板２０
６ａを基板１０から剥離するための熱処理を行う。この
基板の剥離現象は、単結晶シリコン基板中に導入された
水素イオンによって、単結晶シリコン基板の表面近傍の
ある層でシリコンの結合が分断されるために生じるもの
である。例えば、貼り合わせた２枚の基板を毎分２０℃
の昇温速度にて６００℃まで加熱することにより行うこ
とができる。この熱処理によって、貼り合わせた単結晶
シリコン基板２０６ａが基板１０と分離する結果、基板
１０表面には、約２００ｎｍ±５ｎｍ程度の単結晶シリ
コン層２０６が形成される。なお、基板１０上に貼り合
わされる単結晶シリコン層２０６は、前に述べた単結晶
シリコン基板に対して行われる水素イオン注入の加速電
圧を変えることによって任意の膜厚で形成することが可
能である。
【００６８】次に、図６工程（７）および図１７工程
（７）に示すように、フォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの半
導体層１ａを形成する。即ち、特にデータ線６ａ下で容
量線３ｂが形成される領域及び走査線３ａに沿って容量
線３ｂが形成される領域には、画素スイッチング用ＴＦ
Ｔ３０を構成する半導体層１ａから延設された第１蓄積
容量電極１ｆを形成する。また、同時に半導体層１ａの
チャネル領域１ａ’から延在する延在部２０１も形成す
る。
（７）に示すように、フォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの半
導体層１ａを形成する。即ち、特にデータ線６ａ下で容
量線３ｂが形成される領域及び走査線３ａに沿って容量
線３ｂが形成される領域には、画素スイッチング用ＴＦ
Ｔ３０を構成する半導体層１ａから延設された第１蓄積
容量電極１ｆを形成する。また、同時に半導体層１ａの
チャネル領域１ａ’から延在する延在部２０１も形成す
る。
【００６９】次に、図６工程（８）および図１７工程
（８）に示すように、画素スイッチング用ＴＦＴ３０を
構成する半導体層１ａと共に第１蓄積容量電極１ｆを約
８５０〜１３００℃の温度、好ましくは約１０００℃の
温度で７２分程度熱酸化することにより、約６０ｎｍの
比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイ
ッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成
用のゲート絶縁膜２を形成する。この結果、半導体層１
ａ及び第１蓄積容量電極１ｆの厚さは、約１７０ｎｍの
厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとな
る。
（８）に示すように、画素スイッチング用ＴＦＴ３０を
構成する半導体層１ａと共に第１蓄積容量電極１ｆを約
８５０〜１３００℃の温度、好ましくは約１０００℃の
温度で７２分程度熱酸化することにより、約６０ｎｍの
比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイ
ッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成
用のゲート絶縁膜２を形成する。この結果、半導体層１
ａ及び第１蓄積容量電極１ｆの厚さは、約１７０ｎｍの
厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとな
る。
【００７０】次に、図７の工程（９）および図１８の工
程（９）に示すように、Ｎチャネルの半導体層１ａに対
応する位置にレジスト膜３０１を形成し、Ｐチャネルの
半導体層１ａにＰなどのＶ族元素のドーパント３０２を
低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、
２ｅ11／ｃｍ2のドーズ量にて）ドープする。
程（９）に示すように、Ｎチャネルの半導体層１ａに対
応する位置にレジスト膜３０１を形成し、Ｐチャネルの
半導体層１ａにＰなどのＶ族元素のドーパント３０２を
低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、
２ｅ11／ｃｍ2のドーズ量にて）ドープする。
【００７１】次に、図７の工程（１０）および図１８の
工程（１０）に示すように、図示を省略するＰチャネル
の半導体層１ａに対応する位置にレジスト膜を形成し、
Ｎチャネルの半導体層１ａにＢなどのIII族元素のドー
パント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅ
Ｖの加速電圧、１ｅ12／ｃｍ2のドーズ量にて）ドープ
する。
工程（１０）に示すように、図示を省略するＰチャネル
の半導体層１ａに対応する位置にレジスト膜を形成し、
Ｎチャネルの半導体層１ａにＢなどのIII族元素のドー
パント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅ
Ｖの加速電圧、１ｅ12／ｃｍ2のドーズ量にて）ドープ
する。
【００７２】次に、図７の工程（１１）および図１８の
工程（１１）に示すように、Ｐチャネル、Ｎチャネル毎
に各半導体層１ａのチャネル領域１ａ’の端部３０４
（図１２及び図１３参照）を除く基板１０の表面にレジ
スト膜３０５を形成し、端部３０４にＰチャネルについ
て工程（９）の約１〜１０倍のドーズ量でＰなどのＶ族
元素のドーパント３０６を、Ｎチャネルについて工程
（１０）の約１〜１０倍のドーズ量でＢなどのIII族元
素のドーパント３０６を、それぞれドープする。半導体
層１ａのチャネル領域１ａ’の端部３０４では、電界が
集中して見かけ上のしきい値電圧が低くなり、リーク電
流が流れようとするが、かかるドープ工程により半導体
層１ａのチャネル領域１ａ’の端部３０４では、不純物
濃度が他の部分に比べより高くなっているので、この領
域における見かけ上のしきい値電圧は高くなり、前述の
ように電界が集中してもリーク電流が流れるのを防ぐこ
とができる。
工程（１１）に示すように、Ｐチャネル、Ｎチャネル毎
に各半導体層１ａのチャネル領域１ａ’の端部３０４
（図１２及び図１３参照）を除く基板１０の表面にレジ
スト膜３０５を形成し、端部３０４にＰチャネルについ
て工程（９）の約１〜１０倍のドーズ量でＰなどのＶ族
元素のドーパント３０６を、Ｎチャネルについて工程
（１０）の約１〜１０倍のドーズ量でＢなどのIII族元
素のドーパント３０６を、それぞれドープする。半導体
層１ａのチャネル領域１ａ’の端部３０４では、電界が
集中して見かけ上のしきい値電圧が低くなり、リーク電
流が流れようとするが、かかるドープ工程により半導体
層１ａのチャネル領域１ａ’の端部３０４では、不純物
濃度が他の部分に比べより高くなっているので、この領
域における見かけ上のしきい値電圧は高くなり、前述の
ように電界が集中してもリーク電流が流れるのを防ぐこ
とができる。
【００７３】続いて、図７の工程（１２）および図１８
の工程（１２）に示すように、半導体膜１ａを延設して
なる第１蓄積容量電極１ｆを低抵抗化するため、基板１
０の表面の走査線３ａ（ゲート電極）に対応する部分に
レジスト膜３０７（走査線３ａよりも幅が広い）を形成
し、これをマスクとしてその上からＰなどのＶ族元素の
ドーパント３０８を低濃度で（例えば、Ｐイオンを７０
ｋｅＶの加速電圧、３ｅ14／ｃｍ2のドーズ量にて）ド
ープする。
の工程（１２）に示すように、半導体膜１ａを延設して
なる第１蓄積容量電極１ｆを低抵抗化するため、基板１
０の表面の走査線３ａ（ゲート電極）に対応する部分に
レジスト膜３０７（走査線３ａよりも幅が広い）を形成
し、これをマスクとしてその上からＰなどのＶ族元素の
ドーパント３０８を低濃度で（例えば、Ｐイオンを７０
ｋｅＶの加速電圧、３ｅ14／ｃｍ2のドーズ量にて）ド
ープする。
【００７４】次に、図８の工程（１３）および図１９の
工程（１３）に示すように、第１層間絶縁膜１２に第１
遮光膜１１ａに至るコンタクトホール１３を反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより或いはウエットエッチングにより形成す
る。この際、反応性エッチングや、反応性イオンビーム
エッチングのような異方性エッチングにより、コンタク
トホール１３等を開孔した方が、開孔形状をマスク形状
とほぼ同じにできるという利点がある。但し、ドライエ
ッチングとウエットエッチングとを組み合わせて開孔す
れば、これらのコンタクトホール１３等をテーパ状にで
きるので、配線接続時の断線を防止できるという利点が
得られる。
工程（１３）に示すように、第１層間絶縁膜１２に第１
遮光膜１１ａに至るコンタクトホール１３を反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより或いはウエットエッチングにより形成す
る。この際、反応性エッチングや、反応性イオンビーム
エッチングのような異方性エッチングにより、コンタク
トホール１３等を開孔した方が、開孔形状をマスク形状
とほぼ同じにできるという利点がある。但し、ドライエ
ッチングとウエットエッチングとを組み合わせて開孔す
れば、これらのコンタクトホール１３等をテーパ状にで
きるので、配線接続時の断線を防止できるという利点が
得られる。
【００７５】次に、図８の工程（１４）および図１９の
工程（１４）に示すように、減圧ＣＶＤ法等によりポリ
シリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積し
た後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電
化する。又は、Ｐイオンをポリシリコン膜３の成膜と同
時に導入したドープトシリコン膜を用いてもよい。これ
により、ポリシリコン層３の導電性を高めることができ
る。そして、走査線のゲート電極領域の厚さが３５０ｎ
ｍより大きいことで、配線抵抗を低減し、配線遅延によ
る画素への信号書き込み速度の低下を十分に抑えること
ができる。また、走査線のゲート電極領域の厚さが５５
０ｎｍより小さいことで、このゲート電極の膜厚に起因
する素子基板の段差を必要最小限に抑えることができ、
この結果液晶を配向させた際のディスクリネーションを
抑制し表示画質を良好に保つことができる。なお、ポリ
シリコン層３に加えて導電性金属層を積層することでも
導電性を高めることができる。
工程（１４）に示すように、減圧ＣＶＤ法等によりポリ
シリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積し
た後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電
化する。又は、Ｐイオンをポリシリコン膜３の成膜と同
時に導入したドープトシリコン膜を用いてもよい。これ
により、ポリシリコン層３の導電性を高めることができ
る。そして、走査線のゲート電極領域の厚さが３５０ｎ
ｍより大きいことで、配線抵抗を低減し、配線遅延によ
る画素への信号書き込み速度の低下を十分に抑えること
ができる。また、走査線のゲート電極領域の厚さが５５
０ｎｍより小さいことで、このゲート電極の膜厚に起因
する素子基板の段差を必要最小限に抑えることができ、
この結果液晶を配向させた際のディスクリネーションを
抑制し表示画質を良好に保つことができる。なお、ポリ
シリコン層３に加えて導電性金属層を積層することでも
導電性を高めることができる。
【００７６】次に、図８の工程（１５）および図１９の
工程（１５）に示すように、レジストマスクを用いたフ
ォトリソグラフィ工程、エッチング工程等により、図２
に示した如き所定パターンの走査線３ａと共に容量線３
ｂを形成する。尚、この後、基板１０の裏面に残存する
ポリシリコンを基板１０の表面をレジスト膜で覆ってエ
ッチングにより除去する。
工程（１５）に示すように、レジストマスクを用いたフ
ォトリソグラフィ工程、エッチング工程等により、図２
に示した如き所定パターンの走査線３ａと共に容量線３
ｂを形成する。尚、この後、基板１０の裏面に残存する
ポリシリコンを基板１０の表面をレジスト膜で覆ってエ
ッチングにより除去する。
【００７７】次に、図８の工程（１６）および図１９の
工程（１６）に示すように、半導体層１ａにＰチャネル
のＬＤＤ領域を形成するために、Ｎチャネルの半導体層
１ａに対応する位置をレジスト膜３０９で覆い（図はＮ
チャネルの半導体層１ａを示している。）、走査線３ａ
（ゲート電極）を注入マスクとして、まずＢなどのIII
族元素のドーパント３１０を低濃度で（例えば、ＢＦ2
イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドー
ズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１
ｂ及び低濃度ドレイン領域１ｃを形成する。
工程（１６）に示すように、半導体層１ａにＰチャネル
のＬＤＤ領域を形成するために、Ｎチャネルの半導体層
１ａに対応する位置をレジスト膜３０９で覆い（図はＮ
チャネルの半導体層１ａを示している。）、走査線３ａ
（ゲート電極）を注入マスクとして、まずＢなどのIII
族元素のドーパント３１０を低濃度で（例えば、ＢＦ2
イオンを９０ｋｅＶの加速電圧、３ｅ13／ｃｍ2のドー
ズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１
ｂ及び低濃度ドレイン領域１ｃを形成する。
【００７８】続いて、図８の工程（１７）および図１９
の工程（１７）に示すように、半導体層１ａにＰチャネ
ルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を形成するために、Ｎチャネルの半導体層１ａに対応す
る位置をレジスト膜３０９で覆った状態で、かつ、図示
はしていないが走査線３ａよりも幅の広いマスクでレジ
スト層をＰチャネルに対応する走査線３ａ上に形成した
後、同じくＢなどのIII族元素のドーパント３１１を高
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
の工程（１７）に示すように、半導体層１ａにＰチャネ
ルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を形成するために、Ｎチャネルの半導体層１ａに対応す
る位置をレジスト膜３０９で覆った状態で、かつ、図示
はしていないが走査線３ａよりも幅の広いマスクでレジ
スト層をＰチャネルに対応する走査線３ａ上に形成した
後、同じくＢなどのIII族元素のドーパント３１１を高
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、２ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００７９】次に、図９の工程（１８）および図２０の
工程（１８）に示すように、半導体層１ａにＮチャネル
のＬＤＤ領域を形成するために、Ｐチャネルの半導体層
１ａに対応する位置をレジスト膜（図示せず）で覆い、
走査線３ａ（ゲート電極）を拡散マスクとして、Ｐなど
のＶ族元素のドーパント６０を低濃度で（例えば、Ｐイ
オンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ
量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ
及び低濃度ドレイン領域１ｃを形成する。
工程（１８）に示すように、半導体層１ａにＮチャネル
のＬＤＤ領域を形成するために、Ｐチャネルの半導体層
１ａに対応する位置をレジスト膜（図示せず）で覆い、
走査線３ａ（ゲート電極）を拡散マスクとして、Ｐなど
のＶ族元素のドーパント６０を低濃度で（例えば、Ｐイ
オンを７０ｋｅＶの加速電圧、６ｅ12／ｃｍ2のドーズ
量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ
及び低濃度ドレイン領域１ｃを形成する。
【００８０】続いて、図９の工程（１９）および図２０
の工程（１９）に示すように、半導体層１ａにＮチャネ
ルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を形成するために、走査線３ａよりも幅の広いマスクで
レジスト層６２をＮチャネルに対応する走査線３ａ上に
形成した後、同じくＰなどのＶ族元素のドーパント６１
を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電
圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
の工程（１９）に示すように、半導体層１ａにＮチャネ
ルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ
を形成するために、走査線３ａよりも幅の広いマスクで
レジスト層６２をＮチャネルに対応する走査線３ａ上に
形成した後、同じくＰなどのＶ族元素のドーパント６１
を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電
圧、４ｅ15／ｃｍ2のドーズ量にて）ドープする。
【００８１】次に、図９の工程（２０）および図２０の
工程（２０）に示すように、画素スイッチング用ＴＦＴ
３０における走査線３ａと共に容量線３ｂ及び走査線３
ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥ
ＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳ
Ｇなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなる第２層間絶縁膜４を形成する。第２
層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ま
しく、更に８００ｎｍがより好ましい。
工程（２０）に示すように、画素スイッチング用ＴＦＴ
３０における走査線３ａと共に容量線３ｂ及び走査線３
ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥ
ＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳ
Ｇなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなる第２層間絶縁膜４を形成する。第２
層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ま
しく、更に８００ｎｍがより好ましい。
【００８２】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
【００８３】次に、図９の工程（２１）および図２０の
工程（２１）に示すように、データ線６との接続をとる
ためのコンタクトホール５（図４及び図５参照）および
延在部２０１と遮光膜１１ａを接続するためのコンタク
トホール２０４ならびに２０２を、反応性イオンエッチ
ング、反応性イオンビームエッチング等のドライエッチ
ングにより或いはウエットエッチングにより形成する。
図２０に示すように、コンタクトホール２０２と２０４
の深さが大きく異なる場合は、下地に対して選択比の大
きなエッチングを用いるか、フォトリソグラフィ工程を
２回に分けてコンタクトホール２０２とコンタクトホー
ル２０４を別々に形成しても良い。また、走査線３ａや
容量線３ｂを図示しない配線と接続するためのコンタク
トホールも、コンタクトホール５と同一の工程により第
２層間絶縁膜４に開孔する。
工程（２１）に示すように、データ線６との接続をとる
ためのコンタクトホール５（図４及び図５参照）および
延在部２０１と遮光膜１１ａを接続するためのコンタク
トホール２０４ならびに２０２を、反応性イオンエッチ
ング、反応性イオンビームエッチング等のドライエッチ
ングにより或いはウエットエッチングにより形成する。
図２０に示すように、コンタクトホール２０２と２０４
の深さが大きく異なる場合は、下地に対して選択比の大
きなエッチングを用いるか、フォトリソグラフィ工程を
２回に分けてコンタクトホール２０２とコンタクトホー
ル２０４を別々に形成しても良い。また、走査線３ａや
容量線３ｂを図示しない配線と接続するためのコンタク
トホールも、コンタクトホール５と同一の工程により第
２層間絶縁膜４に開孔する。
【００８４】次に、図１０の工程（２２）および図２１
の工程（２２）に示すように、第２層間絶縁膜４の上
に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金
属や金属シリサイド等を金属膜６として、約１００〜７
００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更
に図１０の工程（２３）および図２１の工程（２３）に
示すように、フォトリソグラフィ工程、エッチング工程
等により、データ線６ａを形成する。このとき同時に金
属膜６により接続配線２０３も形成する（図４及び図５
参照）。
の工程（２２）に示すように、第２層間絶縁膜４の上
に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金
属や金属シリサイド等を金属膜６として、約１００〜７
００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更
に図１０の工程（２３）および図２１の工程（２３）に
示すように、フォトリソグラフィ工程、エッチング工程
等により、データ線６ａを形成する。このとき同時に金
属膜６により接続配線２０３も形成する（図４及び図５
参照）。
【００８５】次に、図１０の工程（２４）および図２１
の工程（２４）に示すように、データ線６ａ上を覆うよ
うに、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等
を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる第３層間絶縁膜７を形成する。第３層間絶縁膜
７の層厚は、約６００〜１５００ｎｍが好ましく、更に
８００ｎｍがより好ましい。
の工程（２４）に示すように、データ線６ａ上を覆うよ
うに、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等
を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる第３層間絶縁膜７を形成する。第３層間絶縁膜
７の層厚は、約６００〜１５００ｎｍが好ましく、更に
８００ｎｍがより好ましい。
【００８６】次に、図１１の工程（２５）および図２２
の工程（２５）に示すように、画素スイッチング用ＴＦ
Ｔ３０において、画素電極９ａと高濃度ドレイン領域１
ｅとを電気的接続するためのコンタクトホール８を、反
応性イオンエッチング、反応性イオンビームエッチング
等のドライエッチングにより形成する。
の工程（２５）に示すように、画素スイッチング用ＴＦ
Ｔ３０において、画素電極９ａと高濃度ドレイン領域１
ｅとを電気的接続するためのコンタクトホール８を、反
応性イオンエッチング、反応性イオンビームエッチング
等のドライエッチングにより形成する。
【００８７】次に、図１１の工程（２６）および図２２
の工程（２６）に示すように、第３層間絶縁膜７の上
に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄
膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１
１の工程（２７）および図２２の工程（２７）に示すよ
うに、フォトリソグラフィ工程、エッチング工程等によ
り、画素電極９ａを形成する。尚、当該液晶装置を反射
型の液晶装置に用いる場合には、Ａｌ等の反射率の高い
不透明な材料により画素電極９ａを形成してもよい。
の工程（２６）に示すように、第３層間絶縁膜７の上
に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄
膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１
１の工程（２７）および図２２の工程（２７）に示すよ
うに、フォトリソグラフィ工程、エッチング工程等によ
り、画素電極９ａを形成する。尚、当該液晶装置を反射
型の液晶装置に用いる場合には、Ａｌ等の反射率の高い
不透明な材料により画素電極９ａを形成してもよい。
【００８８】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３および図４参照）が形成され
る。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３および図４参照）が形成され
る。
【００８９】他方、図３及び図４に示した対向基板２０
については、ガラス基板等が先ず用意され、第２遮光膜
２３及び後述の額縁としての第２遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２遮光
膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボン
やＴｉをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
については、ガラス基板等が先ず用意され、第２遮光膜
２３及び後述の額縁としての第２遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２遮光
膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボン
やＴｉをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
【００９０】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３参照）が形成される。
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３参照）が形成される。
【００９１】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。
【００９２】（第２の実施形態）以下、本発明の第２の
実施形態に係る液晶装置について図２３および図２４を
用いて説明する。
実施形態に係る液晶装置について図２３および図２４を
用いて説明する。
【００９３】図２、図４および図５に示した第１の実施
形態では、半導体層１ａのチャネル領域１ａ’の電位を
固定するために、延在部２０１にコンタクトホール２０
４を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜１１ａの直上となる領域にコンタクトホール２０
２を形成し、両者を接続するように接続配線２０３を形
成した。
形態では、半導体層１ａのチャネル領域１ａ’の電位を
固定するために、延在部２０１にコンタクトホール２０
４を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜１１ａの直上となる領域にコンタクトホール２０
２を形成し、両者を接続するように接続配線２０３を形
成した。
【００９４】これに対して、本実施形態では、図２３お
よび図２４に示すように、遮光膜１１ａに対するコンタ
クトホール２０２を、延在部に設けたコンタクトホール
２０４にその全体もしくは一部が重なるように形成して
いる。コンタクトホール２０２の形成は、延在部の半導
体層２０１のエッチングおよび下地酸化膜１２のエッチ
ングという２段階のエッチングプロセスで形成すると良
い。その他の構成および製造方法は、コンタクトホール
２０２の形成位置を除けば、第１の実施形態と同様であ
るため、共通の構成要素については図２３および図２４
に同じ符号を付して、それらの説明を省略する。
よび図２４に示すように、遮光膜１１ａに対するコンタ
クトホール２０２を、延在部に設けたコンタクトホール
２０４にその全体もしくは一部が重なるように形成して
いる。コンタクトホール２０２の形成は、延在部の半導
体層２０１のエッチングおよび下地酸化膜１２のエッチ
ングという２段階のエッチングプロセスで形成すると良
い。その他の構成および製造方法は、コンタクトホール
２０２の形成位置を除けば、第１の実施形態と同様であ
るため、共通の構成要素については図２３および図２４
に同じ符号を付して、それらの説明を省略する。
【００９５】このように構成した場合でも、チャネル領
域１ａ’を、延在部２０１を介して遮光膜１１ａの電位
に固定する構造が実現できる。さらに、２つのコンタク
トホール２０２、２０４を重ねて配置しているため、延
在部２０１と遮光膜１１ａとを接続するのに要するコン
タクトホールと接続配線の占有面積は、第１の実施形態
に比較して小さく抑えることができる。画素領域におけ
る配線面積の低減は、液晶装置において光の利用効率に
大きく影響する開口率の向上に大きく寄与する。本実施
形態では、このように開口率を向上させるというメリッ
トも実現しつつ、なおかつ基板浮遊効果によるトランジ
スタの特性劣化を抑制することができ、表示品質に優れ
た液晶装置基板が製造できる。
域１ａ’を、延在部２０１を介して遮光膜１１ａの電位
に固定する構造が実現できる。さらに、２つのコンタク
トホール２０２、２０４を重ねて配置しているため、延
在部２０１と遮光膜１１ａとを接続するのに要するコン
タクトホールと接続配線の占有面積は、第１の実施形態
に比較して小さく抑えることができる。画素領域におけ
る配線面積の低減は、液晶装置において光の利用効率に
大きく影響する開口率の向上に大きく寄与する。本実施
形態では、このように開口率を向上させるというメリッ
トも実現しつつ、なおかつ基板浮遊効果によるトランジ
スタの特性劣化を抑制することができ、表示品質に優れ
た液晶装置基板が製造できる。
【００９６】（第３の実施形態）以下、本発明の第３の
実施形態に係る液晶装置について図２５乃至図２９を用
いて説明する。
実施形態に係る液晶装置について図２５乃至図２９を用
いて説明する。
【００９７】図２、図４および図５に示した第１の実施
形態では、半導体層１ａのチャネル領域１ａ’の電位を
固定するために、延在部２０１にコンタクトホール２０
４を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜１１ａの直上となる領域にコンタクトホール２０
２を形成し、両者を接続するように接続配線２０３をデ
ータ線と同じ配線層で形成した。
形態では、半導体層１ａのチャネル領域１ａ’の電位を
固定するために、延在部２０１にコンタクトホール２０
４を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜１１ａの直上となる領域にコンタクトホール２０
２を形成し、両者を接続するように接続配線２０３をデ
ータ線と同じ配線層で形成した。
【００９８】これに対して、本実施形態では、図２５に
示すように、延在部２０１と遮光膜１１ａを接続する接
続配線２０３を走査線３ａと同じ配線層で形成してい
る。このような構成を持つ液晶装置の製造プロセスを図
２６から図２９までに示す。本実施形態の製造プロセス
は、基本的に第１の実施形態で述べた液晶装置の製造プ
ロセスと同様であるが、途中工程においていくつかの異
なる部分がある。図２６から図２９までは、本実施形態
の適用にあたって第１の実施形態と異なる部分を示した
ものである。以下、図に則って説明する。なお、本実施
形態の製造プロセスは、図１７の工程（１）から図１８
の工程（１２）までは第１の実施形態と同様であるため
説明を省略する。
示すように、延在部２０１と遮光膜１１ａを接続する接
続配線２０３を走査線３ａと同じ配線層で形成してい
る。このような構成を持つ液晶装置の製造プロセスを図
２６から図２９までに示す。本実施形態の製造プロセス
は、基本的に第１の実施形態で述べた液晶装置の製造プ
ロセスと同様であるが、途中工程においていくつかの異
なる部分がある。図２６から図２９までは、本実施形態
の適用にあたって第１の実施形態と異なる部分を示した
ものである。以下、図に則って説明する。なお、本実施
形態の製造プロセスは、図１７の工程（１）から図１８
の工程（１２）までは第１の実施形態と同様であるため
説明を省略する。
【００９９】さて、本実施形態では、図１８の工程（１
８）の蓄積容量電極の低抵抗化のための不純物導入の
後、図２６の工程（１３）において、導電性を高めるた
めに、延在部２０１に対応する部分に以外の領域にレジ
スト３１２を形成し、これをマスクとしてIII族元素の
ドーパント３１３を高濃度で（例えば、ＢＦ2イオンを
９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量に
て）ドープする。
８）の蓄積容量電極の低抵抗化のための不純物導入の
後、図２６の工程（１３）において、導電性を高めるた
めに、延在部２０１に対応する部分に以外の領域にレジ
スト３１２を形成し、これをマスクとしてIII族元素の
ドーパント３１３を高濃度で（例えば、ＢＦ2イオンを
９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドーズ量に
て）ドープする。
【０１００】次に、図２６の工程（１４）に示すよう
に、第１層間絶縁膜１２に第１遮光膜１１ａに至るコン
タクトホール２０２および半導体層１ａの延在部２０１
に至るコンタクトホール２０４を反応性エッチング、反
応性イオンビームエッチング等のドライエッチングによ
り或いはウエットエッチングにより形成する。
に、第１層間絶縁膜１２に第１遮光膜１１ａに至るコン
タクトホール２０２および半導体層１ａの延在部２０１
に至るコンタクトホール２０４を反応性エッチング、反
応性イオンビームエッチング等のドライエッチングによ
り或いはウエットエッチングにより形成する。
【０１０１】次に、図２６の工程（１５）に示すよう
に、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎ
ｍ〜５５０ｎｍの厚さで堆積する。走査線のゲート電極
領域の厚さが３５０ｎｍより大きいことで、配線抵抗を
低減し、配線遅延による画素への信号書き込み速度の低
下を十分に抑えることができる。また、走査線のゲート
電極領域の厚さが５５０ｎｍより小さいことで、このゲ
ート電極の膜厚に起因する素子基板の段差を必要最小限
に抑えることができ、この結果液晶を配向させた際のデ
ィスクリネーションを抑制し表示画質を良好に保つこと
ができる。なお、ポリシリコン層３に加えて導電性金属
層を積層することでも導電性を高めることができる。
に、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎ
ｍ〜５５０ｎｍの厚さで堆積する。走査線のゲート電極
領域の厚さが３５０ｎｍより大きいことで、配線抵抗を
低減し、配線遅延による画素への信号書き込み速度の低
下を十分に抑えることができる。また、走査線のゲート
電極領域の厚さが５５０ｎｍより小さいことで、このゲ
ート電極の膜厚に起因する素子基板の段差を必要最小限
に抑えることができ、この結果液晶を配向させた際のデ
ィスクリネーションを抑制し表示画質を良好に保つこと
ができる。なお、ポリシリコン層３に加えて導電性金属
層を積層することでも導電性を高めることができる。
【０１０２】次に、図２６の工程（１６）に示すよう
に、レジストマスクを用いたフォトリソグラフィ工程、
エッチング工程等により、所定パターンの走査線３ａ、
容量線３ｂと共に接続配線２０３を形成する。尚、この
後、基板１０の裏面に残存するポリシリコンを基板１０
の表面をレジスト膜で覆ってエッチングにより除去す
る。
に、レジストマスクを用いたフォトリソグラフィ工程、
エッチング工程等により、所定パターンの走査線３ａ、
容量線３ｂと共に接続配線２０３を形成する。尚、この
後、基板１０の裏面に残存するポリシリコンを基板１０
の表面をレジスト膜で覆ってエッチングにより除去す
る。
【０１０３】次に、図２６の工程（１７）に示すよう
に、半導体層１ａにＰチャネルのＬＤＤ領域を形成する
ために、Ｎチャネルの半導体層１ａに対応する位置をレ
ジスト膜３０９で覆い（図はＮチャネルの半導体層１ａ
を示している。）、走査線３ａ（ゲート電極）を注入マ
スクとして、まずＢなどのIII族元素のドーパント３１
０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加
速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。なお、この際に半導体層１ａの延在
部２０１および接続配線２０３はレジスト３０９で覆わ
ず、低濃度でIII族元素がドープされる。
に、半導体層１ａにＰチャネルのＬＤＤ領域を形成する
ために、Ｎチャネルの半導体層１ａに対応する位置をレ
ジスト膜３０９で覆い（図はＮチャネルの半導体層１ａ
を示している。）、走査線３ａ（ゲート電極）を注入マ
スクとして、まずＢなどのIII族元素のドーパント３１
０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加
速電圧、３ｅ13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。なお、この際に半導体層１ａの延在
部２０１および接続配線２０３はレジスト３０９で覆わ
ず、低濃度でIII族元素がドープされる。
【０１０４】続いて、図２６の工程（１８）に示すよう
に、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、Ｎチャ
ネルの半導体層１ａに対応する位置をレジスト膜３０９
で覆った状態で、かつ、図示はしていないが走査線３ａ
よりも幅の広いマスクでレジスト層をＰチャネルに対応
する走査線３ａ上に形成した状態、同じくＢなどのIII
族元素のドーパント３１１を高濃度で（例えば、ＢＦ2
イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドー
ズ量にて）ドープする。なお、この際に半導体層１ａの
延在部２０１および接続配線２０３はレジスト３０９で
覆わず、高濃度のIII族元素がドープされる。
に、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、Ｎチャ
ネルの半導体層１ａに対応する位置をレジスト膜３０９
で覆った状態で、かつ、図示はしていないが走査線３ａ
よりも幅の広いマスクでレジスト層をＰチャネルに対応
する走査線３ａ上に形成した状態、同じくＢなどのIII
族元素のドーパント３１１を高濃度で（例えば、ＢＦ2
イオンを９０ｋｅＶの加速電圧、２ｅ15／ｃｍ2のドー
ズ量にて）ドープする。なお、この際に半導体層１ａの
延在部２０１および接続配線２０３はレジスト３０９で
覆わず、高濃度のIII族元素がドープされる。
【０１０５】次に、図２７の工程（１９）に示すよう
に、半導体層１ａにＮチャネルのＬＤＤ領域を形成する
ために、Ｐチャネルの半導体層１ａに対応する位置をレ
ジスト膜（図示せず）で覆い、走査線３ａ（ゲート電
極）を拡散マスクとして、ＰなどのＶ族元素のドーパン
ト６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加
速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。なお、この時に半導体層１ａの延在
部２０１部もレジストでマスクする。
に、半導体層１ａにＮチャネルのＬＤＤ領域を形成する
ために、Ｐチャネルの半導体層１ａに対応する位置をレ
ジスト膜（図示せず）で覆い、走査線３ａ（ゲート電
極）を拡散マスクとして、ＰなどのＶ族元素のドーパン
ト６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加
速電圧、６ｅ12／ｃｍ2のドーズ量にて）ドープし、Ｎ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。なお、この時に半導体層１ａの延在
部２０１部もレジストでマスクする。
【０１０６】続いて、図２７の工程（２０）に示すよう
に、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成し、同時に走査線を
低抵抗化するために、走査線３ａよりも幅の広いマスク
でレジスト層６２をＮチャネルに対応する走査線３ａお
よび延在部２０１を覆うように形成した後、同じくＰな
どのＶ族元素のドーパント６１を高濃度で（例えば、Ｐ
イオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドー
ズ量にて）ドープする。
に、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成し、同時に走査線を
低抵抗化するために、走査線３ａよりも幅の広いマスク
でレジスト層６２をＮチャネルに対応する走査線３ａお
よび延在部２０１を覆うように形成した後、同じくＰな
どのＶ族元素のドーパント６１を高濃度で（例えば、Ｐ
イオンを７０ｋｅＶの加速電圧、４ｅ15／ｃｍ2のドー
ズ量にて）ドープする。
【０１０７】次に、図２７の工程（２１）に示すよう
に、画素スイッチング用ＴＦＴ３０における走査線３ａ
と共に容量線３ｂ及び走査線３ａを覆うように、例え
ば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、
ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガ
ラス膜、窒化シリコン膜や酸化シリコン膜等からなる第
２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚
は、約６００〜１５００ｎｍが好ましく、更に８００ｎ
ｍがより好ましい。
に、画素スイッチング用ＴＦＴ３０における走査線３ａ
と共に容量線３ｂ及び走査線３ａを覆うように、例え
ば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、
ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガ
ラス膜、窒化シリコン膜や酸化シリコン膜等からなる第
２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚
は、約６００〜１５００ｎｍが好ましく、更に８００ｎ
ｍがより好ましい。
【０１０８】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
【０１０９】次に、図２７の工程（２２）では図示され
ていないが、データ線６との接続をとるためのコンタク
トホール５（図３参照）を、反応性イオンエッチング、
反応性イオンビームエッチング等のドライエッチングに
より或いはウエットエッチングにより形成する。また、
走査線３ａや容量線３ｂを図示しない配線と接続するた
めのコンタクトホールも、コンタクトホール５と同一の
工程により第２層間絶縁膜４に開孔する。
ていないが、データ線６との接続をとるためのコンタク
トホール５（図３参照）を、反応性イオンエッチング、
反応性イオンビームエッチング等のドライエッチングに
より或いはウエットエッチングにより形成する。また、
走査線３ａや容量線３ｂを図示しない配線と接続するた
めのコンタクトホールも、コンタクトホール５と同一の
工程により第２層間絶縁膜４に開孔する。
【０１１０】次に、図２８の工程（２３）に示すよう
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に図２８の工程（２４）に示
すように、フォトリソグラフィ工程、エッチング工程等
により、データ線６ａを形成する。
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に図２８の工程（２４）に示
すように、フォトリソグラフィ工程、エッチング工程等
により、データ線６ａを形成する。
【０１１１】次に、図２８の工程（２５）に示すよう
に、データ線６ａ上を覆うように、例えば、常圧又は減
圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜
７を形成する。第３層間絶縁膜７の層厚は、約６００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
に、データ線６ａ上を覆うように、例えば、常圧又は減
圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜
７を形成する。第３層間絶縁膜７の層厚は、約６００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
【０１１２】次に、図２９の工程（２６）に示すよう
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。
【０１１３】次に、図２９工程（２７）に示すように、
第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴ
Ｏ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚
さに堆積し、更に図２９の工程（２８）に示すように、
フォトリソグラフィ工程、エッチング工程等により、画
素電極９ａを形成する。尚、当該液晶装置を反射型の液
晶装置に用いる場合には、Ａｌ等の反射率の高い不透明
な材料により画素電極９ａを形成してもよい。
第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴ
Ｏ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚
さに堆積し、更に図２９の工程（２８）に示すように、
フォトリソグラフィ工程、エッチング工程等により、画
素電極９ａを形成する。尚、当該液晶装置を反射型の液
晶装置に用いる場合には、Ａｌ等の反射率の高い不透明
な材料により画素電極９ａを形成してもよい。
【０１１４】なお、その他の構成および製造方法は、第
１の実施形態と同様であるため、共通の構成要素につい
ては図２５に同じ符号を付して、それらの説明を省略す
る。
１の実施形態と同様であるため、共通の構成要素につい
ては図２５に同じ符号を付して、それらの説明を省略す
る。
【０１１５】このような構成に係る第３実施形態でも、
チャネル領域１ａ’を、延在部２０１を介して遮光膜１
１ａの電位に固定する構造が実現できる。また、この構
造は、本発明の第２実施形態で示した構造と同様に、コ
ンタクトホールおよび接続配線の占有面積を最小限と
し、画素領域の開口率を向上させることができるメリッ
トを併せ持つ。しかも、基板浮遊効果によるトランジス
タの特性劣化を抑制することができ、表示品質に優れた
液晶装置基板が製造できる。
チャネル領域１ａ’を、延在部２０１を介して遮光膜１
１ａの電位に固定する構造が実現できる。また、この構
造は、本発明の第２実施形態で示した構造と同様に、コ
ンタクトホールおよび接続配線の占有面積を最小限と
し、画素領域の開口率を向上させることができるメリッ
トを併せ持つ。しかも、基板浮遊効果によるトランジス
タの特性劣化を抑制することができ、表示品質に優れた
液晶装置基板が製造できる。
【０１１６】（第４の実施形態）以下、本発明の第４の
実施形態による液晶装置について図３０を用いて説明す
る。
実施形態による液晶装置について図３０を用いて説明す
る。
【０１１７】図２５に示した第１の実施形態では、半導
体層１ａのチャネル領域１ａ’の電位を固定するため
に、延在部２０１にコンタクトホール２０４を設け、さ
らに前記延在部の外側に位置し、なおかつ遮光膜１１ａ
の直上となる領域にコンタクトホール２０２を形成し、
両者を接続するように接続配線２０３を走査線と同じ配
線層で形成した。
体層１ａのチャネル領域１ａ’の電位を固定するため
に、延在部２０１にコンタクトホール２０４を設け、さ
らに前記延在部の外側に位置し、なおかつ遮光膜１１ａ
の直上となる領域にコンタクトホール２０２を形成し、
両者を接続するように接続配線２０３を走査線と同じ配
線層で形成した。
【０１１８】これに対して、本実施形態では、図３０に
示すように、遮光膜１１ａに対するコンタクトホール２
０２を、延在部に設けたコンタクトホール２０４にその
全体もしくは一部が重なるように形成している。コンタ
クトホール２０２の形成は、延在部の半導体層２０１の
エッチングおよび下地酸化膜１２のエッチングという２
段階のエッチングプロセスで形成すると良い。その他の
構成および製造方法は、コンタクトホール２０２の形成
位置を除けば、第３の実施形態と同様であるため、共通
の構成要素については図３０に同じ符号を付して、それ
らの説明を省略する。
示すように、遮光膜１１ａに対するコンタクトホール２
０２を、延在部に設けたコンタクトホール２０４にその
全体もしくは一部が重なるように形成している。コンタ
クトホール２０２の形成は、延在部の半導体層２０１の
エッチングおよび下地酸化膜１２のエッチングという２
段階のエッチングプロセスで形成すると良い。その他の
構成および製造方法は、コンタクトホール２０２の形成
位置を除けば、第３の実施形態と同様であるため、共通
の構成要素については図３０に同じ符号を付して、それ
らの説明を省略する。
【０１１９】このような構成に係る第４実施形態でも、
チャネル領域１ａ’を、延在部２０１を介して遮光膜１
１ａの電位に固定する構造が実現できる。また、この構
造は、第２実施形態で示した構造と同様に、コンタクト
ホールおよび接続配線の占有面積を最小限とし、画素領
域の開口率を向上させることができるメリットを併せ持
つ。しかも、基板浮遊効果によるトランジスタの特性劣
化を抑制することができ、表示品質に優れた液晶装置基
板が製造できる。
チャネル領域１ａ’を、延在部２０１を介して遮光膜１
１ａの電位に固定する構造が実現できる。また、この構
造は、第２実施形態で示した構造と同様に、コンタクト
ホールおよび接続配線の占有面積を最小限とし、画素領
域の開口率を向上させることができるメリットを併せ持
つ。しかも、基板浮遊効果によるトランジスタの特性劣
化を抑制することができ、表示品質に優れた液晶装置基
板が製造できる。
【０１２０】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施形態の全体構成を図１４及び図
１５を参照して説明する。尚、図１４は、ＴＦＴアレイ
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図１５は、対向基板
２０を含めて示す図１４のＨ−Ｈ’断面図である。
された液晶装置の各実施形態の全体構成を図１４及び図
１５を参照して説明する。尚、図１４は、ＴＦＴアレイ
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図１５は、対向基板
２０を含めて示す図１４のＨ−Ｈ’断面図である。
【０１２１】図１４において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、対向基板２０には、その内側に並行して、例えば第
２遮光膜２３と同じ或いは異なる材料から成る額縁とし
ての第２遮光膜５３が設けられている。シール材５２の
外側の領域には、データ線駆動回路１０１及び実装端子
１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ
ており、走査線駆動回路１０４が、この一辺に隣接する
２辺に沿って設けられている。走査線３ａに供給される
走査信号遅延が問題にならないのならば、走査線駆動回
路１０４は片側だけでも良いことは言うまでもない。ま
た、データ線駆動回路１０１を画面表示領域の辺に沿っ
て両側に配列してもよい。例えば奇数列のデータ線６ａ
は画面表示領域の一方の辺に沿って配設されたデータ線
駆動回路から画像信号を供給し、偶数列のデータ線は前
記画面表示領域の反対側の辺に沿って配設されたデータ
線駆動回路から画像信号を供給するようにしてもよい。
この様にデータ線６ａを櫛歯状に駆動するようにすれ
ば、データ線駆動回路の占有面積を拡張することができ
るため、複雑な回路を構成することが可能となる。更に
ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の
両側に設けられた走査線駆動回路１０４間をつなぐため
の複数の配線１０５が設けられている。また、対向基板
２０のコーナー部の少なくとも１箇所においては、ＴＦ
Ｔアレイ基板１０と対向基板２０との間で電気的導通を
とるための導通材１０６が設けられている。そして、図
１５に示すように、図１３に示したシール材５２とほぼ
同じ輪郭を持つ対向基板２０が当該シール材５２により
ＴＦＴアレイ基板１０に固着されている。
上には、シール材５２がその縁に沿って設けられてお
り、対向基板２０には、その内側に並行して、例えば第
２遮光膜２３と同じ或いは異なる材料から成る額縁とし
ての第２遮光膜５３が設けられている。シール材５２の
外側の領域には、データ線駆動回路１０１及び実装端子
１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ
ており、走査線駆動回路１０４が、この一辺に隣接する
２辺に沿って設けられている。走査線３ａに供給される
走査信号遅延が問題にならないのならば、走査線駆動回
路１０４は片側だけでも良いことは言うまでもない。ま
た、データ線駆動回路１０１を画面表示領域の辺に沿っ
て両側に配列してもよい。例えば奇数列のデータ線６ａ
は画面表示領域の一方の辺に沿って配設されたデータ線
駆動回路から画像信号を供給し、偶数列のデータ線は前
記画面表示領域の反対側の辺に沿って配設されたデータ
線駆動回路から画像信号を供給するようにしてもよい。
この様にデータ線６ａを櫛歯状に駆動するようにすれ
ば、データ線駆動回路の占有面積を拡張することができ
るため、複雑な回路を構成することが可能となる。更に
ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の
両側に設けられた走査線駆動回路１０４間をつなぐため
の複数の配線１０５が設けられている。また、対向基板
２０のコーナー部の少なくとも１箇所においては、ＴＦ
Ｔアレイ基板１０と対向基板２０との間で電気的導通を
とるための導通材１０６が設けられている。そして、図
１５に示すように、図１３に示したシール材５２とほぼ
同じ輪郭を持つ対向基板２０が当該シール材５２により
ＴＦＴアレイ基板１０に固着されている。
【０１２２】以上の液晶装置のＴＦＴアレイ基板１０上
には、更に、製造途中や出荷時の当該液晶装置の品質、
欠陥等を検査するための検査回路等を形成してもよい。
また、データ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１０の上に設ける代わりに、例え
ばＴＡＢ（テープオートメイテッドボンディング基板）
上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０
の周辺部に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。なお、対向
基板２０の投射光が入射する側及びＴＦＴアレイ基板１
０の出射光が出射する側には各々、図示はしないが、例
えば、ＴＮ（ツイステッドネマティック）モード、ＳＴ
Ｎ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキ
ャン−ＳＴＮ）モード等の動作モードや、ノーマリーホ
ワイトモード／ノーマリーブラックモードの別に応じ
て、偏光フィルムや、位相差フィルム、偏光手段などが
所定の方向で配置される。
には、更に、製造途中や出荷時の当該液晶装置の品質、
欠陥等を検査するための検査回路等を形成してもよい。
また、データ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１０の上に設ける代わりに、例え
ばＴＡＢ（テープオートメイテッドボンディング基板）
上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０
の周辺部に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。なお、対向
基板２０の投射光が入射する側及びＴＦＴアレイ基板１
０の出射光が出射する側には各々、図示はしないが、例
えば、ＴＮ（ツイステッドネマティック）モード、ＳＴ
Ｎ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキ
ャン−ＳＴＮ）モード等の動作モードや、ノーマリーホ
ワイトモード／ノーマリーブラックモードの別に応じ
て、偏光フィルムや、位相差フィルム、偏光手段などが
所定の方向で配置される。
【０１２３】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板２０に、カラー
フィルタは設けられていない。しかしながら、それ以外
の場合には、第２遮光膜２３の形成されていない画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
形態における液晶装置を適用できる。更に、対向基板２
０上に１画素１個対応するようにマイクロレンズを形成
してもよい。このようにすれば、入射光の集光効率を向
上することで、明るい液晶装置が実現できる。更にま
た、対向基板２０上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、ＲＧＢ色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板２０に、カラー
フィルタは設けられていない。しかしながら、それ以外
の場合には、第２遮光膜２３の形成されていない画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
形態における液晶装置を適用できる。更に、対向基板２
０上に１画素１個対応するようにマイクロレンズを形成
してもよい。このようにすれば、入射光の集光効率を向
上することで、明るい液晶装置が実現できる。更にま
た、対向基板２０上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、ＲＧＢ色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。
【０１２４】以上説明した各実施形態における液晶装置
では、従来と同様に入射光を対向基板２０の側から入射
することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域
１ｂ、１ｃに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、ＴＦＴアレイ基板１０の裏面側での反射を防止する
ために、反射防止用のＡＲ（Anti-reflection）被膜さ
れた偏光手段を別途配置したり、ＡＲフィルムを貼り付
けたりする必要があった。しかし、各実施形態では、Ｔ
ＦＴアレイ基板１０の表面と半導体層１ａの少なくとも
チャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に
第１遮光膜１１ａが形成されているため、このようなＡ
Ｒ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦ
Ｔアレイ基板１０そのものをＡＲ処理した基板を使用し
たりする必要が無くなる。従って、各実施形態によれ
ば、材料コストを削減でき、また偏光手段の貼り付け時
に、ごみや、傷等により、歩留まりを落とすことがなく
大変有利である。また、耐光性が優れているため、明る
い光源を使用したり、偏光ビームスプリッタにより偏光
変換して、光利用効率を向上させたりしても、光による
クロストーク等の画質劣化を生じない。さらにトランジ
スタが単結晶シリコン層からなる駆動力の高いものであ
る場合、基板浮遊効果によりソース・ドレイン耐圧が劣
化することが懸念されるが、本実施形態のごとくトラン
ジスタのチャネルに延在部を設け、遮光膜と電気的に接
続しているため、このような問題は生じず、液晶装置全
体としても、その電気的特性を安定・向上させることが
できる。
では、従来と同様に入射光を対向基板２０の側から入射
することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域
１ｂ、１ｃに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、ＴＦＴアレイ基板１０の裏面側での反射を防止する
ために、反射防止用のＡＲ（Anti-reflection）被膜さ
れた偏光手段を別途配置したり、ＡＲフィルムを貼り付
けたりする必要があった。しかし、各実施形態では、Ｔ
ＦＴアレイ基板１０の表面と半導体層１ａの少なくとも
チャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に
第１遮光膜１１ａが形成されているため、このようなＡ
Ｒ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦ
Ｔアレイ基板１０そのものをＡＲ処理した基板を使用し
たりする必要が無くなる。従って、各実施形態によれ
ば、材料コストを削減でき、また偏光手段の貼り付け時
に、ごみや、傷等により、歩留まりを落とすことがなく
大変有利である。また、耐光性が優れているため、明る
い光源を使用したり、偏光ビームスプリッタにより偏光
変換して、光利用効率を向上させたりしても、光による
クロストーク等の画質劣化を生じない。さらにトランジ
スタが単結晶シリコン層からなる駆動力の高いものであ
る場合、基板浮遊効果によりソース・ドレイン耐圧が劣
化することが懸念されるが、本実施形態のごとくトラン
ジスタのチャネルに延在部を設け、遮光膜と電気的に接
続しているため、このような問題は生じず、液晶装置全
体としても、その電気的特性を安定・向上させることが
できる。
【０１２５】（電子機器）上記の液晶装置を用いた電子
機器の一例として、投射型表示装置の構成について、図
１６を参照して説明する。図１６は、この投射型表示装
置の光学系の概略構成を示す図である。この図における
投射型表示装置１１００は、上述した液晶装置を３個用
意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び
９６２Ｂとして用いたものである。本例の投射型表示装
置の光学系には、光源装置９２０と、均一照明光学系９
２３とが備えられている。そして、投射型表示装置は、
この均一照明光学系９２３から出射される光束Ｗを、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段とし
ての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調
する変調手段としての３つのライトバルブ９２５Ｒ、９
２５Ｇ、９２５Ｂと、変調された後の色光束を再合成す
る色合成手段としての色合成プリズム９１０と、合成さ
れた光束を投射面１００の表面に拡大投射する投射手段
としての投射レンズユニット９０６を備えている。ま
た、青色光束Ｂを対応するライトバルブ９２５Ｂに導く
導光系９２７をも備えている。
機器の一例として、投射型表示装置の構成について、図
１６を参照して説明する。図１６は、この投射型表示装
置の光学系の概略構成を示す図である。この図における
投射型表示装置１１００は、上述した液晶装置を３個用
意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び
９６２Ｂとして用いたものである。本例の投射型表示装
置の光学系には、光源装置９２０と、均一照明光学系９
２３とが備えられている。そして、投射型表示装置は、
この均一照明光学系９２３から出射される光束Ｗを、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段とし
ての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調
する変調手段としての３つのライトバルブ９２５Ｒ、９
２５Ｇ、９２５Ｂと、変調された後の色光束を再合成す
る色合成手段としての色合成プリズム９１０と、合成さ
れた光束を投射面１００の表面に拡大投射する投射手段
としての投射レンズユニット９０６を備えている。ま
た、青色光束Ｂを対応するライトバルブ９２５Ｂに導く
導光系９２７をも備えている。
【０１２６】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
【０１２７】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
【０１２８】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色光束Ｂおよび緑色光束Ｇのうち、緑色
光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９
４５から色合成光学系の側に出射される。緑反射ダイク
ロイックミラー９４２を通過した青色光束Ｂは、青色光
束Ｂの出射部９４６から導光系９２７の側に出射され
る。本例では、均一照明光学素子の光束Ｗの出射部か
ら、色分離光学系９２４における各色光束の出射部９４
４、９４５、９４６までの距離がほぼ等しくなるように
設定されている。
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色光束Ｂおよび緑色光束Ｇのうち、緑色
光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９
４５から色合成光学系の側に出射される。緑反射ダイク
ロイックミラー９４２を通過した青色光束Ｂは、青色光
束Ｂの出射部９４６から導光系９２７の側に出射され
る。本例では、均一照明光学素子の光束Ｗの出射部か
ら、色分離光学系９２４における各色光束の出射部９４
４、９４５、９４６までの距離がほぼ等しくなるように
設定されている。
【０１２９】色分離光学系９２４の赤色光束Ｒの出射部
９４４および緑色光束Ｇの出射部９４９４５の出射側に
は、それぞれ集光レンズ９５１、９５２が配置されてい
る。したがって、各出射部から出射した赤色光束Ｒおよ
び緑色光束Ｇは、それぞれ集光レンズ９５１、９５２に
入射して平行化される。
９４４および緑色光束Ｇの出射部９４９４５の出射側に
は、それぞれ集光レンズ９５１、９５２が配置されてい
る。したがって、各出射部から出射した赤色光束Ｒおよ
び緑色光束Ｇは、それぞれ集光レンズ９５１、９５２に
入射して平行化される。
【０１３０】このように平行化された赤色光束Ｒおよび
緑色光束Ｇは、それぞれライトバルブ９２５Ｒ、９２５
Ｇに入射して変調され、各色光に対応した画像情報が付
加される。すなわち、これらの液晶装置は、不図示の駆
動手段によって画像情報に応じてスイッチング制御され
て、これにより、ここを通過する各色光の変調が行われ
る。
緑色光束Ｇは、それぞれライトバルブ９２５Ｒ、９２５
Ｇに入射して変調され、各色光に対応した画像情報が付
加される。すなわち、これらの液晶装置は、不図示の駆
動手段によって画像情報に応じてスイッチング制御され
て、これにより、ここを通過する各色光の変調が行われ
る。
【０１３１】一方、青色光束Ｂは、導光系９２７を介し
て対応するライトバルブ９２５Ｂに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それ
ぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０
Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂ
と、これらの間に配置された液晶装置９６２Ｒ、９６２
Ｇ、９６２Ｂとからなる液晶ライトバルブである。
て対応するライトバルブ９２５Ｂに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それ
ぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０
Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂ
と、これらの間に配置された液晶装置９６２Ｒ、９６２
Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１３２】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
【０１３３】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
【０１３４】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、ＴＦＴの下側に遮光膜が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光や、投射光が通過する際のＴＦＴアレイ基板の
表面からの反射光、さらには、他の液晶装置から出射し
た後に投射光学系を突き抜けてくる投射光の一部等が、
戻り光としてＴＦＴアレイ基板の側から入射しても、画
素電極のスイッチング用ＴＦＴのチャネルに対する遮光
を十分に行うことができる。
９６２Ｂには、ＴＦＴの下側に遮光膜が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光や、投射光が通過する際のＴＦＴアレイ基板の
表面からの反射光、さらには、他の液晶装置から出射し
た後に投射光学系を突き抜けてくる投射光の一部等が、
戻り光としてＴＦＴアレイ基板の側から入射しても、画
素電極のスイッチング用ＴＦＴのチャネルに対する遮光
を十分に行うことができる。
【０１３５】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
【０１３６】また、本実施形態では、戻り光によるＴＦ
Ｔのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこ
で、図１６に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼
り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂ
は集光レンズ９５３、９４５、９４４に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
Ｔのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこ
で、図１６に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼
り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂ
は集光レンズ９５３、９４５、９４４に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
【０１３７】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等を送り込むことにより、
液晶装置の温度上昇をさらに防ぐことができ、液晶装置
の温度上昇による誤動作を防ぐことができる。
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等を送り込むことにより、
液晶装置の温度上昇をさらに防ぐことができ、液晶装置
の温度上昇による誤動作を防ぐことができる。
【０１３８】上述の本実施形態では液晶装置を用いて説
明したが、これに限るものではなく、エレクトロルミネ
ッセンス、あるいはプラズマディスプレイ等の電気光学
装置にも本実施形態は適用可能である。
明したが、これに限るものではなく、エレクトロルミネ
ッセンス、あるいはプラズマディスプレイ等の電気光学
装置にも本実施形態は適用可能である。
【０１３９】
【発明の効果】以上説明した本発明によれば、基板浮遊
効果によりトランジスタのソース・ドレイン耐圧が劣化
するのを防止して、素子の電気的特性を安定・向上させ
ることが可能となる。
効果によりトランジスタのソース・ドレイン耐圧が劣化
するのを防止して、素子の電気的特性を安定・向上させ
ることが可能となる。
【図１】 本発明の第１実施形態に係る液晶装置の画像
形成領域を構成するマトリクス状の複数の画素に設けら
れた各種素子や配線等の等価回路を示す図である。
形成領域を構成するマトリクス状の複数の画素に設けら
れた各種素子や配線等の等価回路を示す図である。
【図２】 同液晶装置におけるデータ線や、走査線、画
素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣
接する複数の画素群の平面図である。
素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣
接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’線断面図である。
【図４】 図２のＢ−Ｂ’線断面図である。
【図５】 同液晶装置における半導体層の近傍の構造を
概念的に示した斜視図である。
概念的に示した斜視図である。
【図６】 同液晶装置の製造プロセスを順に追って示す
Ａ−Ａ’線の断面図（その１）である。
Ａ−Ａ’線の断面図（その１）である。
【図７】 同液晶装置の製造プロセスを順に追って示す
Ａ−Ａ’線の断面図（その２）である。
Ａ−Ａ’線の断面図（その２）である。
【図８】 同液晶装置の製造プロセスを順に追って示す
Ａ−Ａ’線の断面図（その３）である。
Ａ−Ａ’線の断面図（その３）である。
【図９】 同液晶装置の製造プロセスを順に追って示す
Ａ−Ａ’線の断面図（その４）である。
Ａ−Ａ’線の断面図（その４）である。
【図１０】 同液晶装置の製造プロセスを順に追って示
すＡ−Ａ’線の断面図（その５）である。
すＡ−Ａ’線の断面図（その５）である。
【図１１】 同液晶装置の製造プロセスを順に追って示
すＡ−Ａ’線の断面図（その６）である。
すＡ−Ａ’線の断面図（その６）である。
【図１２】 同液晶装置における半導体層のチャネル領
域の構成を示す一部平面図である。
域の構成を示す一部平面図である。
【図１３】 図１２のＣ−Ｃ’線断面図である。
【図１４】 液晶装置におけるＴＦＴアレイ基板をその
上に形成された各構成要素と共に対向基板の側から見た
平面図である。
上に形成された各構成要素と共に対向基板の側から見た
平面図である。
【図１５】 図１４のＨ−Ｈ’断面図である。
【図１６】 液晶装置を用いた電子機器の一例である投
射型表示装置の構成図である。
射型表示装置の構成図である。
【図１７】 第１実施形態に係る液晶装置の製造プロセ
スを順に追って示すＢ−Ｂ’線断面図（その１）であ
る。
スを順に追って示すＢ−Ｂ’線断面図（その１）であ
る。
【図１８】 同液晶装置の製造プロセスを順に追って示
すＢ−Ｂ’線断面図（その２）である。
すＢ−Ｂ’線断面図（その２）である。
【図１９】 同液晶装置の製造プロセスを順に追って示
すＢ−Ｂ’線断面図（その３）である。
すＢ−Ｂ’線断面図（その３）である。
【図２０】 同液晶装置の製造プロセスを順に追って示
すＢ−Ｂ’線断面図（その４）である。
すＢ−Ｂ’線断面図（その４）である。
【図２１】 同液晶装置の製造プロセスを順に追って示
すＢ−Ｂ’線断面図（その５）である。
すＢ−Ｂ’線断面図（その５）である。
【図２２】 同液晶装置の製造プロセスを順に追って示
すＢ−Ｂ’線断面図（その６）である。
すＢ−Ｂ’線断面図（その６）である。
【図２３】 本発明の第２実施形態に係る液晶装置にお
けるデータ線や、走査線、画素電極、遮光膜等が形成さ
れたＴＦＴアレイ基板の相隣接する複数の画素群の平面
図である。
けるデータ線や、走査線、画素電極、遮光膜等が形成さ
れたＴＦＴアレイ基板の相隣接する複数の画素群の平面
図である。
【図２４】 図２３のＢ−Ｂ’線断面図である。
【図２５】 本発明の第３実施形態に係る液晶装置のデ
ータ線や、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す断面図である。
ータ線や、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す断面図である。
【図２６】 同液晶装置の製造プロセスを順に追って示
す図（その１）である。
す図（その１）である。
【図２７】 同液晶装置の製造プロセスを順に追って示
す図（その２）である。
す図（その２）である。
【図２８】 同液晶装置の製造プロセスを順に追って示
す図（その３）である。
す図（その３）である。
【図２９】 同液晶装置の製造プロセスを順に追って示
す図（その４）である。
す図（その４）である。
【図３０】 本発明の第４実施形態に係る液晶装置のデ
ータ線や、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す構造図である。
ータ線や、走査線、画素電極、遮光膜等が形成されたＴ
ＦＴアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す構造図である。
１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 ３ａ…走査線 ３ａ’…迂回部 ３ｂ…容量線 ６ａ…データ線 ９ａ…画素電極 １０…ＴＦＴアレイ基板 ２０１…接続配線 ２０２…コンタクトホール ２０３…接続配線 ２０４…コンタクトホール
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２６Ｂ ６２７Ｄ Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA46 JB13 JB23 JB32 JB53 JB56 KA03 KA07 MA05 MA07 MA13 MA17 MA27 MA28 MA35 MA37 MA41 NA24 NA25 PA09 5C094 BA03 BA43 CA19 DA09 EA04 5F033 GG04 HH08 HH25 HH38 JJ01 JJ04 JJ38 KK01 KK05 PP15 QQ09 QQ10 QQ13 QQ14 QQ19 QQ37 QQ48 QQ58 QQ65 RR04 RR06 RR09 RR13 RR14 RR15 SS04 SS12 SS13 TT02 UU04 VV06 VV15 XX01 XX10 5F110 AA13 AA15 AA16 BB02 BB04 CC02 DD02 DD03 DD12 DD13 DD14 DD25 EE02 EE09 EE14 EE28 EE45 FF02 FF23 GG02 GG12 GG24 GG32 GG34 HJ01 HJ04 HJ23 HL03 HL05 HL07 HL14 HL23 HM14 HM15 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN44 NN45 NN46 NN72 NN73 QQ11 QQ17 QQ19 QQ30
Claims (18)
- 【請求項１】 支持基板上に複数の走査線と、前記複数
の走査線に交差する複数のデータ線と、前記各走査線と
前記各データ線に接続されたトランジスタと、前記トラ
ンジスタに接続された画素電極と、前記トランジスタの
チャネルとなる半導体層の下に形成された絶縁層と、該
絶縁層と前記支持基板との間に導電性の遮光層を設けた
電気光学装置であって、 前記半導体層の延在部は、前記遮光層と電気的に接続さ
れてなることを特徴とする電気光学装置。 - 【請求項２】 前記延在部と前記遮光層とは、前記延在
部上に形成された第１コンタクトホールと、前記遮光層
上に形成された第２コンタクトホールとを介して接続配
線により接続されてなることを特徴とする請求項１に記
載の電気光学装置。 - 【請求項３】 前記延在部と前記遮光層とは、前記延在
部上に形成された第１コンタクトホールと、該第１のコ
ンタクトホールの内側を含む領域内で前記延在部を貫通
し、なおかつ前記遮光層上に形成された第２コンタクト
ホールとを介して接続配線により接続されてなることを
特徴とする請求項１または２に記載の電気光学装置。 - 【請求項４】 前記接続配線は、前記データ線と同一層
にて形成されていることを特徴とする請求項２または３
記載の電気光学装置。 - 【請求項５】 前記接続配線は、前記走査線と同一層に
て形成されていることを特徴とする請求項２または３記
載の電気光学装置。 - 【請求項６】 前記画素電極に接続される蓄積容量であ
って、前記半導体層と、前記走査線と同一層から形成さ
れるとともに前記走査線に並設された容量線とにより絶
縁膜を挟持してなる蓄積容量を備える一方、 前記走査線または前記容量線は、前記接続配線を回避す
るように形成された迂回部を有することを特徴とする請
求項２ないし５のいずれかに記載の電気光学装置。 - 【請求項７】 前記遮光層は、隣り合うトランジスタの
走査線方向あるいはデータ線方向、または走査線とデー
タ線の両方向に対して電気的に接続されるとともに、所
定の電位を与えることを特徴とする請求項１ないし６に
記載の電気光学装置。 - 【請求項８】 前記遮光層に与える所定の電位は、当該
遮光層上のトランジスタがＮチャネル型である場合、該
トランジスタのソースまたはドレインに印加される最低
電位以下であることを特徴とする請求項７に記載の電気
光学装置。 - 【請求項９】 前記遮光層に与える所定の電位は、当該
遮光層上のトランジスタがＰチャネル型である場合、該
トランジスタのソースまたはドレインに印加される最高
電位以上であることを特徴とする請求項７に記載の電気
光学装置。 - 【請求項１０】 前記半導体層の厚さは、１００〜１８
０ｎｍであることを特徴とする請求項１乃至９のいずれ
かに記載の電気光学装置。 - 【請求項１１】（ａ）基板上に遮光層を形成する工程
と、 （ｂ）その上に絶縁膜を形成する工程と、 （ｃ）前記絶縁膜上に、トランジスタのチャネル領域
と、前記チャネル領域の延在部と、蓄積容量の一方の電
極とになる半導体層を形成する工程と、 （ｄ）前記延在部と前記遮光層とを接続する工程とを有
することを特徴とする電気光学装置の製造方法。 - 【請求項１２】 前記工程（ｃ）は、 前記基板上に単結晶シリコン基板を貼り合わせる工程
と、 前記貼り合わされた単結晶シリコン基板から不要部分を
除去して単結晶シリコンからなる半導体層を形成する工
程とを含むことを特徴とする請求項１１に記載の電気光
学装置の製造方法。 - 【請求項１３】 前記工程（ｄ）は、 前記延在部上に形成された第１のコンタクトホールと前
記遮光層上に形成された第２コンタクトホールとを介し
て、前記延在部と前記遮光層とを接続する接続配線を、
前記半導体層上に形成された第３のコンタクトホールを
介して当該半導体層に接続するデータ線とともに形成す
る工程であることを特徴とする請求項１１または１２に
記載の電気光学装置の製造方法。 - 【請求項１４】 前記工程（ｄ）は、 前記延在部上に形成された第１コンタクトホールと、該
第１のコンタクトホールの内側を含む領域内で前記延在
部を貫通し、なおかつ前記遮光層上に形成された第２コ
ンタクトホールとを介して、前記延在部と前記遮光層と
を接続する接続配線を、前記半導体層上に形成された第
３のコンタクトホールを介して当該半導体層に接続する
データ線とともに形成する工程であることを特徴とする
請求項１１または１２に記載の電気光学装置の製造方
法。 - 【請求項１５】 前記工程（ｄ）は、 前記延在部上に形成された第１のコンタクトホールと前
記遮光層上に形成された第２のコンタクトホールを介し
て、前記延在部と前記遮光層とを接続する接続配線を、
前記走査線と同一層にて形成する工程であることを特徴
とする請求項１１または１２に記載の電気光学装置の製
造方法。 - 【請求項１６】 前記工程（ｄ）は、 前記延在部上に形成された第１コンタクトホールと、該
第１のコンタクトホールの内側を含む領域内で前記延在
部を貫通し、なおかつ前記遮光層上に形成された第２コ
ンタクトホールとを介して、前記延在部と前記遮光層と
を接続する接続配線を、前記走査線と同一層にて形成す
る工程であることを特徴とする請求項１１または１２に
記載の電気光学装置の製造方法。 - 【請求項１７】 前記支持基板のうち、前記半導体層が
形成された面と対向するように配置する他の基板と、 これら２枚の基板の間に挟持され、前記トランジスタに
より駆動される電気光学材料とを更に具備することを特
徴とする請求項１乃至１０のいずれかに記載の電気光学
装置。 - 【請求項１８】 光源と、 前記光源から出射される光が入射されて画像情報に対応
した変調を施す請求項１７に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
段とを具備することを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| TW090105733A TW499764B (en) | 2000-04-19 | 2001-03-12 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
| US09/832,198 US6594064B2 (en) | 2000-04-19 | 2001-04-11 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
| KR10-2001-0020778A KR100449772B1 (ko) | 2000-04-19 | 2001-04-18 | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 |
| CNB011166584A CN1187838C (zh) | 2000-04-19 | 2001-04-19 | 电光装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001305577A true JP2001305577A (ja) | 2001-10-31 |
| JP4092851B2 JP4092851B2 (ja) | 2008-05-28 |
Family
ID=18629341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000118148A Expired - Fee Related JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6594064B2 (ja) |
| JP (1) | JP4092851B2 (ja) |
| KR (1) | KR100449772B1 (ja) |
| CN (1) | CN1187838C (ja) |
| TW (1) | TW499764B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009086667A (ja) * | 2007-09-28 | 2009-04-23 | Toppoly Optoelectronics Corp | 画像表示システム及びその製造方法 |
| US7659947B2 (en) | 2002-03-08 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) |
| JP2018113370A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP2018152445A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP2018170319A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社Ｊｏｌｅｄ | 半導体装置およびその製造方法、並びに表示装置 |
| KR20180120813A (ko) * | 2010-01-20 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
| JP2019067985A (ja) * | 2017-10-04 | 2019-04-25 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| JP2019176062A (ja) * | 2018-03-29 | 2019-10-10 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| WO2020145186A1 (ja) * | 2019-01-08 | 2020-07-16 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480713B1 (ko) * | 2002-07-31 | 2005-04-06 | 엘지전자 주식회사 | 이동통신 시스템의 호 추적 및 감시 방법 |
| JP4474108B2 (ja) | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
| JP2004303522A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 表示装置及びその製造方法 |
| KR101048998B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US7486854B2 (en) | 2006-01-24 | 2009-02-03 | Uni-Pixel Displays, Inc. | Optical microstructures for light extraction and control |
| TWI372465B (en) * | 2007-09-28 | 2012-09-11 | Chimei Innolux Corp | Image display system and fabrication method thereof |
| CN103235447B (zh) * | 2013-03-25 | 2016-01-06 | 京东方科技集团股份有限公司 | 光学补偿膜、光学补偿偏光板及液晶显示装置 |
| CN103915449B (zh) * | 2014-03-24 | 2017-06-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及其制备方法 |
| CN105161458B (zh) * | 2015-08-17 | 2018-01-30 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
| CN108305874B (zh) * | 2017-01-12 | 2022-03-08 | 株式会社日本有机雷特显示器 | 半导体装置 |
| CN110189624A (zh) * | 2018-02-23 | 2019-08-30 | 群创光电股份有限公司 | 显示设备 |
| CN110750020B (zh) | 2019-10-31 | 2022-10-18 | 厦门天马微电子有限公司 | 显示模组和显示装置 |
| CN111244117B (zh) * | 2020-04-24 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
| JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
| JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| JP3736122B2 (ja) * | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP3690119B2 (ja) * | 1998-06-23 | 2005-08-31 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置 |
| JP3769389B2 (ja) * | 1998-09-24 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
-
2000
- 2000-04-19 JP JP2000118148A patent/JP4092851B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-12 TW TW090105733A patent/TW499764B/zh not_active IP Right Cessation
- 2001-04-11 US US09/832,198 patent/US6594064B2/en not_active Expired - Lifetime
- 2001-04-18 KR KR10-2001-0020778A patent/KR100449772B1/ko not_active IP Right Cessation
- 2001-04-19 CN CNB011166584A patent/CN1187838C/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7659947B2 (en) | 2002-03-08 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) |
| KR100961931B1 (ko) * | 2002-03-08 | 2010-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
| JP2009086667A (ja) * | 2007-09-28 | 2009-04-23 | Toppoly Optoelectronics Corp | 画像表示システム及びその製造方法 |
| US10845846B2 (en) | 2010-01-20 | 2020-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device being capable of contactless charge |
| US12001241B2 (en) | 2010-01-20 | 2024-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device having transistor comprising oxide semiconductor |
| US11573601B2 (en) | 2010-01-20 | 2023-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
| KR20180120813A (ko) * | 2010-01-20 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
| KR102248998B1 (ko) * | 2010-01-20 | 2021-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
| JP2018113370A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP2018152445A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| JP2018170319A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社Ｊｏｌｅｄ | 半導体装置およびその製造方法、並びに表示装置 |
| JP2019067985A (ja) * | 2017-10-04 | 2019-04-25 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| JP2019176062A (ja) * | 2018-03-29 | 2019-10-10 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| WO2020145186A1 (ja) * | 2019-01-08 | 2020-07-16 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
| JP2020112603A (ja) * | 2019-01-08 | 2020-07-27 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100449772B1 (ko) | 2004-09-22 |
| US20010038485A1 (en) | 2001-11-08 |
| JP4092851B2 (ja) | 2008-05-28 |
| US6594064B2 (en) | 2003-07-15 |
| TW499764B (en) | 2002-08-21 |
| CN1187838C (zh) | 2005-02-02 |
| KR20010098703A (ko) | 2001-11-08 |
| CN1318868A (zh) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| US6403395B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
| JP2001305577A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| US6358759B1 (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
| JP3460706B2 (ja) | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。 | |
| JP2002170942A (ja) | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| TW200419495A (en) | Electro-optical device and electronic machine | |
| WO2001067169A1 (fr) | Dispositif electro-optique et dispositif electronique | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002122857A (ja) | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP2000338903A (ja) | 電気光学装置の製造方法、電気光学装置及び投射型表示装置 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
| JP3826633B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |