JP2018152445A

JP2018152445A - 半導体装置、表示装置および電子機器

Info

Publication number: JP2018152445A
Application number: JP2017046990A
Authority: JP
Inventors: 俊明葭谷; Toshiaki Yoshitani; 康浩寺井; Yasuhiro Terai
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2017-03-13
Filing date: 2017-03-13
Publication date: 2018-09-27
Anticipated expiration: 2037-03-13
Also published as: JP6706587B2

Abstract

【課題】コンタクトの安定性を高めることが可能な半導体装置および、この半導体装置を用いた表示装置を提供する。【解決手段】所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられた第１配線と、少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを備え、前記第１領域では、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている半導体装置。【選択図】図２

Description

本技術は、例えば薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）と保持容量とを接続するためのコンタクト部を有する半導体装置および、この半導体装置を用いた表示装置に関する。

近年、アクティブマトリクス駆動方式のディスプレイの大画面化および高速駆動化に伴い、酸化物半導体膜をチャネルに用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１）。例えば、表示装置等を駆動するための半導体装置には、このような薄膜トランジスタとともに、保持容量が設けられ、薄膜トランジスタと保持容量とが電気的に接続される。

特開２０１５−１０８７３１号公報

半導体装置では、このようなコンタクト（接続）の安定性を高めることが望まれている。

コンタクトの安定性を高めることが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。

本技術の一実施の形態に係る半導体装置（１）は、所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、基板上の第１領域、第２領域および第３領域に設けられた第１配線と、少なくとも一部に低抵抗領域を有し、かつ、第１領域では、第１配線と基板との間に設けられるとともに、第２領域では、第１配線に接する半導体膜と、半導体膜よりも、基板に近い位置に設けられ、第３領域で第１配線に接する第２配線と、第１領域の第１配線と半導体膜との間に設けられた絶縁膜とを備え、第１領域では、半導体膜の一部が絶縁膜および第１配線から露出されているものである。

本技術の一実施の形態に係る表示装置（１）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、基板上の第１領域、第２領域および第３領域に設けられた第１配線と、少なくとも一部に低抵抗領域を有し、かつ、第１領域では、第１配線と基板との間に設けられるとともに、第２領域では、第１配線に接する半導体膜と、半導体膜よりも、基板に近い位置に設けられ、第３領域で第１配線に接する第２配線と、第１領域の第１配線と半導体膜との間に設けられた絶縁膜とを備え、第１領域では、半導体膜の一部が絶縁膜および第１配線から露出されているものである。

本技術の一実施の形態に係る半導体装置（１）および、表示装置（１）では、第２領域および第３領域の第１配線を介して、半導体膜と第２配線とのコンタクトが形成される。ここで、第１領域の第１配線と半導体膜との間に絶縁膜が設けられているので、半導体膜より上の配線を形成する際に第１領域の半導体膜が保護される。また、この第１領域の半導体膜の一部は絶縁膜および第１配線から露出されているので、この露出された部分近傍の半導体膜は、キャリア濃度が高くなる。

本技術の一実施の形態に係る半導体装置（２）は、所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、基板上の第１領域、第２領域および第３領域に設けられ、第１領域に端部を有する第１配線と、少なくとも一部に低抵抗領域を有し、かつ、第１領域では、第１配線と基板との間に設けられるとともに、第２領域では、第１配線に接する半導体膜と、半導体膜よりも、基板に近い位置に設けられ、第３領域で第１配線に接する第２配線と、第１領域の第１配線と半導体膜との間に設けられた絶縁膜とを備え、第１配線の端部から第２領域までの距離は、互いに異なる複数の値を有するものである。

本技術の一実施の形態に係る表示装置（２）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、基板上の第１領域、第２領域および第３領域に設けられ、第１領域に端部を有する第１配線と、少なくとも一部に低抵抗領域を有し、かつ、第１領域では、第１配線と基板との間に設けられるとともに、第２領域では、第１配線に接する半導体膜と、半導体膜よりも、基板に近い位置に設けられ、第３領域で第１配線に接する第２配線と、第１領域の第１配線と半導体膜との間に設けられた絶縁膜とを備え、第１配線の端部から第２領域までの距離は、互いに異なる複数の値を有するものである。

本技術の一実施の形態に係る半導体装置（２）および、表示装置（２）では、第２領域および第３領域の第１配線を介して、半導体膜と第２配線とのコンタクトが形成される。ここで、第１領域の第１配線と半導体膜との間に絶縁膜が設けられているので、半導体膜より上の配線を形成する際に第１領域の半導体膜が保護される。また、第１配線の端部から第２領域までの距離が、互いに異なる複数の値を有しているので、第１配線の端部から第２領域までの距離がより短い位置で、半導体膜に効率的に高濃度キャリアが拡散する。

本技術の一実施の形態に係る半導体装置（１）（２）および、表示装置（１）（２）によれば、半導体膜のキャリア濃度を十分に高めることができるので、半導体膜を導電体として機能させることができる。よって、コンタクトの安定性を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。

本技術の一実施の形態に係る半導体装置の概略構成を表す断面模式図である。（Ａ）は図１に示したコンタクト部の概略構成を表す平面模式図、（Ｂ）は（Ａ）に示したＢ−Ｂ線に沿った断面模式図、（Ｃ）は（Ａ）に示したＣ−Ｃ線に沿った断面模式図である。図２（Ａ）にゲート配線の他の例を表す平面模式図である。図２（Ａ）に接続孔の他の例を表す平面模式図である。図１に示した半導体装置の製造の一工程を表す断面模式図である。図５Ａに続く工程を表す断面模式図である。図５Ｂに続く工程を表す断面模式図である。図５Ｃに続く工程を表す断面模式図である。図６Ａに続く工程を表す断面模式図である。（Ａ）は比較例に係るコンタクト部の構成を表す平面模式図、（Ｂ）はその断面模式図である。図２（Ａ）に示した半導体膜のキャリアの高濃度領域について説明するための平面模式図である。図８Ａに示した半導体膜の電流経路（１）について説明するための平面模式図である。図８Ａに示した半導体膜の電流経路（２）について説明するための平面模式図である。変形例１に係るコンタクト部の概略構成を表す平面模式図である。図９に示した半導体膜のキャリアの高濃度領域について説明するための平面模式図である。図９に示したゲート配線の他の例を表す平面模式図である。変形例２に係るコンタクト部の概略構成を表す平面模式図である。図１２に示した半導体膜のキャリアの高濃度領域について説明するための平面模式図である。図１２に示したゲート配線の他の例を表す平面模式図である。第２の実施の形態に係るコンタクト部の概略構成を表す平面模式図である。図１５に示したゲート配線の端部から第２領域までの距離について説明するための平面模式図である。図７に示したコンタクト部におけるゲート配線の端部から第２領域までの距離を説明するための平面模式図である。図１５に示したゲート配線の端部の他の例を表す平面模式図である。変形例３に係るコンタクト部の概略構成を表す平面模式図である。図１９に示したゲート配線の端部の形状の他の例を表す平面模式図である。変形例４に係るコンタクト部の概略構成を表す平面模式図である。変形例５に係るコンタクト部の概略構成を表す平面模式図である。図１に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。図１に示した半導体装置を適用した撮像装置の構成を表すブロック図である。電子機器の構成を表すブロック図である。図１５に示したゲート配線の端部の形状の他の例（１）を表す平面模式図である。図１５に示したゲート配線の端部の形状の他の例（２）を表す平面模式図である。図１５に示したゲート配線の端部の形状の他の例（３）を表す平面模式図である。図１５に示したゲート配線の端部の形状の他の例（４）を表す平面模式図である。

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（第１配線の幅が半導体膜の幅よりも小さい半導体装置の例）
２．変形例１（第１配線が櫛歯状の平面形状を有する例）
３．変形例２（第１配線が第２領域の接続孔の外側に付加部を有する例）
４．第２の実施の形態（第１配線の端部から第２領域までの距離が連続的に変化する半導体装置の例）
５．変形例３（第１領域の第１配線が線対称の平面形状を有する例）
６．変形例４（第１配線が櫛歯状の平面形状を有する例）
７．変形例５（第１配線が第２領域の接続孔の外側に付加部を有する例）
８．適用例１（表示装置および撮像装置の例）
９．適用例２（電子機器の例）

＜第１の実施の形態＞
［構成］
図１は、本技術の第１の実施の形態に係る半導体装置（半導体装置１）の断面構成を模式的に表したものである。半導体装置１は、例えば表示装置および撮像装置（後述の図２３の表示装置２Ａおよび図２４の撮像装置２Ｂ）等の駆動回路に用いられるものである。この半導体装置１には、トップゲート型の薄膜トランジスタ（トランジスタＴｒ）および保持容量（保持容量Ｃｓ）が設けられ、トランジスタＴｒと保持容量Ｃｓとはコンタクト部１０により電気的に接続されている。

トランジスタＴｒは、基板１１上に、ＵＣ（Under Coat）膜１２および第１絶縁膜１４を介して半導体膜１５、第２絶縁膜１６およびゲート電極１７をこの順に有している。半導体膜１５（後述の低抵抗領域１５ｂ）にはソース・ドレイン電極２１が電気的に接続されている。

保持容量Ｃｓは、基板１１上に、ＵＣ膜１２を介して下部電極１３（第２配線）および上部電極１５Ｃを有しており、下部電極１３と上部電極１５Ｃとの間には第１絶縁膜１４が設けられている。コンタクト部１０には、ゲート配線１７Ｗが設けられており、このゲート配線１７Ｗ（第１配線）を介して、半導体膜１５と下部電極１３とが電気的に接続されている。半導体装置１は、ゲート電極１７およびゲート配線１７Ｗ上に、金属酸化膜１８および層間絶縁膜１９をこの順に有している。ソース・ドレイン電極２１は、層間絶縁膜１９上に設けられており、層間絶縁膜１９および金属酸化膜１８の貫通孔を介して半導体膜１５に接続されている。

半導体膜１５のうち、ゲート電極１７と対向する領域は、トランジスタＴｒのチャネル領域１５ａであり、このチャネル領域１５ａに隣接してチャネル領域１５ａよりも電気抵抗の低い低抵抗領域１５ｂが設けられている。

基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。

ＵＣ膜１２は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。例えば、ＵＣ膜１２では、基板１１に近い位置から順にＵＣ膜１２ＡおよびＵＣ膜１２Ｂがこの順に積層されていてもよい。例えば、ＵＣ膜１２Ａは窒化シリコン（ＳｉＮ）膜、ＵＣ膜１２Ｂは酸化シリコン（ＳｉＯ）膜により構成されている。ＵＣ膜１２は、基板１１全面にわたって設けられている。

（保持容量Ｃｓ）
下部電極１３は、ＵＣ膜１２上の選択的な領域に設けられている。下部電極１３の一部は、上部電極１５Ｃから露出してコンタクト部１０に延在している。下部電極１３は、例えば、モリブデン（Ｍｏ），タングステン（Ｗ），アルミニウム（Ａｌ），銅（Ｃｕ），銀（Ａｇ）およびチタン（Ｔｉ）等の金属を含んで構成されている。下部電極１３は、合金により構成されていてもよく、複数の金属膜を含む積層膜により構成されていてもよい。下部電極１３は、金属以外の導電性材料により構成されていてもよい。

第１絶縁膜１４は、下部電極１３と上部電極１５Ｃとの間に介在している。この第１絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯｘ）等の無機絶縁膜により構成されている。

上部電極１５Ｃは、第１絶縁膜１４を間にして下部電極１３に対向している。後述するように、この上部電極１５Ｃは、例えば半導体膜１５と同一工程で形成されるものであり、半導体膜１５と同一の構成材料を含むとともに、半導体膜１５の低抵抗領域１５ｂと同一の厚みを有している。上部電極１５Ｃには、例えば低抵抗化された酸化物半導体材料を用いることができる。

（トランジスタＴｒ）
半導体膜１５は、第１絶縁膜１４上の選択的な領域に設けられている。半導体膜１５は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１５に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。半導体膜１５は、アモルファスシリコン，微結晶シリコン，多結晶シリコンまたは有機半導体等の他の半導体材料を用いて構成するようにしてもよい。半導体膜１５の厚みは、例えば１０ｎｍ〜３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１５の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１５の成膜に要する時間が短縮されるので、生産性を向上させることができる。

半導体膜１５の低抵抗領域１５ｂは、チャネル領域１５ａの両側に設けられている。一方の低抵抗領域１５ｂには、ソース・ドレイン電極２１が接続されている。他方の低抵抗領域１５ｂは、コンタクト部１０に延在し、ゲート配線１７Ｗを介して保持容量Ｃｓの下部電極１３に接続されている。

半導体膜１５とゲート電極１７との間に設けられた第２絶縁膜１６は、ゲート絶縁膜として機能するものである。この第２絶縁膜１６は、平面視でゲート電極１７と同一形状を有している。即ち、トランジスタＴｒは、セルフアライン構造を有する薄膜トランジスタである。第２絶縁膜１６は、例えばシリコン酸化膜（ＳｉＯ_x）、シリコン窒化膜（ＳｉＮ_x）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ_x）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。

第２絶縁膜１６上のゲート電極１７は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１５ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１７の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。

金属酸化膜１８は、例えば基板１１の全面に設けられ、ゲート電極１７およびゲート配線１７Ｗを覆うとともに、半導体膜１５の低抵抗領域１５ｂに接している。この金属酸化膜１８としては、例えば、酸化アルミニウム（Ａｌ₂Ｏ₃）膜を用いることができる。このような低抵抗領域１５ｂに接する金属酸化膜１８を設けることにより、低抵抗領域１５ｂの電気抵抗を安定して維持することができる。

層間絶縁膜１９は、例えば基板１１の全面に設けられている。層間絶縁膜１９は、例えば、金属酸化膜１８に近い位置から順に、層間絶縁膜１９Ａ，層間絶縁膜１９Ｂおよび層間絶縁膜１９Ｃがこの順に積層された積層膜により構成されている。層間絶縁膜１９Ａには、例えばの酸化シリコン（ＳｉＯ₂）膜を用いることができる。層間絶縁膜１９Ａには、窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等を用いるようにしてもよい。層間絶縁膜１９Ｂには、例えば酸化アルミニウム（Ａｌ₂Ｏ₃）膜を用いることができる。層間絶縁膜１９Ｃには、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１９Ｃは、例えばポリイミド樹脂膜により構成されている。層間絶縁膜１９Ｃには、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。

ソース・ドレイン電極２１は、トランジスタＴｒのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１７の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極としては、電気伝導性の良い材料が選択されることが望ましい。

（コンタクト部１０）
図２を用いてコンタクト部１０の構成を説明する。図２（Ａ）はコンタクト部１０の平面構成、図２（Ｂ）は図２（Ａ）のＢ−Ｂ線に沿った断面構成、図２（Ｃ）は図２（Ａ）のＣ−Ｃ線に沿った断面構成をそれぞれ表している。コンタクト部１０には、電流の流れる方向（トランジスタＴｒおよび保持容量Ｃｓの配列方向、図２ではＸ方向）に沿って、トランジスタＴｒに近い位置から順に、第１領域１０−１、第２領域１０−２および第３領域１０−３が互いに隣接して設けられている。第２領域１０−２および第３領域１０−３に接続孔Ｈが設けられている。第２領域１０−２で半導体膜１５とゲート配線１７Ｗとが接し、第３領域１０−３で下部電極１３とゲート配線１７Ｗとが接している。図２では、ＵＣ膜１２の図示を省略している。

第１領域１０−１は、基板１１上に、ＵＣ膜１２、第１絶縁膜１４、半導体膜１５、第２絶縁膜１６（絶縁膜）およびゲート配線１７Ｗがこの順に設けられた領域である。ゲート配線１７Ｗの幅（幅Ａ₁₇、図２（Ａ）のＹ方向のゲート配線１７Ｗの大きさ）は、半導体膜１５の幅（幅Ａ₁₅、図２（Ａ）のＹ方向の半導体膜１５の大きさ）よりも小さくなっており、ゲート配線１７ＷからＹ方向に拡幅した部分の半導体膜１５は、第２絶縁膜１６およびゲート配線１７Ｗから露出されている。即ち、第１領域１０−１には、半導体膜１５、第２絶縁膜１６およびゲート配線１７Ｗが積層された部分（図２（Ｂ））と、半導体膜１５が第２絶縁膜１６およびゲート配線１７Ｗから露出された部分（図２（Ｃ））とが設けられている。ゲート配線１７Ｗの幅Ａ₁₇および半導体膜１５の幅Ａ₁₅は、電流の流れる方向（図２のＸ方向）に直交する方向のゲート配線１７Ｗ，半導体膜１５の大きさを表している。

半導体膜１５上に、第２絶縁膜１６およびゲート配線１７Ｗが積層された部分（図２（Ｂ））では、半導体膜１５がトランジスタに類似した特性を示すようにも思えるが、この半導体膜１５は、導電体として機能するようになっている。これは、半導体膜１５の少なくとも一部に低抵抗領域１５ｂが設けられており、この低抵抗領域１５ｂの高濃度キャリアが拡散するためである。例えば、半導体膜１５は、第１領域１０−１に隣接する両側の領域（トランジスタＴｒ側の領域および第２領域１０−２）が低抵抗領域１５ｂとなっている。

第１領域１０−１のうち、第２絶縁膜１６およびゲート配線１７Ｗから露出された部分（図２（Ｃ））でも、半導体膜１５が低抵抗化されている（低抵抗領域１５ｂとなっている）。

本実施の形態では、上記のように、第１領域１０−１に、半導体膜１５、第２絶縁膜１６およびゲート配線１７Ｗが積層された部分と、半導体膜１５が第２絶縁膜１６およびゲート配線１７Ｗから露出された部分とが存在する。詳細は後述するが、これにより、製造工程で第１領域１０−１の半導体膜１５が保護され、かつ、キャリアの高濃度領域（後述の図８Ａの高濃度領域Ｃ_H2）が増加する。したがって、半導体膜１５よりも上層を形成する際の半導体膜１５への影響が抑えられ、かつ、第１領域１０−１の半導体膜１５を十分に導電体として機能させることができる。

半導体膜１５は、コンタクト部１０のうち、第１領域１０−１および第２領域１０−２に連続して設けられ、その幅Ａ₁₅は例えば２μｍ〜５０μｍである。第２領域１０−２の半導体膜１５は低抵抗領域１５ｂであり、ゲート配線１７Ｗと接している。第２領域１０−２では、ゲート配線１７ＷからＹ方向に拡幅した部分の半導体膜１５は、消失している（図２（Ｃ）の消失領域１５ｄ）。

半導体膜１５とゲート配線１７Ｗとの間の第２絶縁膜１６は、コンタクト部１０のうち、第１領域１０−１のみに設けられている。この第２絶縁膜１６は、後述するように、ゲート配線１７Ｗをパターニングする際に半導体膜１５を保護するためのものである。この第２絶縁膜１６は、トランジスタＴｒの第２絶縁膜１６と同一工程で形成されるようになっている。即ち、トランジスタＴｒの第２絶縁膜１６（ゲート絶縁膜）と同一材料により構成され、同一の厚みを有している。第１領域１０−１の半導体膜１５の導電性を高めるため、電流が流れる方向（図２のＸ方向）の第１領域１０−１の長さ（長さＬ１）、即ち、第２絶縁膜１６のＸ方向の長さは、２μｍ以下であることが好ましい。

ゲート配線１７Ｗは、コンタクト部１０の第１領域１０−１、第２領域１０−２および第３領域１０−３にわたって連続して設けられており、第１領域１０−１のゲート配線１７Ｗの端面は、第２絶縁膜１６の端面と、平面視で同じ位置に設けられている。

第１領域１０−１のゲート配線１７Ｗの端部は、平面視で直線状であってもよく（図２（Ａ））、あるいは、図３に示したように、曲線状に丸まった形状であってもよい。

上述のように、このゲート配線１７Ｗの幅Ａ₁₇は、半導体膜１５の幅Ａ₁₅よりも小さくなっており、例えば、ゲート配線１７Ｗは、半導体膜１５の幅方向（Ｙ方向）の略中央部に配置されている。ゲート配線１７Ｗを半導体膜１５の幅方向（Ｙ方向）の一方に寄せて配置し、半導体膜１５の幅方向の他方側のみを露出させるようにしてもよい。換言すれば、ゲート配線１７Ｗの幅方向の両端を、半導体膜１５の幅方向の両端よりも内側に設けるようにしてもよく、あるいは、ゲート配線１７Ｗの幅方向の一方の端を、半導体膜１５の幅方向の一方の端と揃えて、ゲート配線１７Ｗの他方の端を、半導体膜１５の他方の端よりも内側に設けるようにしてもよい。ゲート配線１７Ｗの幅Ａ₁₇は、半導体膜１５の幅Ａ₁₅よりも２μｍ以上小さくなっていることが好ましい。このようなゲート配線１７Ｗは、トランジスタＴｒのゲート電極１７と同一工程で形成されている。即ち、ゲート配線１７ＷはトランジスタＴｒのゲート電極１７と同一材料により構成され、同一の厚みを有している。

第２領域１０−２は、基板１１上に、ＵＣ膜１２、第１絶縁膜１４、半導体膜１５およびゲート配線１７Ｗがこの順に設けられた領域である。即ち、第２領域１０−２では、第２絶縁膜１６に設けられた接続孔Ｈにより、半導体膜１５とゲート配線１７Ｗとが接している。

第３領域１０−３は、基板１１上に、ＵＣ膜１２、下部電極１３およびゲート配線１７Ｗがこの順に設けられた領域である。即ち、第３領域１０−３では、第１絶縁膜１４および第２絶縁膜１６に設けられた接続孔Ｈにより、下部電極１３とゲート配線１７Ｗとが接している。下部電極１３は、例えば第３領域１０−３から第２領域１０−２の一部に延在しているが、少なくとも第３領域１０−３に設けられていればよい。第２領域１０−２では、下部電極１３と半導体膜１５との間に第１絶縁膜１４が設けられている。下部電極１３の幅は、例えば半導体膜１５の幅Ａ₁₅と同じである。

接続孔Ｈの幅（Ｙ方向の大きさ、幅Ａ_H）は、例えば、半導体膜１５の幅Ａ₁₅よりも大きくなっている。後述するように、半導体装置１では、第１領域１０−１での半導体膜１５の膜減り等を抑えつつ、第１領域１０−１の半導体膜１５を導電体として機能させることができる。したがって、接続孔Ｈの幅Ａ_Hが半導体膜１５の幅Ａ₁₅よりも大きくなっていても、安定的に半導体膜１５と下部電極１３とを接続することができる。即ち、半導体膜１５の幅Ａ₁₅を小さくし、半導体装置１を高精細化することができる。

図４に示したように、接続孔Ｈの幅Ａ_Hがゲート配線１７Ｗの幅Ａ₁₇よりも大きく、かつ、半導体膜１５の幅Ａ₁₅よりも小さくなっていてもよい。第２領域１０−２および第３領域１０−３に第２絶縁膜１６が残存していると、コンタクト抵抗が上昇するおそれがあるため、接続孔Ｈの幅Ａ_Hは、ゲート配線１７Ｗの幅Ａ₁₇よりも大きくなっていることが好ましい。接続孔Ｈの幅Ａ_Hは、ゲート配線１７Ｗの幅Ａ₁₇よりも例えば２μｍ以上大きくなっている。

例えば、コンタクト部１０以外の領域にもゲート配線１７Ｗが設けられていてもよい。このゲート配線１７Ｗと第１絶縁膜１４との間には、平面視でゲート配線１７Ｗと同一形状の第２絶縁膜１６が設けられている。

［製造方法］
上記のような半導体装置１は、例えば次のようにして製造することができる（図５Ａ〜図６Ｂ）。

まず、図５Ａに示したように、基板１１上に、ＵＣ膜１２、下部電極１３、第１絶縁膜１４、半導体膜１５および第２絶縁膜１６をこの順に形成する。具体的には、例えば以下のようにして形成する。まず、基板１１の全面にＵＣ膜１２を形成する。次いで、このＵＣ膜１２上に、例えば金属膜を成膜し、この金属膜をドライエッチングにより所定の形状にパターニングして下部電極１３を形成する。続いて、下部電極１３を覆うようにして、基板１１の全面に第１絶縁膜１４を形成する。次に、第１絶縁膜１４上に、例えば酸化物半導体材料を例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングして半導体膜１５を形成する。その後、半導体膜１５を覆うように、基板１１の全面に第２絶縁膜１６を成膜する。

第２絶縁膜１６を形成した後、図５Ｂに示したように、第２領域１０−２および第３領域１０−３の第２絶縁膜１６と、第３領域１０−３の第１絶縁膜１４とを選択的に除去し、接続孔Ｈを形成する。接続孔Ｈは、例えばドライエッチングを用いて形成する。このとき、第２領域１０−２の半導体膜１５がドライエッチングに曝され、第２領域１０−２に低抵抗領域１５ｂが形成される。

接続孔Ｈを形成した後、基板１１の全面に例えば金属材料からなる導電膜１７Ａを成膜する。続いて、この導電膜１７Ａ上に所定のパターンを有するフォトレジストＰｒ１，Ｐｒ２，Ｐｒ３を形成する。フォトレジストＰｒ１は、トランジスタＴｒのゲート電極１７および第２絶縁膜１６を形成するためのものである。フォトレジストＰｒ２は、コンタクト部１０のゲート配線１７Ｗおよび第２絶縁膜１６（第１領域１０−１）を形成するためのものである。フォトレジストＰｒ３は、コンタクト部１０以外の領域のゲート配線１７Ｗおよび第２絶縁膜１６を形成するためのものである。

このフォトレジストＰｒ１，Ｐｒ２，Ｐｒ３を用いて、導電膜１７Ａおよび第２絶縁膜１６のパターニングを連続して行う（図６Ａ，６Ｂ）。図６Ａに示したように、まず、導電膜１７Ａを、ドライエッチングを用いてパターニングし、ゲート電極１７およびゲート配線１７Ｗを形成する。このとき、第１領域１０−１の半導体膜１５が第２絶縁膜１６により覆われているので、半導体膜１５がドライエッチングに曝されない。したがって、第１領域１０−１の半導体膜１５は膜減りせず、所定の厚みで存在する。ゲート電極１７およびゲート配線１７Ｗを形成した後、続けて第２絶縁膜１６のパターニングを行う(図６Ｂ）。これにより、平面視でゲート電極１７と同一形状の第２絶縁膜１６と、第１領域１０−１の第２絶縁膜１６と、平面視でゲート配線１７Ｗと同一形状の第２絶縁膜１６とが形成される。このとき、半導体膜１５の第２絶縁膜１６から露出した領域が、ドライエッチングにより低抵抗化される。具体的には、第１領域１０−１の低抵抗領域１５ｂ（ゲート配線１７Ｗから露出した部分、図２（Ｃ）参照）、トランジスタＴｒの低抵抗領域１５ｂおよび上部電極１５Ｃが形成される。第２領域１０−２では、第２絶縁膜１６およびゲート配線１７Ｗから拡幅した部分の半導体膜１５が消失する（図２（Ｃ）の消失領域１５ｄ）。

この後、フォトレジストＰｒ１，Ｐｒ２，Ｐｒ３を除去し、基板１１の全面に、金属酸化膜１８および層間絶縁膜１９を形成する。最後に層間絶縁膜１９上に、ソース・ドレイン電極２１を形成することにより、図１に示した半導体装置１が完成する。

［作用、効果］
本実施の形態の半導体装置１では、ゲート電極１７に閾値電圧以上のオン電圧が印加されると、半導体膜１５のチャネル領域１５ａが活性化される。これにより、一対の低抵抗領域１５ｂ間に電流が流れる。これに応じて、コンタクト部１０では、ゲート配線１７Ｗを介して、半導体膜１５から下部電極１３に電流が流れ保持容量Ｃｓに電荷が保持される。

本実施の形態の半導体装置１のコンタクト部１０では、第１領域１０−１の半導体膜１５の一部が、第２絶縁膜１６およびゲート配線１７Ｗから露出されているので、この露出された部分近傍の半導体膜１５は、キャリア濃度が高くなる。これにより、第１領域１０−１の半導体膜１５を、より確実に導電体として機能させることができる。以下、これについて説明する。

図７は、比較例にかかる半導体装置のコンタクト部（コンタクト部１００）の模式的な構成を表したものである。図７（Ａ）は、コンタクト部１００の模式的な平面構成、図７（Ｂ）コンタクト部１００の模式的な断面構成をそれぞれ表している。このコンタクト部１００には、半導体膜１５の幅Ａ₁₅と同じ幅（Ａ₁₇₀）を有するゲート配線（ゲート配線１７０Ｗ）が設けられている。この点において、コンタクト部１００は、コンタクト部１０と異なっている。

コンタクト部１００では、コンタクト部１０と同様に、第１領域１０−１の半導体膜１５が第２絶縁膜１６に覆われているので、ゲート配線１７０Ｗをパターニングする際（図６Ａ参照）に、半導体膜１５が保護される。したがって、半導体膜１５が、複数回ドライエッチングに曝されることに起因した、膜減りおよび消失等の発生が抑えられる。即ち、薄い半導体膜１５を用いる際にも、安定して半導体膜１５と下部電極１３とを電気的に接続することができる。

上述のように、第１領域１０−１では、半導体膜１５上に第２絶縁膜お１６よびゲート配線１７０Ｗが積層されているが、隣接する低抵抗領域１５ｂから高濃度キャリアが拡散して、第１領域１０−１にもキャリアの高濃度領域Ｃ_H1が形成される。このため、第１領域１０−１の半導体膜１５も、導電体として機能するようになっている。

このように、第１領域１０−１の半導体膜１５の導電性は、低抵抗領域１５ｂからの高濃度キャリアの拡散に依存するため、キャリアの拡散が不十分な場合、半導体膜１５が導電体として機能しなくなるおそれがある。例えば、接続孔Ｈおよびゲート配線１７０Ｗ等に合わせずれが生じ、第１領域１０−１の長さＬ１が大きくなると、十分に高濃度キャリアが拡散されないおそれがある。また、第１領域１０−１の長さＬ１が設計通りであったとしても、高濃度キャリアの拡散に何らかの不具合が生じるおそれもある。

これに対し、半導体装置１では、ゲート配線１７Ｗの幅Ａ₁₇が半導体膜１５の幅Ａ₁₅よりも小さくなっており、第１領域１０−１の半導体膜１５の一部が第２絶縁膜１６およびゲート配線１７Ｗから露出されている。これにより、高濃度領域Ｃ_H1に加えて、露出された部分に由来した高濃度領域（後述の図８Ａの高濃度領域Ｃ_H2）が形成される。

図８Ａは、コンタクト部１０に形成される高濃度領域Ｃ_H1，Ｃ_H2を表したものである。図８Ｂは高濃度領域Ｃ_H1による電流の導通経路、図８Ｃは高濃度領域Ｃ_H2による電流の導通経路をそれぞれ矢印で表している。高濃度領域Ｃ_H2は、例えば半導体膜１５の幅方向の２か所に形成される。このように、高濃度領域Ｃ_H1に加えて、高濃度領域Ｃ_H2が形成されることにより、第１領域１０−１の半導体膜１５のキャリア濃度を十分に高め、電流の導通経路を増やすことができる。つまり、ゲート配線１７Ｗと積層された部分の半導体膜１５が、第１領域１０−１と第２領域１０−２との間で確実に導通する。したがって、合わせずれや高濃度キャリア拡散の不具合が生じたとしても、この影響を抑え、より確実に第１領域１０−１の半導体膜１５を導電体として機能させることが可能となる。

以上説明したように本実施の形態では、第１領域１０−１のゲート配線１７Ｗと半導体膜１５との間に第２絶縁膜１６を設けるようにしたので、ゲート配線１７Ｗを形成する際に第１領域１０−１の半導体膜１５を保護することができる。また、第１領域１０−１の半導体膜１５の一部を、第２絶縁膜１６およびゲート配線１７Ｗから露出させるようにしたので、高濃度領域Ｃ_H1に加えて、高濃度領域Ｃ_H2を形成することができる。よって、第１領域１０−１の半導体膜１５のキャリア濃度を十分に高め、より確実に導電体として機能させることができる。即ち、コンタクト部１０を有する半導体装置１では、コンタクトの安定性を高めることができる。

また、第１領域１０−１の半導体膜１５のキャリア濃度を高めることができるので、コンタクト抵抗を下げることが可能となる。

更に、接続孔Ｈおよびゲート配線１７Ｗ等に合わせずれが生じても、安定して半導体膜１５と下部電極１３とを電気的に接続することができるので、製造の歩留まりを向上させることが可能となる。また、上記のように、コンタクト抵抗を下げることができるので、必要なコンタクト抵抗の値が容易に得られる。即ち、コンタクト抵抗の点でも製造の歩留まりを向上させることができる。

加えて、このように、ゲート配線１７Ｗを介して半導体膜１５と下部電極１３とを電気的に接続するコンタクト部１０は、上記のような簡易な方法で製造することができる。また、半導体膜１５とゲート配線１７Ｗとを接続する第２領域１０−２と、ゲート配線１７Ｗと下部電極１３とを接続する第３領域１０−３とが隣接して配置されているので、半導体装置１の高精細化を実現することが可能となる。

以下、本実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。

＜変形例１＞
図９は、上記第１の実施の形態の変形例１に係るコンタクト部１０の模式的な平面構成を表している。このコンタクト部１０に設けられたゲート配線（ゲート配線１７ＷＴ）は櫛歯状の平面形状を有している。この点を除き、変形例１のコンタクト部１０は上記第１の実施の形態のコンタクト部１０と同様の構成を有し、その作用および効果も同様である。

ゲート配線１７ＷＴは、複数の歯（歯Ｔ）を有しており、歯先が第１領域１０−１に、歯元が第２領域１０−２に配置されている。各々の歯Ｔは、例えば矩形の平面形状を有している。第１領域１０−１の平面視で歯Ｔに重なる部分では、半導体膜１５、第２絶縁膜１６およびゲート配線１７ＷＴがこの順に積層され、隣り合う歯Ｔの間（隙間）部分では、半導体膜１５が第２絶縁膜１６およびゲート配線１７ＷＴから露出されている。ゲート配線１７ＷＴの幅Ａ₁₇は、例えば半導体膜１５の幅Ａ₁₅と同じである。ゲート配線１７ＷＴの幅Ａ₁₇が、半導体膜１５の幅Ａ₁₅よりも小さくなっていてもよく、あるいは、ゲート配線１７ＷＴの幅Ａ₁₇が、半導体膜１５の幅Ａ₁₅よりも大きくなっていてもよい。接続孔Ｈの幅Ａ_Hは、例えば、ゲート配線１７ＷＴの幅Ａ₁₇および半導体膜１５の幅Ａ₁₅よりも大きくなっている。

図１０は、ゲート配線１７ＷＴとともに、半導体膜１５に形成される高濃度領域Ｃ_H1Ｃ_H2を表している。このコンタクト部１０では、高濃度領域Ｃ_H1に加えて、隣り合う歯Ｔの隙間で露出された半導体膜１５に由来する高濃度領域Ｃ_H2が形成される。これにより、上記第１の実施の形態で説明したのと同様に、第１領域１０−１の半導体膜１５のキャリア濃度が高められる。また、複数の歯Ｔを設けることにより、第１の実施の形態のコンタクト部１０に比べて、電流の導通経路を増加させることができる。したがって、第１領域１０−１の半導体膜１５を、より確実に導電体として機能させることができる。

また、第１領域１０−１の長さＬ１を変えずに、高濃度領域Ｃ_H2を増やすことができるので、より高精細な半導体装置１を実現することが可能となる。

ゲート配線１７ＷＴの歯Ｔの歯先は、直線状であってもよく（図９）、図１１に示したように曲線状に丸まった形状であってもよい。

＜変形例２＞
図１２は、上記第１の実施の形態の変形例２に係るコンタクト部１０の模式的な平面構成を表している。このコンタクト部１０に設けられたゲート配線（ゲート配線１７ＷＣ）は十字状の平面形状を有している。この点を除き、変形例２のコンタクト部１０は上記第１の実施の形態のコンタクト部１０と同様の構成を有し、その作用および効果も同様である。

このゲート配線１７ＷＣは、電流の流れる方向（図１２のＸ方向）に延在する基部（基部Ｗ）と、基部Ｗに接続された２つの付加部（付加部Ｃ）とを有している。基部Ｗと付加部Ｃとの接続部分は、第２領域１０−２の接続孔Ｈに配置されている。２つの付加部Ｃは、基部Ｗの延在方向と交差する方向（例えば、図１２のＹ方向）に設けられ、互いに反対方向（図１２の上下方向）に延在している。この２つの付加部Ｃは、例えば矩形の平面形状を有し、第２領域１０−２の接続孔Ｈから接続孔Ｈの外側に延在している。付加部Ｃは、１つであってもよく、３つ以上であってもよい。

半導体膜１５は、この２つの付加部Ｃを含むゲート配線１７ＷＣよりも、広い幅を有している。換言すれば、第２領域１０−２の接続孔Ｈの外側でも、このゲート配線１７ＷＣの付加部Ｃが半導体膜１５上に設けられており、半導体膜１５が、付加部Ｃの延在方向（図１２のＹ方向）および幅方向（図１２のＸ方向）から露出されている。半導体膜１５と付加部Ｃとの間には第２絶縁膜１６が介在している。即ち、第２領域１０−２の接続孔Ｈの外側に、半導体膜１５、第２絶縁膜１６およびゲート配線１７ＷＣ（付加部Ｃ）の積層構造が設けられ、半導体膜１５の一部は第２絶縁膜１６およびゲート配線１７ＷＣから露出されている。

図１３は、ゲート配線１７ＷＣとともに、半導体膜１５に形成される高濃度領域Ｃ_H1Ｃ_H2を表している。このコンタクト部１０では、高濃度領域Ｃ_H1に加えて、第２領域１０−２の接続孔Ｈの外側で露出された半導体膜１５に由来する高濃度領域Ｃ_H2が形成される。これにより、第２領域１０−２の接続孔Ｈの外側の半導体膜１５のキャリア濃度が高められ、第２領域１０−２の接続孔Ｈの外側から接続孔Ｈへの電流の導通経路が形成される。このようなコンタクト部１０では、電流の導通経路を増やすことにより、より確実にコンタクト部１０の半導体膜１５を導電体として機能させることができる。

また、第１領域１０−１の長さＬ１を変えずに、高濃度領域Ｃ_H2を増やすことができるので、高精細な半導体装置１を実現することが可能となる。

基部Ｗの端部および付加部Ｃの端部は、直線状であってもよく（図１２）、図１４に示したように曲線状に丸まった形状であってもよい。

＜第２の実施の形態＞
図１５は、本技術の第２の実施の形態に係るコンタクト部（コンタクト部１０Ａ）の模式的な平面構成を表している。このコンタクト部１０Ａの第１領域１０−１に配置されたゲート配線１７Ｗの延在方向（図１５のＸ方向）の端部（端部Ｅ₁₇）は、その延在方向に対して、斜めに設けられている。この点を除き、第２の実施の形態のコンタクト部１０Ａは上記第１の実施の形態のコンタクト部１０と同様の構成を有し、その作用および効果も同様である。コンタクト部１０Ａの断面構成は、図２（Ｂ）（Ｃ）に示したコンタクト部１０の断面構成と同様である。

第１領域１０−１のゲート配線１７Ｗは、例えば略直角三角形の平面形状を有しており、この直角三角形の斜辺により、端部Ｅ₁₇が形成されている。このようなゲート配線１７Ｗの端部Ｅ₁₇は、平面視で直線状に第１領域１０−１を横切り、第２領域１０−２に食い込むように設けられている。例えば、ゲート配線１７Ｗの幅方向（図１５のＹ方向）の一端の位置Ｐ１で、端部Ｅ₁₇が第２領域１０−２から最も遠い位置（第１領域１０−１の始点）に配置され、ゲート配線１７Ｗの幅方向の他端の位置Ｐ２では、端部Ｅ₁₇が第２領域１０−２に配置されている。第１領域１０−１のうち、ゲート配線１７Ｗが設けられた部分（図１５の右下部）では、半導体膜１５とゲート配線１７Ｗとの間に第２絶縁膜１６が介在している（図２（Ｂ）参照）。第１領域１０−１に設けられた半導体膜１５の一部（図１５の左上部）は、第２絶縁膜１６およびゲート配線１７Ｗから露出されている（図２（Ｃ）参照）。このようなゲート配線１７Ｗでは、その端部Ｅ₁₇から第２領域１０−２までの距離が、互いに異なる複数の値を有している。

図１６を用いて、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離を説明する。例えば位置Ｐ１では、端部Ｅ₁₇から第２領域１０−２までの距離が第１領域１０−１の長さＬ１と同じである。一方、位置Ｐ１と位置Ｐ２との間の位置Ｐ３、即ち、ゲート配線１７Ｗの幅方向の中央近傍では、端部Ｅ₁₇から第２領域１０−２までの距離が長さＬ１よりも短い距離（長さＬｓ）となる。位置Ｐ１から位置Ｐ３（または位置Ｐ２）に近づくにつれて、端部Ｅ₁₇から第２領域１０−２までの距離は、連続的に小さくなっている。換言すれば、ゲート配線１７Ｗには、端部Ｅ₁₇から第２領域１０−２までの距離が、第１領域１０−１の長さＬ１よりも小さくなる位置（例えば、位置Ｐ３）が存在する。このため、長さＬ１で高濃度キャリアの拡散が十分になされなかったとしても、半導体膜１５に効率的に高濃度キャリアが拡散される。以下、これについて説明する。

図１７は、図７と同様の比較例に係るコンタクト部１００の模式的な平面構成を表している。このコンタクト部１００に設けられたゲート配線１７０Ｗの端部（端部Ｅ₁₇₀）は、ゲート配線１７０Ｗの延在方向（図１７のＸ方向）に対して、直交する方向（図１７のＹ方向）に設けられている。したがって、ゲート配線１７０Ｗの端部Ｅ₁₇₀から第２領域１０−２までの距離は、どの位置であっても、第１領域１０−１の長さＬ１と同じとなる。このようなコンタクト部１００では、半導体膜１５に長さＬ１で高濃度キャリアを十分に拡散させることができない場合に、半導体膜１５が導電体として機能せず、半導体膜１５と下部電極１３とのコンタクトが不安定になるおそれがある。

これに対し、コンタクト部１０Ａでは、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離が、より短い位置（例えば、位置Ｐ３）が存在する。これにより、仮に、半導体膜１５に長さＬ１で高濃度キャリアを十分に拡散させることができない場合であっても、より短い距離（例えば、長さＬｓ）で半導体膜１５に高濃度キャリアを効率的に拡散させることが可能となる。したがって、第１領域１０−１の半導体膜１５のキャリア濃度が十分に高められる。

以上説明したように本実施の形態では、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離が、互いに異なる複数の値を有しているので、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離がより短い位置（例えば、位置Ｐ３）で、第１領域１０−１の半導体膜１５に効率的に高濃度キャリアを拡散することができる。よって、第１領域１０−１の半導体膜１５のキャリア濃度を十分に高め、より確実に導体として機能させることができる。即ち、コンタクト部１０Ａを有する半導体装置１では、コンタクトの安定性を高めることができる。また、上記第１の実施の形態のコンタクト部１０と同様に、第１領域１０−１のゲート配線１７Ｗと半導体膜１５との間に第２絶縁膜１６が設けられているので、ゲート配線１７Ｗを形成する際に第１領域１０−１の半導体膜１５を保護することができる。

＜変形例３＞
図１８に示したように、ゲート配線１７Ｗの端部Ｅ₁₇が第２領域１０−２に食い込まず、ゲート配線１７Ｗの端部Ｅ₁₇が全て第１領域１０−１に設けられていてもよい（変形例３）。このとき、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの最小の距離（図１８の位置Ｐ２での距離、長さＬ_E）は、５μｍよりも最も小さくなっていることが好ましい。高濃度キャリアを十分に拡散させるためである。

＜変形例４＞
図１９は、上記第２の実施の形態の変形例４に係るコンタクト部１０Ａの模式的な平面構成を表している。このコンタクト部１０Ａに設けられたゲート配線（ゲート配線１７ＷＳ）は平面視で線対称の形状を有している。この点を除き、変形例４のコンタクト部１Ａ０は上記第２の実施の形態のコンタクト部１０Ａと同様の構成を有し、その作用および効果も同様である。

ゲート配線１７ＷＳは、その延在方向（図１９のＸ方向）に対称軸を有している。ゲート配線１７ＷＳの幅方向（図１９のＹ方向）の両端（位置Ｐ４，Ｐ４’）で、端部Ｅ₁₇が第２領域１０−２から最も遠い位置に配置され、ゲート配線１７ＷＳの幅方向の中央部（位置Ｐ５，Ｐ５’）で、端部Ｅ₁₇が第２領域１０−２に配置されている。位置Ｐ４と位置Ｐ５との間に位置Ｐ６、位置Ｐ４’と位置Ｐ５’との間に位置Ｐ６’がそれぞれ設けられている。位置Ｐ６に対応する点が、位置Ｐ６’である。位置Ｐ６，Ｐ６’では、端部Ｅ₁₇から第２領域１０−２までの距離が互いに等しく、また、第１領域１０−１の長さＬ１よりも小さくなっている。

このように、ゲート配線１７ＷＳの端部Ｅ₁₇から第２領域１０−２までの距離が、２つの位置（例えば位置Ｐ６，Ｐ６’）で等しくなっていてもよい。また、ゲート配線１７ＷＳの平面形状は線対称でなくてもよく、２つ以上の位置でゲート配線１７ＷＳの端部Ｅ₁₇から第２領域１０−２までの距離が等しくなるようにしてもよい。このようなゲート配線１７ＷＳも、上記第２の実施の形態で説明したのと同様に、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離がより短い位置（例えば、位置Ｐ６，Ｐ６’）で、第１領域１０−１の半導体膜１５に効率的に高濃度キャリアを拡散することができる。したがって、第１領域１０−１の半導体膜１５のキャリア濃度を高め、より確実に導体として機能させることができる。

図２０は、平面視で線対称の形状を有するゲート配線１７ＷＳの他の例を表している。このように、ゲート配線１７ＷＳの端部Ｅ₁₇が、曲線状に丸まった形状を有していてもよい。

＜変形例５＞
図２１は、上記第２の実施の形態の変形例５に係るコンタクト部１０Ａの模式的な平面構成を表している。このコンタクト部１０Ａに設けられたゲート配線（ゲート配線１７ＷＴＡ）は櫛歯状の平面形状を有している。この点を除き、変形例５のコンタクト部１０Ａは上記第２の実施の形態のコンタクト部１０Ａと同様の構成を有し、その作用および効果も同様である。

ゲート配線１７ＷＴＡは、複数の歯（歯ＴＡ）を有している。この歯ＴＡは、例えば、略直角三角形の平面形状を有しており、歯ＴＡの頂点、即ち歯先が第１領域１０−１に配置され、歯ＴＡの底辺、即ち歯元が第２領域１０−２に配置されている。したがって、各々の歯ＴＡの斜辺が、第１領域１０−１から第２領域１０−２に向かって設けられ、この歯ＴＡの斜辺により、ゲート配線１７ＷＴＡの端部Ｅ₁₇から第２領域１０−２までの距離が変化するようになっている。

このようなゲート配線１７ＷＴＡも、上記第２の実施の形態で説明したのと同様に、ゲート配線ＷＴＡの端部Ｅ₁₇から第２領域１０−２までの距離がより短い位置で、第１領域１０−１の半導体膜１５に効率的に高濃度キャリアを拡散することができる。また、複数の歯ＴＡを設けることにより、第２の実施の形態のコンタクト部１０Ａに比べて、電流の導通経路を増加させることができる。したがって、第１領域１０−１の半導体膜１５を、より確実に導電体として機能させることができる。

また、第１領域１０−１の長さＬ１を変えずに、電流の導通経路を増やすことができるので、高精細な半導体装置１を実現することが可能となる。

＜変形例６＞
図２２は、上記第２の実施の形態の変形例６に係るコンタクト部１０Ａの模式的な平面構成を表している。このコンタクト部１０Ａに設けられたゲート配線（ゲート配線１７ＷＣＡ）は略星型の平面形状を有している。この点を除き、変形例６のコンタクト部１０Ａは上記第２の実施の形態のコンタクト部１０Ａと同様の構成を有し、その作用および効果も同様である。

このゲート配線１７ＷＣＡは、電流の流れる方向（図２２のＸ方向）に延在する基部（基部ＷＡ）と、基部ＷＡに接続された２つの付加部（付加部ＣＡ）とを有している。基部ＷＡと付加部ＣＡとの接続部は、第２領域１０−２の接続孔Ｈに配置されている。２つの付加部ＣＡは、基部Ｗの延在方向と交差する方向（例えば図２２のＹ方向）に設けられ、互いに反対方向（図２２の上下方向）に延在している。この２つの付加部ＣＡは、例えば略直角三角形の平面形状を有しており、第２領域１０−２に設けられている。付加部ＣＡの底辺が接続孔Ｈに配置され、付加部ＣＡの頂点が接続孔Ｈの外側に配置されている。即ち、ゲート配線１７ＷＣＡ（付加部ＣＡ）の端部Ｅ１７は、第２領域１０−２の接続孔Ｈの外側にも設けられ、付加部ＣＡの斜辺により、端部Ｅ１７から接続孔Ｈまでの距離が変化するようになっている。付加部ＣＡは、１つであってもよく、３つ以上であってもよい。

半導体膜１５は、この２つの付加部ＣＡを含むゲート配線１７ＷＣＡよりも、広い幅を有している。換言すれば、第２領域１０−２の接続孔Ｈの外側でも、このゲート配線１７ＷＣＡの付加部ＣＡが半導体膜１５上に設けられている。この半導体膜１５と付加部ＣＡとの間には第２絶縁膜１６が介在している。第２領域１０−２の接続孔Ｈの外側に設けられた半導体膜１５の一部は、第２絶縁膜１６および付加部ＣＡ（ゲート配線１７ＷＣＡ）から露出されている。

このコンタクト部１０Ａでは、第２領域１０−２の接続孔Ｈの外側に設けられたゲート配線１７ＷＣＡ（付加部ＣＡ）の端部Ｅ１７から接続孔Ｈまでの距離が変化するので、第２領域１０−２の接続孔Ｈの外側からも、より短い距離で高濃度キャリアが拡散される。このため、第２領域１０−２の接続孔Ｈの外側の半導体膜１５のキャリア濃度が高められ、第２領域１０−２の接続孔Ｈの外側から接続孔Ｈへの電流の導通経路が形成される。このようなコンタクト部１０Ａでは、電流の導通経路を増やすことにより、より確実にコンタクト部１０の半導体膜１５を導電体として機能させることができる。

＜適用例１＞
上記実施の形態および変形例において説明した半導体装置）は、例えば表示装置（後述の図２３の表示装置２Ａ）および撮像装置（後述の図２４の撮像装置２Ｂ）等の駆動回路に用いることができる。

図２３は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。

タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置が用いられる。

図２４は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。

タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置が用いられる。

＜電子機器の例＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図２５に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。

電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。

以上、実施の形態等を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。

例えば、上記第２の実施の形態等では、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離が連続的に変化する場合について説明したが、図２６〜図２８に示したように、ゲート配線１７Ｗの端部Ｅ₁₇から第２領域１０−２までの距離が段階的に変化するようにしてもよい。また、図２９に示したように、ゲート配線１７Ｗの端部Ｅ₁₇が平面視で曲線状に設けられていてもよい。

更に、上記実施の形態等では、コンタクト部１０が、トランジスタＴｒと保持容量Ｃｓとを接続する場合を例に挙げて説明したが、コンタクト部１０は、その他の素子間に適用させることも可能である。

上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。

尚、本技術は以下のような構成を取ることも可能である。
（１）
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられた第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを備え、
前記第１領域では、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
半導体装置。
（２）
少なくとも前記第１領域では、前記第１配線の幅が前記半導体膜の幅よりも小さい
前記（１）記載の半導体装置。
（３）
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられ、前記第１領域に端部を有する第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを備え、
前記第１配線の前記端部から前記第２領域までの距離は、互いに異なる複数の値を有する
半導体装置。
（４）
前記第１領域では、前記第１配線の前記端部から前記第２領域までの距離が連続的に変化する
前記（３）記載の半導体装置。
（５）
前記第１領域の前記第１配線は、線対称の平面形状を有している
前記（３）記載の半導体装置。
（６）
前記第１配線の前記端部は平面視で曲線状に丸まっている
前記（３）記載の半導体装置。
（７）
前記第１配線の前記端部は直線状の平面形状を有している
前記（３）ないし（５）のうちいずれか１つに記載の半導体装置。
（８）
前記第１領域の前記第１配線は、直角三角形の平面形状を有する
前記（３）または（４）記載の半導体装置。
（９）
更に、前記第２領域および前記第３領域に設けられた接続孔を有し、
前記接続孔で、前記半導体膜が前記第１配線に接するとともに、前記第２配線が前記第１配線に接している
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
前記接続孔の幅が、前記第１配線の幅よりも大きい
前記（９）記載の半導体装置。
（１１）
前記接続孔の幅が、前記半導体膜の幅よりも大きい
前記（９）または（１０）記載の半導体装置。
（１２）
前記接続孔内で、前記第１配線から露出された前記半導体膜は消失している
前記（１０）記載の半導体装置。
（１３）
前記第２領域は、前記接続孔の外側に、前記半導体膜、前記絶縁膜および前記第１配線を有し、
前記接続孔の外側の前記第２領域でも、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
前記（９）ないし（１２）のうちいずれか１つに記載の半導体装置。
（１４）
更に、前記第２領域および前記第３領域に設けられた接続孔と、
前記第２領域のうち、前記接続孔の外側に配置された前記第１配線の前記端部とを有し、
前記接続孔で、前記半導体膜が前記第１配線に接するとともに、前記第２配線が前記第１配線に接し、
前記接続孔の外側に配置された前記第１配線の前記端部から前記接続孔までの距離が、互いに異なる複数の値を有する
前記（３）記載の半導体装置。
（１５）
前記第１領域の前記第１配線は、櫛歯状の平面形状を有している
前記（１）または（３）記載の半導体装置。
（１６）
更に、トランジスタを有し、
前記半導体膜には、前記トランジスタのチャネル領域が設けられている
前記（１）ないし（１５）のうちいずれか１つに記載の半導体装置。
（１７）
前記トランジスタは、前記基板上に、前記半導体膜、ゲート絶縁膜およびゲート電極をこの順に有し、
前記ゲート絶縁膜は、前記絶縁膜と同一の構成材料を含むとともに、前記絶縁膜と同一の厚みを有し、
前記ゲート電極は、前記第１配線と同一の構成材料を含むとともに、前記第１配線と同一の厚みを有する
前記（１６）記載の半導体装置。
（１８）
更に、保持容量を有し、
前記第２配線は、前記保持容量の一方の電極を構成する
前記（１）ないし（１７）のうちいずれか１つに記載の半導体装置。
（１９）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられた第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを含み、
前記第１領域では、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
表示装置。
（２０）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられ、前記第１領域に端部を有する第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを含み、
前記第１配線の前記端部から前記第２領域までの距離は、互いに異なる複数の値を有する
表示装置。

１…半導体装置、Ｔｒ…トランジスタ、Ｃｓ…保持容量、１０…コンタクト部、１０−１…第１領域、１０−２…第２領域、１０−３…第３領域、１１…基板、１２，１２Ａ，１２Ｂ…ＵＣ膜、１３…下部電極、１４…第１絶縁膜、１５…半導体膜、１５ａ…チャネル領域、１５ｂ…低抵抗領域、１５ｄ…消失領域、１５Ｃ…上部電極、１６…第２絶縁膜、１７…ゲート電極、１７Ｗ，１７ＷＴ，１７ＷＴＡ，１７ＷＣ，１７ＷＣＡ，１７ＷＳ…ゲート配線、１８…金属酸化膜、１９，１９Ａ，１９Ｂ，１９Ｃ…層間絶縁膜、２１…ソース・ドレイン電極、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部、Ｅ₁₇…端部、Ｌ１，Ｌｓ…長さ、Ａ₁₅，Ａ₁₇，Ａ_H…幅、Ｈ…接続孔。

Claims

所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられた第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを備え、
前記第１領域では、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
半導体装置。
少なくとも前記第１領域では、前記第１配線の幅が前記半導体膜の幅よりも小さい
請求項１記載の半導体装置。
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられ、前記第１領域に端部を有する第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを備え、
前記第１配線の前記端部から前記第２領域までの距離は、互いに異なる複数の値を有する
半導体装置。
前記第１領域では、前記第１配線の前記端部から前記第２領域までの距離が連続的に変化する
請求項３記載の半導体装置。
前記第１領域の前記第１配線は、線対称の平面形状を有している
請求項３記載の半導体装置。
前記第１配線の前記端部は平面視で曲線状に丸まっている
請求項３記載の半導体装置。
前記第１配線の前記端部は直線状の平面形状を有している
請求項３記載の半導体装置。
前記第１領域の前記第１配線は、直角三角形の平面形状を有する
請求項３記載の半導体装置。
更に、前記第２領域および前記第３領域に設けられた接続孔を有し、
前記接続孔で、前記半導体膜が前記第１配線に接するとともに、前記第２配線が前記第１配線に接している
請求項１記載の半導体装置。
前記接続孔の幅が、前記第１配線の幅よりも大きい
請求項９記載の半導体装置。
前記接続孔の幅が、前記半導体膜の幅よりも大きい
請求項９記載の半導体装置。
前記接続孔内で、前記第１配線から露出された前記半導体膜は消失している
請求項１０記載の半導体装置。
前記第２領域は、前記接続孔の外側に、前記半導体膜、前記絶縁膜および前記第１配線を有し、
前記接続孔の外側の前記第２領域でも、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
請求項９記載の半導体装置。
更に、前記第２領域および前記第３領域に設けられた接続孔と、
前記第２領域のうち、前記接続孔の外側に配置された前記第１配線の前記端部とを有し、
前記接続孔で、前記半導体膜が前記第１配線に接するとともに、前記第２配線が前記第１配線に接し、
前記接続孔の外側に配置された前記第１配線の前記端部から前記接続孔までの距離が、互いに異なる複数の値を有する
請求項３記載の半導体装置。
前記第１領域の前記第１配線は、櫛歯状の平面形状を有している
請求項１記載の半導体装置。
更に、トランジスタを有し、
前記半導体膜には、前記トランジスタのチャネル領域が設けられている
請求項１記載の半導体装置。
前記トランジスタは、前記基板上に、前記半導体膜、ゲート絶縁膜およびゲート電極をこの順に有し、
前記ゲート絶縁膜は、前記絶縁膜と同一の構成材料を含むとともに、前記絶縁膜と同一の厚みを有し、
前記ゲート電極は、前記第１配線と同一の構成材料を含むとともに、前記第１配線と同一の厚みを有する
請求項１６記載の半導体装置。
更に、保持容量を有し、
前記第２配線は、前記保持容量の一方の電極を構成する
請求項１記載の半導体装置。
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられた第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを含み、
前記第１領域では、前記半導体膜の一部が前記絶縁膜および前記第１配線から露出されている
表示装置。
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
所定の方向に沿って、第１領域、第２領域および第３領域がこの順に隣接して設けられた基板と、
前記基板上の前記第１領域、前記第２領域および前記第３領域に設けられ、前記第１領域に端部を有する第１配線と、
少なくとも一部に低抵抗領域を有し、かつ、前記第１領域では、前記第１配線と前記基板との間に設けられるとともに、前記第２領域では、前記第１配線に接する半導体膜と、
前記半導体膜よりも、前記基板に近い位置に設けられ、前記第３領域で前記第１配線に接する第２配線と、
前記第１領域の前記第１配線と前記半導体膜との間に設けられた絶縁膜とを含み、
前記第１配線の前記端部から前記第２領域までの距離は、互いに異なる複数の値を有する
表示装置。