JP2005158934A - 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 - Google Patents
複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2005158934A JP2005158934A JP2003393779A JP2003393779A JP2005158934A JP 2005158934 A JP2005158934 A JP 2005158934A JP 2003393779 A JP2003393779 A JP 2003393779A JP 2003393779 A JP2003393779 A JP 2003393779A JP 2005158934 A JP2005158934 A JP 2005158934A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- composite semiconductor
- single crystal
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 基板の反りや割れの発生がなく、歪みのない半導体膜を得ることができる複合半導体基板、および複合半導体基板の製造方法、複合半導体基板を用いた電気光学装置用基板、電気光学装置用基板を用いた電気光学装置、電気光学装置を用いた電子機器を提供する。
【解決手段】 少なくとも表面が絶縁性を有する支持基板550の両面に、半導体層220が設けられていることを特徴とする。
【選択図】 図4
【解決手段】 少なくとも表面が絶縁性を有する支持基板550の両面に、半導体層220が設けられていることを特徴とする。
【選択図】 図4
Description
本発明は、複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器に関する。
絶縁体層上に設けられたシリコン層を半導体装置の形成に利用するSOI(Silicon On Insulator)技術は、α線耐性、ラッチアップ特性、あるいはショートチャネルの抑制効果など、通常の単結晶シリコン基板では達成し得ない優れた特性を示すため、半導体装置の高集積化等を目的としてその開発が進められている。
このようなSOI構造(絶縁体層上にシリコン層を形成した構造)を形成する方法としては、例えば単結晶シリコン基板の貼り合わせによる方法がある。一般に貼り合わせ法と呼ばれるこの方法は、シリコン層としての単結晶シリコン基板と絶縁体層としての支持基板とを酸化膜を介して重ね合わせ、基板表面のOH基を利用して室温程度で貼り合わせた後、単結晶シリコン基板を研削や研磨、またはエッチングによって薄膜化し、続いて600℃〜1200℃程度の熱処理によってシロキサン結合(Si−O−Si)させ、貼り合わせ強度を上げて単結晶シリコン層を支持基板上に形成するものである。この手法によれば、単結晶シリコン基板を直接薄膜化するので、シリコン薄膜が結晶性に優れたものとなり、したがって高性能のデバイスを作製することが可能となる。
また、この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、400〜700℃程度の熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離し、次に1100℃程度までの熱処理で貼り合わせ強度を上げる手法が知られている。
上述した貼り合せ法として、例えば、1枚の単結晶シリコン基板の両面に2枚のシリコン支持基板を貼り合わせた後、単結晶基板を分割してシリコン支持基板上に単結晶シリコン基板を貼り合わせた貼り合せ基板を同時に2枚形成し、効率よく貼り合わせ基板を製造する技術が知られている(例えば、特許文献1参照。)。
特開平11−121310号公報
上述した貼り合せ法として、例えば、1枚の単結晶シリコン基板の両面に2枚のシリコン支持基板を貼り合わせた後、単結晶基板を分割してシリコン支持基板上に単結晶シリコン基板を貼り合わせた貼り合せ基板を同時に2枚形成し、効率よく貼り合わせ基板を製造する技術が知られている(例えば、特許文献1参照。)。
しかしながら、上述した特許文献1の技術では、例えば石英基板のような単結晶シリコン基板と異なる熱膨張率を有する基板を支持基板に用いると、熱が加えられたときに、熱膨張率の違いにより支持基板および単結晶シリコン基板からなる貼り合せ基板に反りが発生する恐れがあった。
このように貼り合わせ基板に反りが発生すると、単結晶シリコン基板に歪み、スリップ、格子欠陥などが入る恐れがあった。また、貼り合せ基板自身にクラックが入ったり、あるいは割れたりする恐れがあった。さらには、単結晶シリコン基板にトランジスタなどを作りこむ際の露光工程において、貼り合せ基板の反りによって基板のチャックが困難となり、基板のアライメントが困難となる恐れがあった。
このように貼り合わせ基板に反りが発生すると、単結晶シリコン基板に歪み、スリップ、格子欠陥などが入る恐れがあった。また、貼り合せ基板自身にクラックが入ったり、あるいは割れたりする恐れがあった。さらには、単結晶シリコン基板にトランジスタなどを作りこむ際の露光工程において、貼り合せ基板の反りによって基板のチャックが困難となり、基板のアライメントが困難となる恐れがあった。
本発明は、上記の課題を解決するためになされたものであって、基板の反りや割れの発生がなく、歪みのない半導体膜を得ることができる複合半導体基板、および複合半導体基板の製造方法、複合半導体基板を用いた電気光学装置用基板、電気光学装置用基板を用いた電気光学装置、電気光学装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明の複合半導体基板は、少なくとも表面が絶縁性を有する支持基板の両面に、半導体層が設けられていることを特徴とする。
すなわち、本発明の複合半導体基板は、支持基板の両面に半導体層が設けられているため、例えば、支持基板と半導体層との熱膨張係数が異なっていても、支持基板の両面に設けられた半導体層同士が複合半導体基板を曲げようとする応力を打ち消しあうことができる。そのため、複合半導体基板の反りの発生を防止することができ、反りに起因する複合半導体基板の割れを防止することができる。
また、複合半導体基板の反りを防止できるため、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
また、複合半導体基板の反りを防止できるため、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
上記の構成を実現するために、より具体的には、半導体層の厚さが略同一であることが望ましい。
この構成によれば、支持基板の両面に設けられた半導体層の厚さが略同一であるため、例えば、支持基板と半導体層との熱膨張率の違いに起因する複合半導体基板を曲げようとする応力が略同一となる。そのため、上記応力が略完全に打ち消しあい複合半導体基板の反りをより確実に防止することができる。
この構成によれば、支持基板の両面に設けられた半導体層の厚さが略同一であるため、例えば、支持基板と半導体層との熱膨張率の違いに起因する複合半導体基板を曲げようとする応力が略同一となる。そのため、上記応力が略完全に打ち消しあい複合半導体基板の反りをより確実に防止することができる。
上記の構成を実現するために、より具体的には、支持基板が透明絶縁基板であってもよい。
この構成によれば、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を電気光学装置に用いることができる。
この構成によれば、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を電気光学装置に用いることができる。
本発明の複合半導体基板の製造方法は、少なくとも1枚の半導体基板と、少なくとも1枚の支持基板と、を含む3枚の基板を貼り合せる貼り合せ工程と、半導体基板の一部を剥離して残りの部分を残存させ、支持基板上に半導体基板を残存させた部分からなる半導体層を形成する剥離工程と、を有し、貼り合せ工程において貼り合わされた基板の中央の基板の熱膨張係数が、他の2枚の基板の熱膨張係数よりも大きく、または小さくなるように貼り合わせることを特徴とする。
すなわち、本発明の複合半導体基板の製造方法では、3枚貼り合わせた基板の中央の基板の熱膨張係数が、他の2枚の基板の熱膨張率よりも大きい、または小さいため、熱膨張係数の違いに起因する複合半導体基板を曲げようとする応力が、相反する方向に働き互いに打ち消しあう。そのため、複合半導体基板の反りの発生を防止することができ、反りに起因する複合半導体基板の割れを防止することができる。
また、複合半導体基板の反りを防止できるため、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
また、複合半導体基板の反りを防止できるため、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
上記の構成を実現するために、より具体的には、他の基板の熱膨張係数が略同一であることが望ましい。
この構成によれば、他の基板の熱膨張係数が略同一であるため、中央の基板と他の基板の熱膨張係数の違いに起因する複合半導体基板を曲げようとする応力が略同一となる。そのため、上記応力が略完全に打ち消しあい複合半導体基板の反りをより確実に防止することができる。
この構成によれば、他の基板の熱膨張係数が略同一であるため、中央の基板と他の基板の熱膨張係数の違いに起因する複合半導体基板を曲げようとする応力が略同一となる。そのため、上記応力が略完全に打ち消しあい複合半導体基板の反りをより確実に防止することができる。
上記の構成を実現するために、より具体的には、中央の基板が半導体基板であり、他の基板が透明絶縁基板であってもよい。
この構成によれば、例えば、半導体基板に単結晶シリコン基板を用い、他の基板に石英基板を用いたとすると、単結晶シリコン基板よりも熱膨張係数が小さい石英基板を単結晶シリコン基板の両側から貼り付けている。この状態で熱が加えられると、石英基板の熱による伸びは単結晶シリコン基板よりも小さいため、単結晶シリコン基板の両端を石英基板側に曲げようとする応力が働く。しかし、石英基板は単結晶シリコン基板の両側に貼り付けられているため、上記応力は互いに打ち消しあい、複合半導体基板の反りの発生を防止することができる。
また、同時に2枚の透明絶縁基板の上に半導体層を形成することができるため、複合半導体基板の製造効率を向上させることができる。
また、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
この構成によれば、例えば、半導体基板に単結晶シリコン基板を用い、他の基板に石英基板を用いたとすると、単結晶シリコン基板よりも熱膨張係数が小さい石英基板を単結晶シリコン基板の両側から貼り付けている。この状態で熱が加えられると、石英基板の熱による伸びは単結晶シリコン基板よりも小さいため、単結晶シリコン基板の両端を石英基板側に曲げようとする応力が働く。しかし、石英基板は単結晶シリコン基板の両側に貼り付けられているため、上記応力は互いに打ち消しあい、複合半導体基板の反りの発生を防止することができる。
また、同時に2枚の透明絶縁基板の上に半導体層を形成することができるため、複合半導体基板の製造効率を向上させることができる。
また、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
上記の構成を実現するために、より具体的には、中央の基板が透明絶縁基板であり、他の基板が半導体基板であってもよい。
この構成によれば、例えば、半導体基板に単結晶シリコン基板を用い、他の基板に石英基板を用いたとすると、石英基板よりも熱膨張係数の大きな単結晶シリコン基板を石英基板の両側から貼り付けている。この状態で熱が加えられると、石英基板の熱による伸びは単結晶シリコン基板よりも小さいため、単結晶シリコン基板の両端を石英基板側に曲げようとする応力が働く。しかし、石英基板は単結晶シリコン基板の両側に貼り付けられているため、上記応力は互いに打ち消しあい、複合半導体基板の反りの発生を防止することができる。
また、透明絶縁基板の両面に半導体層が形成された複合半導体基板となるため、複合半導体基板の製造工程以後の工程(例えば半導体層の層厚をさらに薄くする工程など)で複合半導体基板に熱を加えられても、複合半導体基板の反りや割れの発生を防止でき、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
また、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
この構成によれば、例えば、半導体基板に単結晶シリコン基板を用い、他の基板に石英基板を用いたとすると、石英基板よりも熱膨張係数の大きな単結晶シリコン基板を石英基板の両側から貼り付けている。この状態で熱が加えられると、石英基板の熱による伸びは単結晶シリコン基板よりも小さいため、単結晶シリコン基板の両端を石英基板側に曲げようとする応力が働く。しかし、石英基板は単結晶シリコン基板の両側に貼り付けられているため、上記応力は互いに打ち消しあい、複合半導体基板の反りの発生を防止することができる。
また、透明絶縁基板の両面に半導体層が形成された複合半導体基板となるため、複合半導体基板の製造工程以後の工程(例えば半導体層の層厚をさらに薄くする工程など)で複合半導体基板に熱を加えられても、複合半導体基板の反りや割れの発生を防止でき、半導体層に歪みやスリップ、格子欠陥が入ることを防止することができる。
また、支持基板に透明絶縁基板を用いているため、複合半導体基板に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
上記の構成を実現するために、より具体的には、貼り合せ工程の前に、半導体基板にイオンを注入してイオン注入領域を形成するイオン注入工程を含み、剥離工程において、半導体基板に加熱処理を施すことによりイオン注入領域から半導体基板の剥離を行い、イオン注入工程における、イオンの注入深さが略同一であってもよい。
この構成によれば、半導体基板へのイオン注入深さが略同一であるので、イオン注入領域の形成深さも略同一となる。そのため、半導体基板を剥離して形成される半導体層の層厚も略同一とすることができる。
この構成によれば、半導体基板へのイオン注入深さが略同一であるので、イオン注入領域の形成深さも略同一となる。そのため、半導体基板を剥離して形成される半導体層の層厚も略同一とすることができる。
本発明の電気光学装置用基板は、上記本発明の複合半導体基板、または上記本発明の複合半導体基板の製造方法によって製造された複合半導体基板に、半導体層からなる素子が備えられていることを特徴とする。
すなわち、本発明の電気光学装置用基板は、上記本発明の複合半導体基板を備えているため、複合半導体基板の反りや割れがなく、半導体層の歪み等がないことから、不良品の発生を防止することができる。
すなわち、本発明の電気光学装置用基板は、上記本発明の複合半導体基板を備えているため、複合半導体基板の反りや割れがなく、半導体層の歪み等がないことから、不良品の発生を防止することができる。
本発明の電気光学装置は、上記本発明の電気光学装置用基板を備えることを特徴とする。
すなわち、本発明の電気光学装置は、上記本発明の電気光学装置用基板を備えているため、電気光学装置用基板の反りや割れがなく、半導体層の歪み等がないことから、不良品の発生を防止することができる。
すなわち、本発明の電気光学装置は、上記本発明の電気光学装置用基板を備えているため、電気光学装置用基板の反りや割れがなく、半導体層の歪み等がないことから、不良品の発生を防止することができる。
本発明の電子機器は、上記本発明の電気光学装置を備えることを特徴とする。
すなわち、本発明の電子機器は、上記本発明の電気光学装置を備えていることから不良品の発生を防止することができる。
すなわち、本発明の電子機器は、上記本発明の電気光学装置を備えていることから不良品の発生を防止することができる。
〔第1の実施の形態〕
以下、本発明に係る複合半導体基板600(第1の実施の形態)の製造工程について図1および図2を参照して説明する。
複合半導体基板600の製造工程は、酸化膜形成工程、イオン注入工程、貼り合せ工程、剥離工程、平滑化工程、から概略構成されており、各工程を上述した順に行っている。なお、複合半導体基板1の製造工程は、各工程を上述の順に行ってもよいが、各工程の順を適宜変更してもよいし、後述する各工程内の手順を適宜変更してもよい。
図1(a)、(b)および図2(a)、(b)、(c)は、それぞれ第1の実施の形態に係るSOI構造の複合半導体基板600の製造方法を示す工程断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材ごとに縮尺を適宜異ならせてある。
以下、本発明に係る複合半導体基板600(第1の実施の形態)の製造工程について図1および図2を参照して説明する。
複合半導体基板600の製造工程は、酸化膜形成工程、イオン注入工程、貼り合せ工程、剥離工程、平滑化工程、から概略構成されており、各工程を上述した順に行っている。なお、複合半導体基板1の製造工程は、各工程を上述の順に行ってもよいが、各工程の順を適宜変更してもよいし、後述する各工程内の手順を適宜変更してもよい。
図1(a)、(b)および図2(a)、(b)、(c)は、それぞれ第1の実施の形態に係るSOI構造の複合半導体基板600の製造方法を示す工程断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材ごとに縮尺を適宜異ならせてある。
酸化膜形成工程では、まず図1(a)に示すように、厚さが例えば750μmの単結晶シリコン基板(半導体基板、基板)200を用意し、第1の面201および第2の面202に鏡面加工を施す。そして、単結晶シリコン基板200の少なくとも第1の面201および第2の面202の全面に、シリコン酸化膜210を形成する。本実施の形態においては、単結晶シリコン基板200の周囲全面にシリコン酸化膜210が形成される。
このシリコン酸化膜210は、後述する貼り合せ工程において第1の面201および第2の面202が親水性となる厚さ以上であればよく、本実施の形態では200nm程度に形成する。
このシリコン酸化膜210は、後述する貼り合せ工程において第1の面201および第2の面202が親水性となる厚さ以上であればよく、本実施の形態では200nm程度に形成する。
イオン注入工程では、図1(b)に示すように、単結晶シリコン基板200の第1の面201側および第2の面202側から水素イオンもしくはヘリウムイオンを略同じ条件で注入する。その結果、単結晶シリコン基板200の内部には、図1(b)において破線で示すように、第1の面201側および第2の面202側に略同じ進入深さ分布を備えるイオン注入領域203が形成される。このときのイオン注入条件としては、例えば加速エネルギーを60〜150keV、ドーズ量を5×1016cm−2〜10×1016cm−2とすることが好ましい。
なお、第1の面201側および第2の面202側への水素イオン注入条件は、上述のように略同一でもよいし、異なっていてもよい。
なお、第1の面201側および第2の面202側への水素イオン注入条件は、上述のように略同一でもよいし、異なっていてもよい。
貼り合せ工程では、図2(a)に示すように、2枚の支持基板(透明絶縁基板、基板)500を準備する。本実施の形態においては、SiO2を主成分とする石英基板を支持基板500として使用し、支持基板500の一方の面をCMP法などによって研磨し、平坦化して接合面501を形成する。
なお、支持基板500は、上述のように石英基板を用いてもよいが、表面全体にスパッタリング法、CVD法などにより、シリコン酸化膜、NSG(ノンドープトシリケートガラス)などの酸化膜(絶縁層)を形成したシリコン支持基板を用いてもよい。このときの酸化膜の膜厚は、約400〜1000nm程度が好ましく、さらには800nm程度が好ましい。
なお、支持基板500は、上述のように石英基板を用いてもよいが、表面全体にスパッタリング法、CVD法などにより、シリコン酸化膜、NSG(ノンドープトシリケートガラス)などの酸化膜(絶縁層)を形成したシリコン支持基板を用いてもよい。このときの酸化膜の膜厚は、約400〜1000nm程度が好ましく、さらには800nm程度が好ましい。
ここで、シリコン酸化膜210は、単結晶シリコン基板200と支持基板500との密着性を確保するために形成されたものである。支持基板500として、本実施の形態で用いている石英などの透光性材料からなる基板を用いた場合、得られた複合半導体基板を透過型の電気光学装置、例えば透過型の液晶装置(ライトバルブ)などに応用することができる。
次に、単結晶シリコン基板200を洗浄し、第1の面201および第2の面202に親水性に保たせる。同様に支持基板500の接合面501も洗浄して親水性に保たせる。その後、図2(b)に示すように、単結晶シリコン基板200の第1の面201および第2の面202と、2枚の支持基板500の接合面501とを接触させる。そして、シリコン酸化膜210を介して単結晶シリコン基板200を支持基板500に室温から200℃程度で貼り合わせる。すると、基板表面のOH基の作用により単結晶シリコン基板200と支持基板500とがシリコン酸化膜210を介して貼り合わされる。
剥離工程では、図2(c)に示すように、貼り合わされた単結晶シリコン基板200と支持基板500とを、窒素、アルゴンなどの不活性ガス雰囲気中で350℃〜600℃の熱処理を施すことにより、イオン注入領域203の位置で単結晶シリコン基板200を剥離する。これにより、支持基板500の上にはシリコン酸化膜210を介して単結晶シリコン層(半導体層)220が形成され、2枚の複合半導体基板600が形成される。
この剥離現象は、イオン注入領域203に形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、イオン注入領域203におけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、前記イオン濃度のピーク位置、つまりイオン注入領域203と略一致する。
なお、剥離した後の単結晶シリコン基板200については、そのまま別のSOI基板作製に用いることができる。
この剥離現象は、イオン注入領域203に形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、イオン注入領域203におけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、前記イオン濃度のピーク位置、つまりイオン注入領域203と略一致する。
なお、剥離した後の単結晶シリコン基板200については、そのまま別のSOI基板作製に用いることができる。
複合半導体基板600には、その後700℃から1200℃の熱処理が施され、支持基板500と単結晶シリコン層220との接合強度が高められる。
また、単結晶シリコン層220の表面は、イオン注入領域203の欠陥層による数nm程度の凹凸を有するため、CMP法により欠陥層やマイクロキャビティの残渣を除去する平滑化工程が行われる。
また、単結晶シリコン層220の表面は、イオン注入領域203の欠陥層による数nm程度の凹凸を有するため、CMP法により欠陥層やマイクロキャビティの残渣を除去する平滑化工程が行われる。
上記の構成によれば、石英基板よりも熱膨張係数の大きい単結晶シリコン基板200の両面に石英基板からなる支持基板500を貼り合わせたので、剥離工程における熱処理においても、単結晶シリコン基板200と支持基板500との貼り合わせ基板に反りが発生することを防止できる。つまり、支持基板500の熱による伸びは単結晶シリコン基板200よりも小さいため、単結晶シリコン基板200の両端を支持基板500側に曲げようとする応力が働く。しかし、支持基板500は単結晶シリコン基板200の両面に貼り付けられているため、上記応力は互いに打ち消しあい、単結晶シリコン基板200と支持基板500との貼り合わせ基板の反りの発生を防止することができる。
その結果、複合半導体基板600の反りの発生を防止することができ、反りに起因する複合半導体基板600の割れを防止することができる。また、複合半導体基板600の反りを防止できるため、単結晶シリコン層220に歪みやスリップ、格子欠陥が入ることを防止することができる。
さらには、複合半導体基板600は反りが少ないため、単結晶シリコン層220にトランジスタなどの素子を作り込む際の露光工程において、チャックできないという問題を回避することができる。また、露光時のアライメントを行いやすくすることができる。
その結果、複合半導体基板600の反りの発生を防止することができ、反りに起因する複合半導体基板600の割れを防止することができる。また、複合半導体基板600の反りを防止できるため、単結晶シリコン層220に歪みやスリップ、格子欠陥が入ることを防止することができる。
さらには、複合半導体基板600は反りが少ないため、単結晶シリコン層220にトランジスタなどの素子を作り込む際の露光工程において、チャックできないという問題を回避することができる。また、露光時のアライメントを行いやすくすることができる。
また、同時に2枚の支持基板500の上に単結晶シリコン層220を形成することができるため、複合半導体基板600の製造効率を向上させることができる。
支持基板500に透光性を有する石英基板を用いているため、複合半導体基板600に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
支持基板500に透光性を有する石英基板を用いているため、複合半導体基板600に透光性を持たせることができ、複合半導体基板を光透過型の電気光学装置に用いることができる。
〔第2の実施の形態〕
次に、本発明に係る複合半導体基板650(第2の実施の形態)の製造工程について図3および図4を参照して説明する。
本実施の形態、つまり複合半導体基板2の製造工程の基本構成は、第1の実施の形態と同様であるが、第1の実施の形態とは、単結晶シリコン基板と支持基板との貼り合わせ順序が異なっている。よって、本実施の形態においては、図3および図4を用いて貼り合せ工程周辺のみを説明し、第1の実施の形態と同じ部分の説明を省略する。
図3(a)、(b)および図2(a)、(b)、(c)は、それぞれ第2の実施の形態に係るSOI構造の複合半導体基板650の製造方法を示す工程断面図である。
次に、本発明に係る複合半導体基板650(第2の実施の形態)の製造工程について図3および図4を参照して説明する。
本実施の形態、つまり複合半導体基板2の製造工程の基本構成は、第1の実施の形態と同様であるが、第1の実施の形態とは、単結晶シリコン基板と支持基板との貼り合わせ順序が異なっている。よって、本実施の形態においては、図3および図4を用いて貼り合せ工程周辺のみを説明し、第1の実施の形態と同じ部分の説明を省略する。
図3(a)、(b)および図2(a)、(b)、(c)は、それぞれ第2の実施の形態に係るSOI構造の複合半導体基板650の製造方法を示す工程断面図である。
酸化膜形成工程では、まず図3(a)に示すように、単結晶シリコン基板(半導体基板、基板)250を2枚用意し、それぞれ第1の面251に鏡面加工を施す。そして、単結晶シリコン基板250の少なくとも第1の面251の全面に、シリコン酸化膜210を形成する。本実施の形態においては、単結晶シリコン基板250の周囲全面にシリコン酸化膜210が形成される。
イオン注入工程では、図3(b)に示すように、単結晶シリコン基板250の第1の面251側から水素イオンもしくはヘリウムイオンを、2枚の単結晶シリコン基板250に対して略同じ条件で注入する。その結果、単結晶シリコン基板250の内部には、図3(b)において破線で示すように、第1の面251側に進入深さ分布を備えるイオン注入領域253が形成される。このときのイオン注入条件としては、例えば加速エネルギーを60〜150keV、ドーズ量を5×1016cm−2〜10×1016cm−2とすることが好ましい。
なお、2枚の単結晶シリコン基板250への水素イオン注入条件は、上述のように略同一でもよいし、異なっていてもよい。
なお、2枚の単結晶シリコン基板250への水素イオン注入条件は、上述のように略同一でもよいし、異なっていてもよい。
貼り合せ工程では、図4(a)に示すように、1枚の支持基板(透明絶縁基板、基板)550を準備する。本実施の形態においては、SiO2を主成分とする石英基板を支持基板550として使用し、支持基板550の両面をCMP法などによって研磨し、平坦化して接合面551を形成する。
次に、単結晶シリコン基板250を洗浄し、第1の面251に親水性に保たせる。同様に支持基板550の接合面551も洗浄して親水性に保たせる。その後、図4(b)に示すように、2枚の単結晶シリコン基板250の第1の面251と、1枚の支持基板550の接合面551とを接触させる。そして、シリコン酸化膜210を介して単結晶シリコン基板250を支持基板550に室温から200℃程度で貼り合わせる。すると、基板表面のOH基の作用により単結晶シリコン基板250と支持基板550とがシリコン酸化膜210を介して貼り合わされる。
次に、単結晶シリコン基板250を洗浄し、第1の面251に親水性に保たせる。同様に支持基板550の接合面551も洗浄して親水性に保たせる。その後、図4(b)に示すように、2枚の単結晶シリコン基板250の第1の面251と、1枚の支持基板550の接合面551とを接触させる。そして、シリコン酸化膜210を介して単結晶シリコン基板250を支持基板550に室温から200℃程度で貼り合わせる。すると、基板表面のOH基の作用により単結晶シリコン基板250と支持基板550とがシリコン酸化膜210を介して貼り合わされる。
剥離工程では、図4(c)に示すように、貼り合わされた単結晶シリコン基板250と支持基板550とを、窒素、アルゴンなどの不活性ガス雰囲気中で350℃〜600℃の熱処理を施すことにより、イオン注入領域253の位置で単結晶シリコン基板250を剥離する。これにより、支持基板550の上にはシリコン酸化膜210を介して単結晶シリコン層220が形成され、複合半導体基板650の両面に単結晶シリコン層220が形成される。
なお、剥離した後の単結晶シリコン基板250については、そのまま別のSOI基板作製に用いることができる。
なお、剥離した後の単結晶シリコン基板250については、そのまま別のSOI基板作製に用いることができる。
なお、複合半導体基板650は、両面に単結晶シリコン層220が形成されたまま電気光学装置や電子機器に用いてもよいし、単結晶シリコン層220の層厚を酸化、エッチングしてさらに薄くする犠牲酸化工程において、一方の単結晶シリコン層220をレジストで覆い、エッチングにより他方の単結晶シリコン層220を除去してもよい。
上記の構成によれば、石英基板よりも熱膨張係数の大きな単結晶シリコン基板250を支持基板550の両面に貼り合わせたので、剥離工程における熱処理においても、単結晶シリコン基板250と支持基板550との貼り合わせ基板に反りが発生することを防止できる。つまり、単結晶シリコン基板250は支持基板550の両面に貼り付けられているため、上記貼り合わせ基板を曲げようとする応力は互いに打ち消しあい、単結晶シリコン基板250と支持基板550との貼り合わせ基板の反りの発生を防止することができる。
その結果、複合半導体基板650の反りの発生を防止することができ、反りに起因する複合半導体基板650の割れを防止することができる。また、複合半導体基板650の反りを防止できるため、単結晶シリコン層220に歪みやスリップ、格子欠陥が入ることを防止することができる。
その結果、複合半導体基板650の反りの発生を防止することができ、反りに起因する複合半導体基板650の割れを防止することができる。また、複合半導体基板650の反りを防止できるため、単結晶シリコン層220に歪みやスリップ、格子欠陥が入ることを防止することができる。
また、複合半導体基板650は、支持基板550の両面に単結晶シリコン層220が形成されているため、複合半導体基板650の製造工程以後の工程(例えば単結晶シリコン層220の層厚をさらに薄くする犠牲酸化工程など)で複合半導体基板650に熱を加えられても、複合半導体基板650の反りや割れの発生を防止でき、単結晶シリコン層220に歪みやスリップ、格子欠陥が入ることを防止することができる。
〔電気光学装置への適用〕
上記の第1の実施の形態および第2の実施の形態で説明した複合半導体基板の製造方法を各種半導体装置の製造に適用することができる。そこで、本実施形態では、第1の実施の形態で説明した複合半導体基板600を用いて、液晶装置(電気光学装置)のアクティブマトリクス基板(半導体装置)を構成した例を説明する。
上記の第1の実施の形態および第2の実施の形態で説明した複合半導体基板の製造方法を各種半導体装置の製造に適用することができる。そこで、本実施形態では、第1の実施の形態で説明した複合半導体基板600を用いて、液晶装置(電気光学装置)のアクティブマトリクス基板(半導体装置)を構成した例を説明する。
(液晶装置の全体構成)
図5は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図6は、対向基板を含めて示す図5のH−H′断面図である。
図5において、液晶装置100のアクティブマトリクス基板10の上には、シール材52がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁53が形成されている。シール材52の外側の領域には、データ線駆動回路101および外部入力端子102がアクティブマトリクス基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って形成されている。
図5は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図6は、対向基板を含めて示す図5のH−H′断面図である。
図5において、液晶装置100のアクティブマトリクス基板10の上には、シール材52がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁53が形成されている。シール材52の外側の領域には、データ線駆動回路101および外部入力端子102がアクティブマトリクス基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って形成されている。
走査線に供給される走査信号の遅延が問題にならない場合には、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。例えば、奇数列のデータ線は画像表示領域10aの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域10aの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路101の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。さらにアクティブマトリクス基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、さらに、額縁53の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板20のコーナー部の少なくとも1箇所においては、アクティブマトリクス基板10と対向基板20との間で電
気的導通をとるための上下導通材106が形成されている。
気的導通をとるための上下導通材106が形成されている。
そして、図6に示すように、図5に示したシール材52とほぼ同じ輪郭をもつ対向基板20がこのシール材52によりアクティブマトリクス基板10に固着されている。なお、シール材52は、アクティブマトリクス基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
詳しくは後述するが、アクティブマトリクス基板10には、画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、アクティブマトリクス基板10に形成されている画素電極(後述する)の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜23が形成され、その上層側には、ITO膜からなる対向電極21が形成されている。
このように形成した液晶装置は、例えば、後述する投射型液晶表示装置(液晶プロジェクタ)において使用される。この場合、3枚の液晶装置100がRGB用のライトバルブとして各々使用され、各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置100にはカラーフィルタが形成されていない。
ただし、対向基板20において各画素電極9aに対向する領域にRGBのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー液晶表示装置として用いることができる。
さらに、対向基板20に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極9aに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板20に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
(液晶装置100の構成および動作)
次に、アクティブマトリクス型の液晶装置(電気光学装置)の電気的構成および動作について、図7から図9を参照して説明する。
次に、アクティブマトリクス型の液晶装置(電気光学装置)の電気的構成および動作について、図7から図9を参照して説明する。
図7は、液晶装置100の画像表示領域10aを構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図8は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図9は、図8のA−A′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図7において、液晶装置100の画像表示領域10aにおいて、マトリクス状に形成された複数の画素の各々には、画素電極9a、および画素電極9aを制御するための画素スイッチング用のTFT30が形成されており、画素信号を供給するデータ線6aが該TFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2・・・Snは、この順に線順次に供給する。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2・・・Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのオン状態とすることにより、データ線6aから供給される画素信号S1、S2・・・Snを各画素に所定のタイミングで書き込む。このようにして画素電極9aを介して液晶に書き込まれた所定レベルの画素信号S1、S2、・・・Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70(キャパシタ)を付加することがある。この蓄積容量70によって、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量70を形成する方法としては、容量を形成するための配線である容量線3bとの間に形成する場合、あるいは前段の走査線3aとの間に形成する場合もいずれであってもよい。
図8において、液晶装置100のアクティブマトリクス基板10上には、マトリクス状に複数の透明な画素電極9a(点線で囲まれた領域)が各画素毎に形成され、画素電極9aの縦横の境界領域に沿ってデータ線6a(一点鎖線で示す)、走査線3a(実線で示す)、および容量線3b(実線で示す)が形成されている。
図9に示すように、液晶装置100は、アクティブマトリクス基板10と、これに対向配置される対向基板20とを備えている。
図9に示すように、液晶装置100は、アクティブマトリクス基板10と、これに対向配置される対向基板20とを備えている。
本形態において、アクティブマトリクス基板10の基体は、後述する複合半導体基板600からなり、対向基板20の基体は、石英基板や耐熱性ガラス板などの透明基板20bからなる。アクティブマトリクス基板10には画素電極9aが形成されており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が形成されている。画素電極9aは、例えばITO(IndiumTinOxide)膜等の透明な導電性薄膜からなる。また、配向膜16は、例えばポリイミド薄膜などの有機薄膜に対してラビング処理を行うことにより形成される。なお、対向基板20において、対向電極21の上層側にも、ポリイミド膜からなる配向膜22が形成され、この配向膜22も、ポリイミド膜に対してラビング処理が施された膜である。
アクティブマトリクス基板10の画像表示領域10aにおいて、各画素電極9aに隣接する位置には、各画素電極9aをスイッチング制御する画素スイッチング用の薄膜トランジスタ(Thin Film Transistor、以下TFTと表記する)30が形成されている。また、貼り合せ基板600の内部には、TFT30と平面的に重なる領域に、クロム膜などからなる遮光膜11aが形成されている。この遮光膜11aの表面側には層間絶縁膜12が形成され、この層間絶縁膜12の表面側にTFT30が形成されている。すなわち、層間絶縁膜12は、TFT30を構成する半導体層1aを遮光膜11aから電気的に絶縁するために設けられるものである。
図8および図9に示すように、画素スイッチング用のTFT30は、LDD(LightlyDopedDrain)構造を有しており、半導体層1aには、走査線3aからの電界によりチャネルが形成されるチャネル領域1a′、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d、並びに高濃度ドレイン領域1eが形成されている。また、半導体層1aの上層側には、この半導体層1aと走査線3aとを絶縁するゲート絶縁膜2が形成されている。
ここで、半導体層1aは、前述した方法で形成された単結晶シリコン層220からなっている。
ここで、半導体層1aは、前述した方法で形成された単結晶シリコン層220からなっている。
このように構成したTFT30の表面側には、シリコン酸化膜からなる層間絶縁膜4、7が形成されている。層間絶縁膜4の表面には、データ線6aが形成され、このデータ線6aは、層間絶縁膜4に形成されたコンタクトホールを介して高濃度ソース領域1dに電気的に接続している。層間絶縁膜7の表面にはITO膜からなる画素電極9aが形成されている。画素電極9aは、層間絶縁膜4、7およびゲート絶縁膜2に形成されたコンタクトホールを介して高濃度ドレイン領域1eに電気的に接続している。この画素電極9aの表面側にはポリイミド膜からなる配向膜16が形成されている。この配向膜16は、ポリイミド膜に対してラビング処理が施された膜である。
また、高濃度ドレイン領域1eからの延設部分1f(下電極)に対しては、ゲート絶縁膜2aと同時形成された絶縁膜(誘電体膜)を介して、走査線3aと同層の容量線3bが上電極として対向することにより、蓄積容量70が構成されている。
このように構成したアクティブマトリクス基板10と対向基板20とは、画素電極9aと対向電極21とが対面するように配置され、かつ、これらの基板間には、前記のシール材52(図5および図6を参照)により囲まれた空間内に電気光学物質としての液晶50が封入され、挟持される。液晶50は、画素電極9aからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶50は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
なお、対向基板20およびアクティブマトリクス基板10の光入射側の面あるいは光出射側には、使用する液晶50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
〔電子機器への適用〕
次に、電気光学装置を備えた電子機器の一例として投射型液晶表示装置を、図10、図11を参照して説明する。
まず、図10には、上記の各形態に係る電気光学装置と同様に構成された液晶装置100を備えた電子機器の構成をブロック図で示してある。
次に、電気光学装置を備えた電子機器の一例として投射型液晶表示装置を、図10、図11を参照して説明する。
まず、図10には、上記の各形態に係る電気光学装置と同様に構成された液晶装置100を備えた電子機器の構成をブロック図で示してある。
図10において、電子機器が、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008、および電源回路1010を含んで構成される。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Randam Access Memory)、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路1002に出力する。この表示情報出力回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKとともに駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定の電源を供給する。なお、液晶装置100を構成するアクティブマトリクス基板の上に駆動回路1004を形成してもよく、それに加えて、表示情報処理回路1002もアクティブマトリクス基板の上に形成してもよい。
このような構成の電子機器としては、図11を参照して説明する投射型液晶表示装置(液晶プロジェクタ)を挙げることができる。図11に示す投射型液晶表示装置1100は、前記の駆動回路1004がアクティブマトリクス基板上に搭載された液晶装置100を含む液晶モジュールを3個準備し、各々RGB用のライトバルブ100R、100G、100Bとして用いたプロジェクタとして構成されている。この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶装置100/液晶ライトバルブ)に各々導かれる。この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112(光合成手段)に3方向から入射され、再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、この発明による複合半導体基板を液晶装置に適応して説明したが、この発明による複合半導体基板は液晶装置に限られることなく、有機EL装置など、その他各種の装置に適応できるものである。
例えば、上記の実施の形態においては、この発明による複合半導体基板を液晶装置に適応して説明したが、この発明による複合半導体基板は液晶装置に限られることなく、有機EL装置など、その他各種の装置に適応できるものである。
100・・・液晶装置(電気光学装置)、 200、250・・・単結晶シリコン基板(半導体基板、基板)、 203、253・・・イオン注入領域、220・・・単結晶シリコン層(半導体層)、 500、550・・・支持基板(透明絶縁基板、基板)、 600、650・・・複合半導体基板
Claims (11)
- 少なくとも表面が絶縁性を有する支持基板の両面に、半導体層が設けられていることを特徴とする複合半導体基板。
- 前記半導体層の厚さが略同一であることを特徴とする請求項1記載の複合半導体基板。
- 前記支持基板が透明絶縁基板であることを特徴とする請求項1または2に記載の複合半導体基板。
- 少なくとも1枚の半導体基板と、少なくとも1枚の支持基板と、を含む3枚の基板を貼り合せる貼り合せ工程と、
前記半導体基板の一部を剥離して残りの部分を残存させ、前記支持基板上に前記半導体基板を残存させた部分からなる半導体層を形成する剥離工程と、
を有し、
前記貼り合せ工程において貼り合わされた基板の中央の基板の熱膨張係数が、他の2枚の基板の熱膨張係数よりも大きく、または小さくなるように貼り合わせることを特徴とする複合半導体基板の製造方法。 - 前記他の基板の熱膨張係数が略同一であることを特徴とする請求項4記載の複合半導体基板の製造方法。
- 前記中央の基板が半導体基板であり、前記他の基板が透明絶縁基板であることを特徴とする請求項4または5に記載の複合半導体基板の製造方法。
- 前記中央の基板が透明絶縁基板であり、前記他の基板が半導体基板であることを特徴とする請求項4または5に記載の複合半導体基板の製造方法。
- 前記貼り合せ工程の前に、前記半導体基板にイオンを注入してイオン注入領域を形成するイオン注入工程を含み、
前記剥離工程において、前記半導体基板に加熱処理を施すことにより前記イオン注入領域から前記半導体基板の剥離を行い、
前記イオン注入工程における、前記イオンの注入深さが略同一であることを特徴とする請求項7記載の複合半導体基板の製造方法。 - 請求項1から請求項3のいずれかに記載の複合半導体基板、または請求項4から請求項8のいずれかに記載の複合半導体基板の製造方法によって製造された複合半導体基板に、前記半導体層からなる素子が備えられたことを特徴とする電気光学装置用基板。
- 請求項9記載の電気光学装置用基板を備えることを特徴とする電気光学装置。
- 請求項10記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393779A JP2005158934A (ja) | 2003-11-25 | 2003-11-25 | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393779A JP2005158934A (ja) | 2003-11-25 | 2003-11-25 | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158934A true JP2005158934A (ja) | 2005-06-16 |
Family
ID=34720044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003393779A Withdrawn JP2005158934A (ja) | 2003-11-25 | 2003-11-25 | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005158934A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2484506A (en) * | 2010-10-13 | 2012-04-18 | Univ Warwick | Heterogrowth |
CN103177935A (zh) * | 2011-12-20 | 2013-06-26 | 法国原子能及替代能源委员会 | 通过层转移制备柔性结构的方法及中间结构和柔性结构 |
CN115867105A (zh) * | 2023-02-27 | 2023-03-28 | 青禾晶元(天津)半导体材料有限公司 | 一种同步制备两片复合压电衬底的方法 |
-
2003
- 2003-11-25 JP JP2003393779A patent/JP2005158934A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2484506A (en) * | 2010-10-13 | 2012-04-18 | Univ Warwick | Heterogrowth |
CN103177935A (zh) * | 2011-12-20 | 2013-06-26 | 法国原子能及替代能源委员会 | 通过层转移制备柔性结构的方法及中间结构和柔性结构 |
KR20130071381A (ko) * | 2011-12-20 | 2013-06-28 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 층의 이착에 의한 유연성 구조체의 제조 |
JP2013131760A (ja) * | 2011-12-20 | 2013-07-04 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 可撓性構造体の製造方法、中間構造体及び可撓性構造体 |
KR102096818B1 (ko) * | 2011-12-20 | 2020-04-03 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 층의 이착에 의한 유연성 구조체의 제조 |
CN115867105A (zh) * | 2023-02-27 | 2023-03-28 | 青禾晶元(天津)半导体材料有限公司 | 一种同步制备两片复合压电衬底的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759919B2 (ja) | 電気光学装置の製造方法 | |
KR100505804B1 (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
US9164336B2 (en) | Electro-optical device and electronic apparatus | |
TWI274309B (en) | Electro-optical device and electronic machine | |
JP2002124652A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
KR100538598B1 (ko) | 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 | |
JP2005158934A (ja) | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP4666277B2 (ja) | 電気光学装置の製造方法 | |
JP2001257355A (ja) | 電気光学基板、電気光学装置及び電子機器 | |
JP2003066427A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
JP2002277859A (ja) | 液晶装置の製造方法 | |
JP2020112603A (ja) | マイクロディスプレイ基板の製造方法 | |
JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
JP2005251912A (ja) | 複合半導体基板の製造方法、複合半導体基板、電気光学装置および電子機器 | |
JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
JP4265144B2 (ja) | 電気光学装置用基板およびその製造方法、電気光学装置、電子機器 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
JP2003142667A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP2003142665A (ja) | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 | |
JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |