KR102096818B1 - 층의 이착에 의한 유연성 구조체의 제조 - Google Patents

층의 이착에 의한 유연성 구조체의 제조 Download PDF

Info

Publication number
KR102096818B1
KR102096818B1 KR1020120148302A KR20120148302A KR102096818B1 KR 102096818 B1 KR102096818 B1 KR 102096818B1 KR 1020120148302 A KR1020120148302 A KR 1020120148302A KR 20120148302 A KR20120148302 A KR 20120148302A KR 102096818 B1 KR102096818 B1 KR 102096818B1
Authority
KR
South Korea
Prior art keywords
micrometers
flexible substrate
flexible
primary
thin film
Prior art date
Application number
KR1020120148302A
Other languages
English (en)
Other versions
KR20130071381A (ko
Inventor
휴베르트 모리쏘
막심 아르고드
프랑크 포르넬
프레데릭 마젠
크리스토프 모랄레스
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20130071381A publication Critical patent/KR20130071381A/ko
Application granted granted Critical
Publication of KR102096818B1 publication Critical patent/KR102096818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified

Abstract

유연성 구조체를 제조하는 방법은, 제1 및 제2 소스 기판(1, 2)에 이온 종을 주입하여, 제1 및 제2 박막(3, 4)의 범위를 정하는 제1 및 제2 취화 영역(3.5, 4.6)을 형성하는 단계와, 107GPa.㎛3보다 작거나 같은 강성 R을 가진 유연성 기판(9)을 제공하는 단계와, 유연성 기판(9)의 제1 면 및 제2 면에 각각 제1 박막(3) 및 제2 박막(4)을 고정시켜서, 제1 및 제2 취화 영역(3.5, 4.6)에 의해 범위가 정해지며 제1 및 제2 박막(3, 4)의 이착을 가능하게 하기 위한 보강 효과를 가진 유연성 구조체(13)를 포함하는 스택(12)을 형성하는 단계와 제1 및 제2 박막(3, 4)을 유연성 기판(9)으로 이착하기 위한 서멀 버짓을 인가하는 단계를 포함한다.

Description

층의 이착에 의한 유연성 구조체의 제조{MANUFACTURING A FLEXIBLE STRUCTURE BY TRANSFERS OF LAYERS}
본 발명은 마이크로기술, 마이크로전자 또는 세정 단계 중의 하나 이상을 현저하게 적용하는 처리에 적합한 유연성 구조체를 제조하기 위한 방법에 관한 것이다.
본 발명은 또한 중간 구조체 및 유연성 구조체에 관한 것이다. 제조 방법 및 유연성 구조체는 칩 카드, 스마트 텍스타일, 특히 스트레인 게이지를 제조하는 등의, 마이크로기술, 마이크로전자의 유연성 기술 분야에서 특히 현저할 수 있다.
유연성 기술의 분야는 전자소자의 형성 또는, 예를 들어 5 마이크로미터보다 작은 두께를 갖는 단결정 재료로 구성되는 탄성적으로 변형가능한 박막의 형성을 필요로 한다. 단결정 재료의 유연한 막은 이와 같이 이용가능한 것은 아니며, 유연한 막은, 이러한 막이 존재하거나 어떠한 서포트 없이 제조되는 경우에, 특히 마이크로전자 기술의 표준 수단에 의해, 용이하게 취급하기에는 너무 얇다. 막은 실제로 이들 자신에 의해 손상되기 쉽고, 변형이나 접히기 쉬워서, 전자소자를 제조할 때에 이들을 사용하는 것이 어렵게 된다.
단결정 재료의 박막을 폴리머 또는 금속 시트 등의 기존의 유연성 기판에 성장시키는 것은, 이들 기판이 원하는 품질의 단결정 재료를 성장시키기에 적합한 표면 시드를 갖지 않기 때문에, 불가능하다.
또한, 취화 소스 기판을 사용하는 Smart CutTM 기술에 의해 박막을 유연성 기판상에 이착(transfer)하는 것이 곤란하다. 막의 일부만이 이착되기도 한다. 이것은 유연성 기판이 소스 기판 내의 주입에 의해 형성된 캐비티의 취화(embrittlement) 평면 또는 영역에 따른 성장에 필요한 강성을 제공하지 못하기 때문인 것으로 설명된다. 캐비티는 모든 방향으로 설정하며, 특히 취화 평면 또는 영역에 수직인 축을 따라 성장하는데, 막의 블리스터링의 원인이 될 수 있다.
한편, 박막과 유연성 기판 사이에 보강 막을 삽입함으로써, 폴리머 등의 유연성 기판상에서 단결정 재료의 소스 기판으로부터 박막을 이착하는 것이 가능하다. 그 결과로서의 구조체가 실제로 유연하면, 기술적인 공정에서 사용하기가 곤란할 수 있다. 이 구조체는 일반적으로 구조체를 제조하는 동안 여러 막에 축적된 응력 때문에, 실온에서 강한 변형(굽힘 또는 비틀림)을 받는다.
본 발명의 목적은 이러한 단점을 해결하기 위한 것으로서, 단결정 재료로 된 박막을 포함하고, 자발적 휘어짐(즉, 외부 응력이 없고 실온에서)이 작은 경우에 취급될 수 있는 유연성 구조체를 제공하여, 박막의 표면에서 마이크로기술 또는 마이크로전자의 공정단계를 수행할 수 있도록 하기 위한 것이다.
이러한 목적을 위해 그리고 제1 관점에 의하면, 본 발명의 목적은 유연성 구조체(flexible structure)를 제조하는 방법으로서,
제1 소스 기판(source substrate)에 이온 종(ionic species)을 주입하여, 특히 단결정 재료로 이루어지는 제1 박막의 범위를 결정하는 제1 취화 영역(embrittlement region)을 형성하는 이온 종 주입 단계;
제2 소스 기판에 이온 종을 주입하여, 특히 단결정 재료로 이루어지는 제2 박막의 범위를 결정하는 제2 취화 영역을 형성하는 단계;
107GPa.㎛3보다 작거나 같은 강성(stiffness) R을 가진 유연성 기판을 제공하는 단계;
유연성 기판의 제1 면 및 제2 면에 각각 제1 박막 및 제2 박막을 고정시켜서, 제1 및 제2 취화 영역에 의해 범위가 정해지며 제1 및 제2 박막의 이착(transfer)을 가능하게 하기 위한 보강 효과(stiffening effect)를 가진 유연성 구조체를 포함하는 스택을 형성하는 고정 단계; 및
제1 및 제2 박막을 유연성 기판으로 이착하기 위한 균열 서멀 버짓(fracture thermal budget)를 인가하는 단계를 포함한다.
이 방법에 의하면, 20cm, 바람직하게는 50cm, 더 바람직하게는 1m가 넘은 자발적 곡률반경을 가진 유연성 구조체를 얻을 수 있다.
이 구조체는, 충분한 치수(통상적으로 몇 mm 이상)를 가지며 취급이 용이하게 된다. 이것은, 예를 들어, 100 또는 200mm의 직경을 가진 기판의 표준 치수를 가지는 경우에 그렇다. 이 구조체는 처리에 적합하며, 특히 마이크로기술, 마이크로전자기술 또는 세정 공정단계 중의 하나 이상에 적용하는 것이 가능하다.
강성 R은 공식 R=EH3 　/12(1-n2)을 적용하여 산출될 수 있다. E는 유연성 기판의 탄성 계수의 값(GPa 단위)을 나타내며, H는 기판의 높이 또는 두께(마이크로미터 단위)에 대응하며, υ(nu)는 재료의 포아송 계수(치수 없음)에 대응한다. 유연성 기판의 굴곡 강도 또는 강성은, 외부 응력을 적용할 때에 매우 큰 탄성 변형이 가능하도록 낮은 값을 갖는다. 이에 대하여, 725 마이크로미터의 상업적 두께를 갖는 유연하지 않은 실리콘 기판은 탄성 계수가 대략 130GPa이고, 탄성 변형 능력이 매우 낮고, 대략 4.109 GPa.mm3의 강성도를 갖는다.
원통형 구조체에 대한 "곡률 반경" ρ는 공식 r2/2Δ을 적용하여 취득한다. 여기서, r은 이 구조체의 반경을 나타내며, Δ는 이 구조체에 의해 추정되는 휘어짐으로서, 이 구조체의 표면의 중심에서 측정된다. 예를 들어, 5mm의 휘어짐은 100mm(또는 8인치)의 반경을 가진 구조체의 경우에는 1m의 곡률반경에 대응한다.
"자발적 곡률반경"(spontaneous radius of curvature)이라는 표현은 실온에서 어떠한 외부 응력도 받지 않는 경우의 유연성 구조체의 고유한 곡률반경을 의미한다.
"유연성 구조체"(flexible structure)는 본 명세서에서, 외부 응력이 가해질 때에, 특히 마이크로전자 또는 마이크로기술 공정 또는 소자가 형성된 후, 그 이후의 사용 동안, 제공되는 경우에, 탄성적으로 변형될 수 있는 변형가능하고 적합한 구조체를 의미한다. 이 구조체의 유연성은, 구조체의 기계적 및 기능적 완전성을 유지하면서, 20cm, 50cm, 또는 1m 이상의 곡률반경에 도달할 수 있다는 것을 보장한다. 소형 변경과 달리, 유연성 구조체의 탄성 변형은 이착된 박막의 교착(striction), 블리스터링, 분리 또는 박리와 같이 두께에서 금이 생기거나 손상이 되는 것과 같이, 박막의 재료가 손상되는 것을 방지함으로써, 재료는 제조 또는 사용 동안 이들의 특성을 유지한다.
또한, 제1 및 제2 박막이 고정되는 유연성 기판의 제1 및 제2 면은 유연성 기판의 대향하는 면이다.
"제1 및 제2 박막을 유연성 기판의 제1 및 제2 면에 고정한다"는 표현은, 본 명세서에서, 유연성 기판의 제1 면 및 제2 면의 각각에 제1 및 제2 박막의 노출된 면, 즉 이온 종이 주입되는 면을 고정하는 작용을 의미한다.
"박막의 이착을 허용하기에 적합한 보강 효과"라는 표현은, 본 명세서에서, 유연성 기판의 강성도에 의해 생기는 것을 누적시킨 박막의 강성도에 의해 제공되는 보강 효과가 소스 기판의 표면에 평행한 취화 영역의 캐비티를 성장시키기에 충분하다는 것을 의미한다. 이러한 보강 효과에 의해, 블리스터링을 생기게 하지 않으면서, 유연성 기판에 박막 전체를 이착할 수 있다.
"서멀 버짓"(thermal budget)이라는 것은, 본 명세서에서, 임의의 기간 동안 열 처리를 가하는 것을 의미한다.
따라서, 유연하고 탄성적으로 변형가능한 구조체를 얻기 위해 유연성 기판에 박막을 이착하는 것이 가능하다. 또한, 구조체가 실질적으로 대칭인 구성을 가짐으로써, 취급 및 처리가 가능하고, 비교적 큰 곡률반경을 가질 수 있으며, 외부 응력이 없이 실질적으로 평평한 구조체에 대하여, 기술적 공정단계를 수행할 수 있다.
실시예에 의하면, 균열 서멀 버짓의 적용에 의해, 인장, 전단, 굴곡 응력 또는 비틀림 응력 등의 기계적 응력을 적용해서 균열 서멀 버짓의 효과를 얻는 것에 도움이 된다. 따라서, 폴리머로 된 유연성 기판에 손상을 주지 않기 위해, 균열 서멀 버짓의 기간 동안 온도를 감소시킬 수 있다.
다른 예에 의하면, 고정하는 단계 이전에, 본 방법은,
유연성 기판의 제1 면 및/또는 제1 박막 상에 하나 이상의 1차 보강 막(primary stiffening film)을 형성하는 단계; 및
유연성 기판의 제2 면 및/또는 제2 박막 상에 하나 이상의 2차 보강 막(secondary stiffening film)을 형성하는 단계를 포함하며, 1차 및 2차 보강 막의 누적된 강성이 강성 R보다 작거나 같도록 된다.
"보강 막"(stiffening film)은 동일한 두께인 경우 유연성 기판보다 큰 강성도를 가진 막을 의미한다. 보강 막은 박막에 인접해서 위치한다. 따라서, 유연성 구조체는 1차 또는 2차 보강 막뿐만 아니라 제1 및 제2 박막, 유연성 구조체를 포함한다. 보강 막은 균열 서멀 버짓의 인가 동안 소스 기판의 표면에 실질적으로 평행한 평면에 따른 취화 영역 내의 균열의 전파를 용이하게 하기 위해 박막 및 지지 기판에 의한 보강 효과를 완성한다. 유연성 기판과 박막은 자신의 강성도와 두께에 따라 이러한 보강 효과에 기여한다. 추가의 보강 막은, 박막 및 유연성 기판에 의해 충분한 보강 효과를 얻을 수 없는 경우에만 필요하다.
"1차 보강 막" 및 "2차 보강 막"은 유사한 기능을 가진다. 소정 예에서, 1차 보강 막과 2차 보강 막은 유사하다.
따라서, 제1 및 제2 1차 보강 막 사이에 직접 본딩을 달성하기 위해 유연성 기판의 제1 면에 제2 1차 보강 막을, 제1 박막에 제1 1차 보강 막을 증착하는 것이 가능하다. 제1 및 제2 보강 막의 본딩에 의해, 하나의 1차 보강 막이 형성된다. 이 직접 본딩에 의해, 박막의 이착에 적합한 더 큰 접착 에너지를 얻을 수 있다. 이들 증착은 유연성 기판의 제2 면에 제2 박막을 고정시키기 위해 사용될 수 있으며, 이것은 제1 박막의 고정과 독립해서 또는 추가해서 수행될 수 있고, 제1 및 제2 1차 보강 막을 제 위치에 형성한다.
보강 막은 상이한 재료로 이루어진 여러 개의 층을 포함할 수 있다.
1차 및 2차 보강 막의 존재와 관련된 구조체의 강성도의 증가는 유연성 구조체의 강성도에 비해 작아야, 원하는 유연성을 가진 구조체를 얻을 수 있으며, 이러한 증가는 유연성 서포트의 강성도의 50% 또는 20%를 넘지 않는다.
바람직하게는, 제1 및 제2 보강 막의 형성은 증착에 의해 수행된다.
실시예에 의하면, 본 방법은
제1 박막 상에 1차 보강 막을 형성하는 단계; 및
제2 박막 상에 2차 보강 막을 형성하는 단계를 포함하며,
상기 고정 단계는,
유연성 기판의 제1 면과 1차 보강 막의 사이에, 접착 재료로 된 제1 층을 형성하는 단계; 및
유연성 기판의 제2 면과 2차 보강 막의 사이에, DVS-bis-BCB, 폴리이미드 및 감광성 폴리머 중에서 선택되는 접착 재료로 된 제2 층을 형성하는 단계를 포함한다. 이 접착 본딩은 도포가 간단하다. 접착 재료로 된 층을 증착하기 전에, 높은 정확도로 표면의 평탄화 또는 세정을 할 필요가 없다.
바람직하게는, 균열 서멀 버짓은 열압착을 사용해서 제공되며, 이에 의해 접착 본딩이 얻어진다. 가해지는 압력은 대략 10kPa가 될 수 있다.
한가지 가능성에 의하면, 접착 재료로 된 층은 예비 열처리에 의해 가교 결합되는데, 막을 서로 접촉하도록 하거나 막이 유연성 기판과 접촉하도록 하기 전에 수행된다. 이들이 접촉되면, 취득한 접착 에너지는 매우 낮게 될 수 있다. 이것은 접착 재료로 된 제1 및 제2 층에서 구조체를 분리하는 데에 유용하다. 이러한 분리는 특히 원하는 소자를 박막 상에 제조한 이후에 유용할 수 있다.
다른 가능성에 의하면, 접착 재료로 된 층은 균열 서멀 버짓의 적용 동안 가교 결합된다. 따라서, 취득한 본딩 에너지가 더 커진다. 이러한 본딩 에너지에 의해, 유연성 구조체에서의 실질적인 응력을 생성하는 기술적 작용을 적용할 수 있다.
이와 달리, 본 방법은,
유연성 기판의 제1 면 상에 1차 보강 막을 형성하는 단계; 및
유연성 기판의 제2 면 상에 2차 보강 막을 형성하는 단계를 포함하며,
상기 고정 단계는, 1차 보강 막과 제1 박막 사이에 직접 본딩(direct bonding)하고, 2차 보강 막과 제2 박막 사이에 직접 본딩하는 단계를 포함한다.
실시예에 의하면, 제1 및 제2 소스 기판은 동일 재료를 포함하여 이루어지며, 주입 단계는 동일한 조건(이온 종, 주입량, 에너지 등)하에서 수행된다. 제1 및 제2 박막의 이착은 동시에, 또는 균열 버짓을 적용할 때에 시간에 따라 변화하도록 할 수 있다.
다른 실시예에 의하면, 제1 및 제2 소스 기판에 이온 종을 주입하는 이온 종 주입 단계는, 제1 및 제2 소스 기판에 이온 종의 상이한 주입량을 주입하는 단계를 포한다. 소스 기판의 균열을 얻기 위해 적용되는 균열 서멀 버짓은 주입되는 이온 종의 주입량에 따라 달라진다. 따라서, 소스 기판에 주입되는 주입량이 상이하면, 각각의 균열은 기간 및/또는 온도와 관련해서, 특히 주입된 재료가 동일한 특성을 가진 경우, 상이한 균열 열 처리에 의해 얻어진다. 상이한 주입량으로 주입되는 상이한 재료의 소스 기판을 사용하는 경우에는, 상이한 균열 서멀 버짓이 요구될 수 있다.
본 발명을 적용하기 위한 가능성에 의하면,
균열 서멀 버짓을 적용하는 단계는,
제1 및 제2 박막 중의 하나를 유연성 기판에 이착하기 위해 제1 서멀 버짓을 인가하는 제1 단계; 및
제1 및 제2 박막 중의 다른 하나를 유연성 기판에 이착하기 위해 추가의 제2 서멀 버짓을 인가하는 제2 단계를 포함한다.
바람직하게는, 제1 서멀 버짓을 적용하기 위한 제1 단계와 추가의 제2 서멀 버짓을 적용하기 위한 제2 단계 사이에, 본 방법은 이착된 제1 박막 및/또는 제2 박막의 자유 면(free face)에 또는 그 위에 적용되는 마이크로기술 또는 마이크로전자기술의 공정단계 중의 하나 이상을 적용하는 단계를 포함한다. 이착되지 않은 박막으로부터 아직 분리되지 않은 네거티브라고 불리는 서포트의 존재에 의해, 일부 강성이 구조체에 제공된다. 이러한 강성은, 표면가공 또는 연마 공정단계 등과 같이, 유연성 구조체, 이착된 박막에서 수행하기에 곤란할 수 있는 단계를 적용할 가능성을 제공한다.
한가지 가능성에 의하면, 마이크로기술 또는 마이크로전자기술의 공정단계 중의 하나 이상을 적어도 부분적으로 적용하는 것은 추가의 제2 서멀 버짓을 제공한다. 이러한 구성에서, 추가의 제2 서멀 버짓은 상당히 감소될 수 있어서, 순환 시간을 줄이고 제조 비용을 절감할 수 있다.
본 발명에 따른 방법은 이착된 제1 박막 및/또는 제2 박막의 자유 면(free face)에 또는 그 위에 적용되는 마이크로기술 또는 마이크로전자기술의 공정단계 중의 하나 이상을 적용하는 단계를 포함한다. 박막의 이착이 기술적 공정단계가 수행되는 2개의 단계에서 취득되는 경우, 최종적으로 이착된 막에서 하나 이상의 다른 기술적 공정단계가 수행될 수 있다. 박막의 이착이 단일의 단계에서 취득되는 경우, 그 결과로서의 구조체는 박막 중의 어느 하나 또는 두 개의 박막이 기능할 수 있도록 하거나, 이들을 목적으로 하는 용도에 사용하거나 본 방법을 수행할 수 있도록 하기에 충분한 곡률반경을 갖는다.
다른 예에 의하면, 본 방법은 1차 및 2차 보강 막을 형성하기 위해 상이한 탄성 계수를 갖는 재료를 선택하는 과정을 포함하는 단계를 포함한다. 이에 의하면, 동일 구조체에 대하여 단일의 보강 막의 선택에 의해 제한받지 않을 수 있다.
다른 예에 의하면, 제1 및 제2 소스 기판에 이온 종을 주입하기 위한 단계는 상이한 에너지를 갖는 이온 종을 주입하는 단계를 포함한다. 이에 의하면, 특히 박막이 동일한 재료로 이루어진 경우, 구조체의 각각의 면에 상이한 두께를 가진 박막을 얻을 수 있다. 또한, 박막의 재료가 상이한 경우, 이러한 수단에 의해 상이한 두께를 가진 박막을 얻을 수 있다.
바람직하게는, 제1 및 제2 박막은 5 마이크로미터, 더 바람직하게는 2.5 마이크로미터보다 작은 두께를 가짐으로써, 원하는 용도에 적합하도록 할 수 있다.
유연성 구조체가 보강 막을 갖지 않는 다른 예에 의하면, 제1 및 제2 박막은 박막을 이착하기에 적합한 보강 효과를 갖기 위해 10 마이크로미터보다 작은 두께를 갖는다. 바람직하게는, 본 방법은, 박막의 재료의 특성, 박막의 두께, 및/또는 보강 막의 재료에 따라 구조체 내의 응력의 균형을 맞추기 위해, 그리고 임의의 외부 응력이 없고 실온에서 높은 곡률반경(또는 실질적으로 평평한)을 갖는 최종 구조체를 얻기 위해, 1차 및 2차 보강 막에 대해 상이한 두께를 선택하도록 하는 과정을 갖는 단계를 포함한다.
한가지 가능성에 의하면, 주입 단계는 수소, 붕소, 헬륨 등으로부터 선택된 한가지 또는 여러 종류의 이온 종을 주입하는 단계를 포함한다. 공동주입(특히, 수소와 헬륨 또는 수소와 붕소)에 의해, 균열 서멀 버짓의 온도를 감소시킬 수 있고, 유연성 기판이 폴리머로 이루어진 경우, 유연성 기판의 재료에 손상을 주지 않을 수 있다.
바람직하게는, 1차 및 2차 보강 막은 0.1 마이크로미터 내지 30 마이크로미터 사이, 바람직하게는 0.5 마이크로미터 내지 20 마이크로미터 사이의 두께를 가질 수 있으며, 10GPa 보다 크거나 같은 탄성 계수(Young's modulus)를 가질 수 있으며, SiO2, SiOx, SiON, SiN, Si3N4, SiN:H, SixNy 등의 SiOxNy 또는 Al2O3 등의 AlxOy 로 이루어진 재료를 포함하여, 최종 유연성 구조체가 너무 강성이 되지 않도록 할 수 있다.
SixNy는 다음 공식 0.2 < (y/x) < 1.4와 같이 정의된다.
실시예에 의하면, 유연성 기판은 Kapton® 타입 등의 유리 폴리머, 고무 폴리머, 금속 시트 중에서 선택되며, 이에 의해 유연성 구조체에 예측되는 유연성을 제공할 수 있다.
예를 들어, 금속 시트는 몇 마이크로미터 내지 50 마이크로미터 사이의 두께를 가지며, 유리 폴리머는 대략 10GPa 내지 100MPa 사이의 탄성 계수를 가지며, 예를 들어50-200 마이크로미터 정도의 두께를 가질 수 있다. 고무 폴리머는 0.1MPa 내지 20MPa 사이의 탄성 계수, 예를 들어 50 내지 2,000 마이크로미터 사이의 두께를 가질 수 있다.
바람직하게는, 제1 및 제2 박막의 재료는 단결정 재료이며, 예를 들어, Si, SiGe,등의 IV족 원소로 이루어진 재료, GaN, AlGaN, InGaN, AsGa 또는 InP 등의 III 및 IV족 원소로 이루어진 재료를 포함하는 재료 등의 반도체성 재료, 자기성 재료, 압전 재료 중에서 선택된다. 이것은 Ga, N, Al, In, P 또는 As 등의 III족 및 V족 원소를 포함하는 2원, 3원 또는 4원 합금이 될 수 있다.
실시예에 의하면, 제1 및 제2 박막의 재료는 동일한 특성 또는 상이한 특성을 가질 수 있다.
가능성에 의하면, 제1 및 제2 박막은 단일 재료 또는 다중 재료가 될 수 있다.
제2 관점에 의하면, 본 발명은 중간 구조체에 관한 것으로서, 중간 구조체가, 자신의 기저부로부터 자신의 표면까지,
제1 또는 제2 취화 소스 기판의 네거티브(negative)에 각각 고정되는 제1 또는 제2 박막 중의 하나;
네거티브에 고정된 제1 또는 제2 박막 상의 1차 또는 2차 보강 막 중의 하나;
107GPa.㎛3보다 작거나 같은 강성(stiffness) R을 가진 유연성 기판;
1차 및 2차 보강 막의 누적된 강성이 R보다 작거나 같은, 1차 또는 2차 보강 막 중의 다른 하나; 및
유연성 기판에 이착된 제1 또는 제2 박막 중의 다른 하나를 포함하며, 이착된 박막은 5 마이크로미터, 바람직하게는 2.5 마이크로미터보다 작은 두께를 갖는다.
"이착"(transfer)이라는 용어는, 본 명세서에서, 이온 종의 주입에 의해 얻어진 취화 영역에서 소스 기판을 균열화하여, 소스 기판의 네거티브가 박막으로부터 멀어지도록 하고, 박막이 이착에 의해 유연성 기판에 고정되도록 하는 작용을 의미한다.
"이착된 박막"이라는 용어는, 본 명세서에서, 이온 종의 주입에 의해 얻어지고 유연성 기판에 고정된 취화 영역에서, 소스 기판의 네거티브로부터 분리된 박막을 의미한다. 취화 영역은 전체적으로 평평하며, 주입된 소스 기판의 표면에 평행하게 연장한다.
이 중간 구조체는 취급 및 처리가 가능하고, 유연성 기판의 존재에 의해 유연하다. 이 중간 구조체는 이착된 박막 상에서 표면을 지지하기에 충분한 강성을 갖는다.
다른 예에 의하면, 유연성 기판의 강성 R은 7.106 GPa.㎛3보다 작은 것이 바람직하다.
제3 관점에 의하면, 본 발명은 앞서 설명한 중간 구조체로부터 취득 및 처리하기에 적합한, 특히 마이크로기술, 마이크로전자기술 또는 세정 공정단계 중의 하나 이상을 적용하기에 적합한 유연성 구조체에 관한 것이다. 유연성 구조체는, 자신의 표면으로부터 자신의 기저부까지,
5 마이크로미터보다 작은 두께를 갖는 제1 박막;
1차 보강 막;
107GPa.㎛3보다 작거나 같은 강성 R을 가진 유연성 기판;
2차 보강 막;
5 마이크로미터보다 작은 두께를 갖는 제2 박막을 포함하며, 유연성 구조체는, 외부 응력 없이, 20cm보다 큰, 바람직하게는 50cm보다 큰, 더 바람직하게는 1m보다 큰 곡률반경을 갖는다.
이러한 구성에 의하면, 유연성 구조체는 낮은 자발적 변형을 유지하면서 취급될 수 있다. 유연성 구조체는 목표로 하는 용도에 따라 탄성적으로 변형되는 것이 바람직하다.
특정의 실시예에 의하면, 유연성 구조체는, 예를 들어, Si, SiGe,등의 IV족 원소로 이루어진 재료, GaN, AlGaN, InGaN, AsGa 또는 InP 등의 III 및 IV족 원소로 이루어진 재료를 포함하는 재료 등의 반도체성 재료, 자기성 재료, 압전 재료 중에서 선택된 단결정 재료의 제1 및 제2 박막을 포함한다. 박막은 10 나노미터 내지 5 마이크로미터 사이의 두께를 갖는다.
유연성 구조체는, SiO2, SiOx, SiON, SiN, Si3N4, SiN:H, SixNy 등의 SiOxNy 또는 Al2O3 등의 AlxOy 로부터 선택된 재료를 포함하며, 0.1 마이크로미터 내지 30 마이크로미터, 바람직하게는 0.5 마이크로미터 내지 20 마이크로미터 사이의 두께를 갖는 1차 및 2차 보강 막;
금속 시트, 고무 폴리머 및 유리 폴리머로부터 선택된 유연성 구조체를 포함한다.
제1 및 제2 박막의 재료는 Ga, N, Al, In, P 또는 As 등의 III족 및 V족 원소로 된 2원, 3원 또는 4원 합금이 될 수 있다.
바람직하게, 유연성 구조체는, 실리콘을 포함하며, 0.01 마이크로미터 내지 2.5 마이크로미터, 바람직하게는 0.05 내지 1.5 마이크로미터, 더 바람직하게는 0.1 내지 1 마이크로미터 사이의 동일한 두께를 갖는 제1 및 제2 박막;
산화실리콘 SiO2를 포함하며, 0.1 마이크로미터 내지 10 마이크로미터, 바람직하게는 2 내지 6 마이크로미터 사이의 동일한 두께를 가지는 1차 및 2차 보강 막;
Kapton® 등의 유리 폴리머로 이루어지며, 100 내지 200 마이크로미터 사이의 두께를 갖는 상기 유연성 기판을 포함한다.
본 발명의 다른 관점, 목적 및 장점은 첨부 도면을 참조하여 5개의 제한 없는 실시예에 대한 이하의 설명으로부터 명백할 것이다. 도면을 반드시 실측으로 된 것은 아니며, 알아보기 쉽도록 한 것이다. 점선은 소스 기판에서의 제1 및 제2 취화 영역을 나타낸다. 취화 영역은 전체적으로 평평하며 주입된 소스 기판의 표면에 평행하게 연장한다. 이하의 설명에서, 상이한 실시예의 동일, 유사 또는 동등한 요소는, 간단히 나타내기 위해, 동일한 부호를 사용한다.
도 1a-1e는 본 발명의 제1 실시예에 따른 유연성 구조체를 제조하는 방법의 단계를 나타낸다.
도 2a-2e는 본 발명의 제2 실시예에 따른 유연성 구조체를 제조하는 방법의 단계를 나타낸다.
도 3a-3f는 본 발명의 제3 실시예에 따른 유연성 구조체를 제조하는 방법의 단계를 나타낸다.
도 4a-4e는 본 발명의 제4 실시예에 따른 유연성 구조체를 제조하는 방법의 단계를 나타낸다.
도 5a-5d는 본 발명의 제5 실시예에 따른 유연성 구조체를 제조하는 방법의 단계를 나타낸다.
도 1a를 참조하면, 본 발명은 대략 725 마이크로미터의 두께를 가진 단결정 실리콘으로 딘 2개의 벌크 소스 기판(1, 2)에 적용된다. 제1 및 제2 소스 기판(1, 2)의 취화 영역(3.5, 4.6)은 2개의 이온 종, 붕소와 수소를 주입해서 얻을 수 있다. 이러한 주입은, 일반적으로 동시주입(co-implantation)으로 알려져 있으며, 소스 기판(1, 2)에서 동일한 조건하에서 실행된다. 주입은 제1 및 제2 박막(3, 4)과 제1 및 제2 네거티브(5, 6)를 각각의 소스 기판(1, 2)에 한정하기 위해, 각각 80keV 및 27keV의 에너지와 1015 B/cm2 및 4.1016H/cm2의 주입량으로 수행된다. 붕소와 수소의 동시주입은 얇은 실리콘 막을 이착하는 데에 필요한 서멀 버짓(thermal budget)의 온도를 감소하는 데에 특히 효과적이다. 이에 의하면, 유연성 기판이 폴리머로 이루어진 경우에, 온도를 유연성 기판(1, 2)에 어떠한 손상도 생기지 않도록 하기에 충분히 낮게 할 수 있다.
도 1b를 참조하면, SiO2로 이루어진 1차 및 2차 보강 막(7, 8)이, 3 마이크로미터 정도의 두께가 될 때까지, 제1 및 제2 박막(3, 4)에 CVD 등의 화학 증착 기술에 의해 증착된다. 보강 막(7, 8)의 증착은 소스 기판(1, 2)의 균열을 방지하도록 대략 250℃의 온도에서 수행된다. 그럼에도, 이러한 증착 단계는 후속하는 균열 서멀 버짓의 온도에서 감소하는 예비 서멀 버짓이 계속 생긴다. 이로부터 생기는 서멀 버짓이 균열을 생기게 하지 않는 한, 보강 막(7, 8)을 증착하기 위한 임의의 다른 방법이 사용될 수 있다.
도 1c를 참조하면, 제1 및 제2 박막(3, 4)으로 고정하기 위해, 125 마이크로미터의 두께를 갖는 Kapton® 타입의 폴리머로 구성된 유연성 기판(9)이 제공된다. DVS-bis-BCB로 된 접착 재료(11a, 11b)의 제1 및 제2 층은, 당업계에서는 "스핀 코팅"으로 알려진 원심 코팅 또는 스핀온 증착에 의해 유연성 기판(9)의 제1 및 제2 면상에 각각 증착된다. 이와 달리, 접착 재료(11a, 11b)의 제1 및 제2 층은 1차 및 2차 보강 막(7, 8)의 자유 면 상에도 증착될 수 있다. 접착 재료(11a, 11b)의 층의 두께는 0.5 마이크로미터부터 10 마이크로미터 이상까지의 범위를 가질 수 있다.
도 1d를 참조하면, 보강 막(7, 8)으로 피복된 제1 및 제2 박막(3, 4)을 유연성 기판(9)의 제1 및 제2 면과 각각 접촉시킨다. 이에 의해 생긴 스택(12)을, 접착 본딩을 얻기 위한 열압착 장비(도시 안 됨)의 일부에 위치시킨다. 대략 10kPa의 압력과 300℃의 온도를 대략 1시간 45분 동안 가한다. 열압착은 균열 서멀 버짓을 제공하며, DVS-bis-BCD로 이루어진 접착 재료(11a, 11b)로 된 층의 가교 결합을 유도한다.
도 1e를 참고하면, 대략 0.35 마이크로미터의 두께를 가진 박막(3, 4)을 Kapton® 타입의 유연성 기판(9) 상으로 이착하여 유연성 기판(13)을 형성한다. 125 마이크로미터의 두께를 가진 폴리머 기판(9)은 1.5.106 GPa.mm3 보다 작거나 같은 강성 R을 제공한다. 보강 막(7, 8)의 각각의 강성은 취화 영역에 예리하고 실질적으로 평평한 균열을 얻기 위해 캐비티의 적절한 성장을 보장할 가능성을 제공하는데, 단일의 유연성 기판(9)으로는 얻을 수 없는 것이다. 그러나, SiO2 보강 막(7, 8)의 두께는, 이들 막에 의한 누적된 강성이 유연성 기판의 강성 R보다 작거나 같도록 선택된다. 이에 의하면, 유연성 기판(13)과 실리콘 단결정 박막(3, 4)에 예측된 유연성을 부여할 가능성이 제공된다. 결과로서 생긴 유연성 기판(13)은 처리하고 취급할 수 있으면서, 외부 응력의 작용하에서 실제로 탄성적으로 변형될 수 있다. 또한,구조체(13)의 대칭성에 의해, 제조하는 동안 생성되는, 재료의 증착을 위한 조건과 관련된 응력과, 온도가 변화하는 동안 재료의 TEC의 차분의 영향 간의 균형을 맞추는 것이 가능할 수 있다. 본 발명의 범위 내에서, 구성된 구조체(13)는 유연성 기판에 대해 실질적으로 대칭인 응력을 가지며, 200mm의 직경에 대해 3mm보다 작은 매우 작은 휘어짐 또는 매우 큰 곡률 반경을 유지한다. 유연성 구조체(13)는 취급이 가능하게 되고 마이크로기술 또는 마이크로전자 단계를 수행하는 데에 적합하게 된다.
도시하지 않은 가능성에 의하면, 소스 기판(1, 2)의 네거티브(5, 6)를 재사용하는 것이 가능하고, 이들을 새로운 이착으로 재활용하는 것이 가능하다.
도시하지 않은 다른 예에 의하면, 보강 막과 유연성 기판을 직접 접착으로 진행하는 것이 가능할 수 있는데, 유연성 기판이 이것을 허용하는 것을 전제로 한다. 이 경우, 조립되는 면은, 접착하지 전에는, 거칠기 및 친수성/소수성과 관련해서, 이러한 접착에 사용가능하도록 하기 위한 적절한 준비 대상이 될 수 있다.
제2 실시예에 의하면, 도 2a를 참조하면, 1015 B/cm2 및 4.1016H/cm2의 주입량과 250keV 및 70keV의 에너지에 의한 공동주입은 실리콘으로 된 소스 기판(1, 2)에서와 동일한 방식으로 수행된다. 주입 에너지는 더 큰 박막 두께(3, 4)에 대응하는, 제1 실시예보다 크다.
도 2b를 참조하면, SiO2의 보강 막(7, 8)은 이전에 사용된 것과 동일한 Kapton® 타입의 유연성 기판(9)의 제1 및 제2 면상에서 대략 250℃의 온도에서 CVD에 의해 증착된다. 증착 온도가 유연성 기판(9)을 손상시킬 수 있는 온도를 초과하지 않는 한, 박막을 형성하기에 적합한 임의의 다른 증착 방법도 사용될 수 있다. 증착된 보강 막(7, 8)의 각각의 두께는 동일하며, 이들은 예를 들어 4 내지 6 마이크로미터의 범위에서 변경이 가능하다.
도 2c에 나타낸 다른 예에 의하면, 접착 재료(11a, 11b)의 제1 및 제2 층은 보강 막(7, 8)의 노출된 면 상에 증착되며, 가교 결합되기 전에 취화된 소스 기판(1, 2)과 접촉된다. 이들 접착 재료 층의 두께는 균열을 위한 서멀 버짓의 적용 동안 보강 효과를 얻기 위해 오이도미터 압축(oedometric compression)이 가능해야 한다. 예를 들어, 0.1 마이크로미터의 두께가 선택될 수 있다. 프랑스 출원 FR10/54969의 내용을 보면, 여러 상황에서 균열을 얻기 위해 요구되는 보강 효과를 적용하는 내용이 본 출원의 일부로서 고려되어야 한다.
도 2d를 참고하면, 취득한 스택(12)을 열압착 장비의 일부 위에 적재하고, 250℃의 온도에서 대략 10kPa의 압력을 대략 14시간 동안 가하여, 균열 서멀 버짓에 도달한다.
도 2e를 참고하면, 대략 0.68 마이크로미터의 두께를 가진 박막(3, 4)을 Kapton®의 유연성 기판(9)상으로 이착하는데, 이에 의해 유연성 기판(13)을 취득하게 되고, 자발적 곡률 반경이 1m보다 크게 된다. 이러한 유연성 기판(13)은 앞서 설명한 것과 동일한 이유로 마이크로기술 또는 마이크로전자 공정단계를 수행하도록 취급, 부합 및 적합하게 될 수 있다.
접착 본딩할 면의 접촉 이전에 접착 재료(11a, 11b)의 층의 가교 결합에 의해, 가교 결합이 표면의 접촉 이후에 수행될 때보다 실질적으로 적은 접착 본딩 에너지가 사용된다. 이것은 예를 들어 기능화 이후에 박막이나 다른 기판을 분리 또는 이착하기 위해 유연성 기판(13)을 분해하는 것에 유지할 수 있다.
제3 실시예에 의하면, 도 3a를 참조하면, 붕소와 수소의 공동주입은 실리콘으로 된 제1 기판(1)과 제2 기판(2)에서 상이한 주입량으로 수행된다. 80keV 및 27keV의 에너지와 1015 B/cm2 및 4.1016H/cm2의 주입량으로 제1 소스 기판(1)에 주입된다. 제2 소스 기판(2)은 80keV 및 27keV의 에너지로 주입된 1015　B/cm2 및 3.1016H/cm2 의 주입량을 받는다. 주입된 주입량은 균열 서멀 버짓에 직접 주입되고, 박막(3, 4)은 2개의 상이한 서멀 버짓에 따라 균열되고 이착될 수 있다.
도 3b를 참조하면, SiO2의 1차 및 2차 보강 막(7, 8)이 대략 250℃의 온도에서 CVD에 의해 제1 및 제2 박막(3, 4) 상에 각각 증착된다. DVS-bis-BCB 등의 접착 재료(11a, 11b)의 제1 및 제2 층은 보강 막(7, 8)의 노출된 면상에 증착된다.
도 3c를 참고하면, 취화된 소스 기판(1, 2)이 DVS-bis-BCB의 가교 결합 이전에 Kapton® 타입의 유연성 기판(9)과 접촉한다.
도 3d를 참고하면, 취득된 스택(12)을 열압착 장비의 일부에 위치시키고, 제1 서멀 버짓이 300℃의 온도에서 대략 1시간 45분 동안 대략 10kPa의 압력을 받는다.
도 3e를 참고하면, 제1 서멀 버짓에 의해 0.35 마이크로미터에 가까운 두께를 가진 단일의 제1 박막(3)의 이착으로부터 생긴 중간 구조체(14)를 얻을 수 있다. 이후, 표면 가공 및 연마 공정을 제1 단결정 박막(3)에 대하여 수행하는 것이 가능하거나, 최종적인 유연성 구조체(13) 상의 제2 네거티브(6)에 고정된 중간 구조체(14)에 다른 마이크로전자 또는 마이크로기술 공정단계를 더 용이하게 적용할 수 있다.
도 3f를 참고하면, 추가의 제2 서멀 버짓이 300℃의 온도에서 18 시간 동안 중간 구조체(14)에 인가된다. 그 결과로서, 0.35 마이크로미터에 가까운 두께를 가진 제2 박막(4)이 이착되고, 1m보다 큰 자발적 곡률 반경을 가지며 취급이 가능한 유연성 구조체(13)가 형성된다.
제4 실시예에 의하면, 도 4a 내지 도 4e를 참고하면, 제1 및 제2 박막(3, 4)과 1차 및 2차 보강 막(7, 8) 간의 직접 본딩을 이용하여 본 발명이 개시된다.
도 4a를 참고하면, 250keV 및 70keV의 에너지와 1015 B/cm2 및 4.1016H/cm2의 주입량을 가진 공동주입이 실리콘으로 된 소스 기판(1, 2)에서 동일하게 수행된다.
도 4b를 참고하면, SiO2로 된 보강 막(7, 8)이 앞서 사용된 것과 동일한 Kapton® 타입의 유연성 기판(9)의 제1 및 제2 면 상에서 대략 250℃의 온도에서 CVD에 의해 증착된다.
도 4c를 참고하면, 박막(3, 4)의 표면과 보강 막(7, 8)의 표면이 거칠기 및 친수성/소수성과 관련해서, 직접 접착에 사용가능하도록 준비된다.
도 4d를 참고하면, 준비된 표면을 나중에 고정을 위해 접촉시킨다. 다음으로, 균열 서멀 버짓을 250℃의 온도에서 14 시간 동안 취득한 스택(12)에 인가한다.
도 4e를 참고하면, 대략 0.68 마이크로미터의 두께를 가진 박막(3, 4)을 Kapton® 타입의 유연성 기판(9)에 이착해서, 유연성 기판(13)을 취득하며, 그 자발적 곡률 반경은 1m보다 크게 된다. 이러한 유연성 기판(13)은 앞서 설명한 것과 동일한 이유로 마이크로기술 또는 마이크로전자 공정단계를 수행할 수 있도록 취급, 부합 및 적합한 것이 될 수 있다.
제5 실시예에 의하면, 도 5a 내지 도 5d를 참고하면, 형성된 유연성 구조체(13)는 어떠한 보강 막도 구비하지 않는다. 박막의 이착에 적합한 유연성 구조체(13)의 보강 효과는 유연성 기판과 박막의 재료의 선택에 의해 그리고 박막의 두께를 적합하게 함으로써 얻을 수 있다.
도 5a를 참고하면, 본 방법은 단결정 실리콘으로 된 2개의 벌크 소스 기판(1, 2)으로부터 개시한다. 제1 및 제2 소스 기판(1, 2)의 취화 영역(3.5, 4.6)이 15 미크론의 깊이에 만들어진다. 박막(3, 4)은 균열에 필요한 보강 효과를 얻기 위해 그 자체로 충분한 보강을 형성한다. 이러한 막은 500keV(예를 들어, 대략 1 MeV)의 에너지를 가진 수소를 주입함으로써 얻을 수 있다.
도 5b를 참고하면, 유연한 금속 시트로 이루어지며 15 미크론의 두께를 가진 유연성 기판(9)을 제공하여, 제1 및 제2 박막(3, 4)을 고정시킬 수 있다. 금속 시트를 사용함으로써, 대부분의 폴리머보다 더 높은 온도를 견딜 수 있기 때문에, 온도가 더 큰 서멀 버짓을 적용할 수 있게 된다.
도 5c를 참고하면, 제1 및 제2 박막(3, 4)을 유연성 기판(9)의 제1 및 제2 면과 직접 접착에 의해 접착시킨다. 이어서, 스택(12)을 균열을 얻기 위해 대략 450℃ 또는 500℃의 온도에 노출시킨다.
도 5d를 참고하면, 박막(3, 4)을 유연성 기판(9)으로 이착해서 유연성 기판(13)을 형성한다. 박막(3, 4)과 유연성 기판(9)의 각각의 강성에 의해, 취화 영역(3, 5, 5, 6)에서 예리하고 실질적으로 평평한 균열을 얻기 위한 캐비티의 양호한 성장이 보장되는데, 단일의 유연성 기판(9)으로는 얻을 수 없는 것이다. 취득한 유연성 기판(13)은 실질적으로 평평하며, 처리 및 취급이 가능하도록 하면서, 외부 응력의 작용하에서 탄성적으로 변형될 수 있다.
도시하지 않는 다른 예에 의하면, 1차 및 2차 보강 막의 재료의 특성은 유연성 기판의 각각의 면에서 상이할 수 있다. 다양한 응력(증착 조건과 관련되고, 유연성 구조체를 제조하는 재료의 상이한 열팽창 계수에 관련된 것) 및 다양한 탄성 계수가 고려될 수 있으며, 표준 기계 교과서를 이용해서, 보강 막의 두께를 용이하게 적용하여, 유연성 서포트의 각각의 면에서의 필적하는 영향을 얻을 수 있다. 이에 의하면, 외부 응력이 없는 실내 온도에서 평면에서는 변형이 거의 없는 최종적인 유연성 구조체를 얻을 수 있다. 생성된 구조체는 후속하는 기술적 공정을 위해 취급이 가능한 유연성 기판이기 때문에, 유연성을 갖는다. 도시하지 않은 실시예에 의하면, 본 방법은 단결정 실리콘의 2개의 벌크 소스 기판으로부터 적용된다. 제1 및 제2 소스 기판의 취화 평면은 각각 1015 B/cm2 및 of 4.1016H/cm2의 주입량과 250keV 및 70keV의 에너지를 가진 붕소 및 소스의 공동주입에 의해 얻을 수 있다.
1차 및 2차 보강 막은 이산화실리콘 SiO2 및 질화실리콘 SixNy로 각각 구성되며, 대략 7 마이크로미터와 대략 2 마이크로미터의 두께를 가진 제1 및 제2 박막 상에 증착된다. 질화실리콘 SixNy는 0.2 < (y/x) < 1.4의 공식으로 정의되는 것이 일반적이다.
보강 막의 증착은 300℃의 온도에서 소스 기판에 어떠한 응력도 갖지 않도록 수행된다.
125 마이크로미터의 두께를 가진 Kapton® 타입의 폴리머로 된 유연성 기판이, 제1 및 제2 박막으로 고정하기 위해 제공된다. DVS-bis-BCB의 접착 재료로 된 제1 및 제2 층은 각각 스핀 코팅 또는 스핀온 증착에 의해 보강 막의 각각 상에 증착된다. 이와 달리, 접착 재료의 제1 및 제2 층은 유연성 기판의 표면 중의 적어도 하나 상에 증착될 수도 있다. 접착 재료의 층의 두께는, 예를 들어 0.1 마이크로미터 내지 10 마이크로미터 이상의 범위에서 변경이 가능하다.
이후, 1차 및 2차 보강 막으로 피복된 제1 및 제2 박막을 유연성 기판의 제1 및 제2 면에 접촉시킨다.
이후, 스택을 처리해서, 대략 1시간 45분 동안 300℃의 온도에서 10kPa 정도의 압력을 사용하여 접착 본딩을 얻을 수 있다.
대략 0.65㎛의 두께를 가진 박막이 Kapton® 타입의 유연성 기판으로 이착되어 유연성 기판을 형성하고, 보강 막은 박막 및 유연성 기판 사이의 중간 위치에 있게 된다.
취득한 유연성 기판의 휘어짐(bow)은 매우 작은데, 예를 들어 200mm의 직경을 가진 유연성 구조체의 경우, 대략 5mm보다 작다.
1차 보강 산화막의 두께가 대략 6.75㎛로 작다는 것을 제외하고는 앞서 설명한 모든 파라미터를 유지하는 다른 예에 의하면, 취득한 유연성 기판의 휘어짐은 몇백 마이크로미터 정도이다.
또한, 제1 및 제2 소스 기판은 상이한 에너지로 주입될 수 있다. 특히, 주입 에너지는 더 높을 수도 낮을 수도 있으며, 상이한 두께를 가진 제1 및 제2 박막의 생성에 따라 달라질 수 있다. 사용되는 재료의 탄성 계수를 고려하고, 박막의 두께 차를 고려해서, 그 차이가 보강 막의 두께에 적합하도록 할 수 있다. 예를 들어, 본 발명은 단결정 실리콘의 2개의 벌크 소스 기판에 적용된다. 제1 소스 기판에서의 주입은 각각 250keV 및 70keV의 에너지를 가진 1015　B/cm2 및 4.1016H/cm2의 공동주입에 의해 달성된다. 제2 소스 기판에서의 주입은 각각 80keV 및 27keV의 에너지를 가진 1015 B/cm2 및f 4.1016H/cm2의 공동주입에 의해 달성된다.
1차 및 2차 보강 막은 각각 6.5㎛와 대략 2㎛의 두께를 가진 이산화실리콘 SiO2 및 질화실리콘 SixNy으로 구성된 제1 및 제2 박막 상에 증착된다.
DVS-bis-BCB로 된 접착 재료의 제1 및 제2 층은 각각 유연성 기판의 제1 및 제2 면과 접촉하기 전에 보강 막의 각각의 위에 증착된다.
300℃의 온도에서 대략 10kPa의 압력이 대략 1시간 45분 동안 구조체에 인가된다.
대략 0.65 마이크로미터의 두께를 가진 제1 박막과 대략 0.35㎛의 두께를 가진 제2 박막이 유연성 Kapton® 기판으로 이착되고, 매우 작은 휘어짐을 가진 유연성 구조체를 형성한다. 200mm의 직경을 가진 유연성 구조체의 경우에는 대략 3mm보다 작다.
다른 예에 의하면, 80keV 및 27keV의 에너지를 가진 1015 B/cm2 및 4.1016H/cm2의 공동주입이 실리콘으로 된 제1 소스 기판에서 달성된다. 250keV 및 70keV의 에너지를 가진 1015 B/cm2 및 4.1016H/cm2의 공동주입은 실리콘으로 된 제2 소스 기판에서 달성된다.
본 예에서, 7.25㎛의 두께를 가진 1차 산화실리콘 보강 막이 제1 박막 상에 증착된다. 2 마이크로미터의 두께를 가진 질화실리콘으로 된 2차 보강 막이 제2 박막 상에 증착된다. 유연성 서포트는 125㎛의 두께를 가진 Kapton으로 된다. 모든 다른 파라미터는 앞서 설명한 것과 동일하게 된다.
이착된 제1 박막은 대략 0.35 마이크로미터의 더 작은 두께를 가지며, 제2 박막은 대략 0.65 마이크로미터의 두께를 갖는다. 취득한 유연성 구조체의 휘어짐은 몇 백 마이크로미터 정도이다.
동일한 원리에 의하면, 단결정 박막의 재료는 유연성 기판의 면에서 상이할 수 있기 때문에, 상이한 강성을 가지며, 이에 의해 구조체에서 변형이 상이하게 될 수 있다. 이착될 박막의 재료의 탄성 계수의 차 및 강성의 차를 고려하면, 적용할 보강 막의 두께 차를 유추할 수 있다. 예를 들어, 제1 박막의 재료가 제2 박막의 재료보다 낮은 강성을 가진다면, 1차 보강 막의 두께는 2차 보강 막의 두께보다 더 크게 해서, 응력의 균형을 맞추게 될 것이다.
도시하지 않은 다른 예에서, 유연성 기판의 각각의 면에서 상이한 특성의 접착 재료로 된 제1 및 제2 층을 사용할 수 있다. 고무 폴리머로 형성된 접착제를 유연성 구조체의 강성에 영향을 주지않고 사용할 수 있다. 한편, 이들 접착제는 구조체의 평탄성에 영향을 줄 수 있다. 유연성 기판에 대한 유도된 응력이 대칭이 아닌 경우에 그렇다. 당업자라면, 이것을 고려할 수 있을 것이며, 이들의 두께에 대해 대칭을 유지하도록 접착제를 선택하는 것이 필요하다.
다른 도시하지 않은 예에 의하면, 제1 및 제2 소스 기판은 다른 재료로 이루어진 시드 서포트 기판상에 에피택시에 의해 증착된, 여러 특성의 단결정 박막으로 이루어진 복합 구조체를 포함할 수 있다.
물론, 제1 및 제2 보강 막의 증착은 2개의 연속 단계로 수행될 수 있다. 마찬가지로, 이들 박막을 직접 접착 본딩 또는 접착제 막을 사용해서 고정시키는 단계도 2개의 연속 단계로 수행될 수 있다.
또 다른 도시하지 않은 예에 의하면, 본 발명의 방법은 제1 박막 상에 1차 보강 막을 증착하고 유연성 기판의 제2 면에 2차 보강 막을 증착하는 것 또는 그 반대로 하는 것이 적용될 수 있다.
또한, 유연성 기판의 제1 면 상에 제1 박막을 고정시키는 것은, 유연성 기판의 제2 면 상에 제2 기판의 고정이 직접 본딩에 의해 수행하면서 접착 본딩에 의해 적용될 수 있으며, 그 반대의 경우도 성립한다.
도시하지 않은 다른 예에 의하면, 실리콘에 1017H/cm2의 주입량과 25keV의 에너지를 가진 수소를 단일 주입함으로써, 15 시간 내에 250℃에서 균열을 취득할 가능성이 있다. 또 다른 도시하지 않은 예에 의하면, 헬륨(60keV, 4.1016He/cm2) 및 수소(32keV, 4.1016H/cm2) 를 실리콘에 공동주입함으로써, 20 시간 내에 300℃에서 균열을 취득할 가능성이 있다. 이들 조건은, 수소와 붕소의 공동주입의 경우와 동일한 방식으로, 낮은 서멀 버짓을 가지며, 유연성 기판에 적합한 균열을 취득할 수 있도록 한다.
본 발명이 상기 설명한 실시예에 한정되지 않는다는 것은 명백하며, 모든 기술적 등가 구성, 앞서 설명한 수단의 대체 및 이들의 조합이 본 발명에 포함된다.

Claims (14)

  1. 유연성 구조체(flexible structure)(13)를 제조하는 방법으로서,
    제1 소스 기판(source substrate)(1)에 이온 종(ionic species)을 주입하여 단결정 재료로 이루어지는 제1 박막(3)의 범위를 결정하는 제1 취화 영역(embrittlement region)(3.5)을 형성하는 이온 종 주입 단계;
    제2 소스 기판(2)에 이온 종을 주입하여 단결정 재료로 이루어지는 제2 박막(4)의 범위를 결정하는 제2 취화 영역(4.6)을 형성하는 단계;
    107GPa.㎛3보다 작거나 같은 강성(stiffness) R을 가진 유연성 기판(9)을 제공하는 단계;
    상기 유연성 기판(9)의 제1 면 및 제2 면에 각각 상기 제1 박막(3) 및 제2 박막(4)을 고정시켜서, 상기 제1 및 제2 취화 영역(3.5, 4.6)에 의해 범위가 정해지며 상기 제1 및 제2 박막(3, 4)의 이착(transfer)을 가능하게 하기 위한 보강 효과(stiffening effect)를 가진 유연성 구조체(13)를 포함하는 스택(12)을 형성하는 고정 단계; 및
    상기 제1 및 제2 박막(3, 4)을 상기 유연성 기판(9)으로 이착하기 위한 균열 서멀 버짓(fracture thermal budget)를 인가하는 단계
    를 포함하는 것을 특징으로 하는 유연성 구조체 제조 방법.
  2. 제1항에 있어서,
    상기 고정 단계 이전에,
    상기 유연성 기판(9)의 제1 면 및/또는 제1 박막 상에 하나 이상의 1차 보강 막(primary stiffening film)(7)을 형성하는 단계; 및
    상기 유연성 기판(9)의 제2 면 및/또는 제2 박막(4) 상에 하나 이상의 2차 보강 막(secondary stiffening film)(8)을 형성하는 단계를 더 포함하며,
    상기 1차 및 2차 보강 막(7, 8)의 누적된 강성이 상기 강성 R보다 작거나 같도록 된 것인, 유연성 구조체 제조 방법.
  3. 제2항에 있어서,
    상기 제1 박막(3) 상에 상기 1차 보강 막(7)을 형성하는 단계; 및
    상기 제2 박막(4) 상에 상기 2차 보강 막(8)을 형성하는 단계를 더 포함하며,
    상기 고정 단계는,
    상기 유연성 기판(9)의 제1 면과 상기 1차 보강 막(7)의 사이에, 접착 재료로 된 제1 층(11a)을 형성하는 단계; 및
    상기 유연성 기판(9)의 제2 면과 상기 2차 보강 막(8)의 사이에, DVS-bis-BCB, 폴리이미드 및 감광성 폴리머 중에서 선택되는 접착 재료로 된 제2 층(11b)을 형성하는 단계를 포함하는, 유연성 구조체 제조 방법.
  4. 제2항에 있어서,
    상기 유연성 기판(9)의 제1 면 상에 상기 1차 보강 막(7)을 형성하는 단계; 및
    상기 유연성 기판(9)의 제2 면 상에 상기 2차 보강 막(8)을 형성하는 단계를 더 포함하며,
    상기 고정 단계는, 상기 1차 보강 막(7)과 제1 박막(3) 사이에 직접 본딩(direct bonding)하고, 상기 2차 보강 막(8)과 제2 박막(4) 사이에 직접 본딩하는 단계를 포함하는, 유연성 구조체 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 소스 기판(1, 2)에 이온 종을 주입하는 이온 종 주입 단계는, 상기 제1 및 제2 소스 기판(1, 2)에 이온 종의 상이한 주입량을 주입하는 단계를 포함하는, 유연성 구조체 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 균열 서멀 버짓을 인가하는 단계는,
    상기 제1 및 제2 박막(3, 4) 중의 하나를 상기 유연성 기판(9)에 이착하기 위해 제1 서멀 버짓을 인가하는 제1 단계; 및
    상기 제1 및 제2 박막(3, 4) 중의 다른 하나를 상기 유연성 기판(9)에 이착하기 위해 추가의 제2 서멀 버짓을 인가하는 제2 단계를 포함하는, 유연성 구조체 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    이착된 상기 제1 박막(3) 및/또는 제2 박막(4)의 자유 면(free face)에 또는 그 위에 적용되는 마이크로기술 또는 마이크로전자기술의 공정단계 중의 하나 이상을 적용하는 단계를 더 포함하는 유연성 구조체 제조 방법.
  8. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 1차 및 2차 보강 막(7, 8)에 대하여 상이한 두께를 선택하는 단계를 더 포함하는 유연성 구조체 제조 방법.
  9. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 1차 및 2차 보강 막(7, 8)은, 0.1 마이크로미터 내지 30 마이크로미터 사이 또는 0.5 마이크로미터 내지 20 마이크로미터 사이의 두께와 10GPa 보다 크거나 같은 탄성 계수(Young's modulus)를 가지며, SiO2 또는 SiOx 또는 SiON 또는 SiN 또는 Si3N4 또는 SiN:H 또는 SixNy 또는 SiOxNy 또는 Al2O3 또는 AlxOy 로 이루어진 재료를 포함하는, 유연성 구조체 제조 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 유연성 기판(9)은 Kapton® 또는 유리 폴리머, 고무 폴리머, 금속 시트 중에서 선택되는 것인, 유연성 구조체 제조 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 박막(3, 4)의 재료는 단결정 재료이며,
    Si 또는 SiGe 또는 IV족 원소를 포함하는 재료, GaN 또는 AlGaN 또는 InGaN 또는 AsGa 또는 InP 또는 III 및 IV족 원소를 포함하는 재료, 반도체성 재료, 자기성 재료 및 압전 재료 중에서 선택되는 것인, 유연성 구조체 제조 방법.
  12. 중간 구조체(14)로서,
    상기 중간 구조체가, 자신의 기저부로부터 자신의 표면까지,
    제1 또는 제2 취화 소스 기판(1, 2)의 네거티브(negative)(5, 6)에 각각 고정되는 제1 또는 제2 박막(3, 4) 중의 하나;
    네거티브(5, 6)에 고정된 상기 제1 또는 제2 박막(3, 4) 상의 1차 또는 2차 보강 막(7, 8) 중의 하나;
    107GPa.㎛3보다 작거나 같은 강성(stiffness) R을 가진 유연성 기판(9);
    상기 1차 및 2차 보강 막(7, 8)의 누적된 강성이 R보다 작거나 같은, 상기 1차 또는 2차 보강 막(7, 8) 중의 다른 하나; 및
    상기 유연성 기판(9)에 이착된 상기 제1 또는 제2 박막(3, 4) 중의 다른 하나
    를 포함하며,
    이착된 상기 박막(3, 4)은 5 마이크로미터 또는 2.5 마이크로미터보다 작은 두께를 가지며, 상기 1차 또는 2차 보강 막(7, 8)은, 0.1 마이크로미터 내지 30 마이크로미터 사이, 또는 0.5 마이크로미터 내지 20 마이크로미터 사이의 두께와 10GPa 보다 크거나 같은 탄성 계수(Young's modulus)를 갖는 것을 특징으로 하는 중간 구조체(14).
  13. 제12항에 의한 상기 중간 구조체(14)로부터 취득하고, 마이크로기술, 마이크로전자기술 또는 세정 공정단계 중의 하나 이상을 적용하도록 구성된 유연성 구조체(13)로서,
    상기 유연성 구조체는, 자신의 표면으로부터 자신의 기저부까지,
    5 마이크로미터보다 작은 두께를 갖는 제1 박막(3);
    1차 보강 막(7);
    107GPa.㎛3보다 작거나 같은 강성 R을 가진 유연성 기판(9);
    2차 보강 막(8);
    5 마이크로미터보다 작은 두께를 갖는 제2 박막
    을 포함하며,
    상기 유연성 구조체(13)는, 외부 응력 없이, 20cm보다 큰 또는 50cm보다 큰 또는 1m보다 큰 곡률반경을 가지며, 상기 1차 및 2차 보강 막(7, 8)의 누적된 강성이 상기 강성 R보다 작거나 같으며, 상기 1차 또는 2차 보강 막(7, 8)은, 0.1 마이크로미터 내지 30 마이크로미터 사이, 또는 0.5 마이크로미터 내지 20 마이크로미터 사이의 두께와 10GPa 보다 크거나 같은 탄성 계수(Young's modulus)를 갖는 것을 특징으로 하는 유연성 구조체(13).
  14. 제13항에 있어서,
    상기 제1 및 제2 박막(3, 4)은 실리콘을 포함하며, 0.01 마이크로미터 내지 2.5 마이크로미터 또는 0.05 내지 1.5 마이크로미터 또는 0.1 내지 1 마이크로미터 사이의 동일한 두께를 가지며,
    상기 1차 및 2차 보강 막(7, 8)은 산화실리콘 SiO2를 포함하며, 0.1 마이크로미터 내지 10 마이크로미터 또는 2 내지 6 마이크로미터 사이의 동일한 두께를 가지며,
    상기 유연성 기판(9)은 Kapton® 또는 유리 폴리머로 이루어지며, 100 내지 200 마이크로미터 사이의 두께를 갖는, 유연성 구조체(13).
KR1020120148302A 2011-12-20 2012-12-18 층의 이착에 의한 유연성 구조체의 제조 KR102096818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1162086A FR2984597B1 (fr) 2011-12-20 2011-12-20 Fabrication d’une structure souple par transfert de couches
FR11/62086 2011-12-20

Publications (2)

Publication Number Publication Date
KR20130071381A KR20130071381A (ko) 2013-06-28
KR102096818B1 true KR102096818B1 (ko) 2020-04-03

Family

ID=47263201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148302A KR102096818B1 (ko) 2011-12-20 2012-12-18 층의 이착에 의한 유연성 구조체의 제조

Country Status (8)

Country Link
US (1) US9427948B2 (ko)
EP (1) EP2608252B1 (ko)
JP (1) JP6220516B2 (ko)
KR (1) KR102096818B1 (ko)
CN (1) CN103177935B (ko)
FR (1) FR2984597B1 (ko)
SG (1) SG10201504891QA (ko)
TW (1) TWI598238B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
CN104064175B (zh) * 2014-07-10 2017-05-10 中国科学院电子学研究所 仿生降噪膜片
WO2017201602A1 (en) * 2015-09-11 2017-11-30 Spectral Devices Inc. Methods for production and transfer of patterned thin films at wafer-scale
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102390772B1 (ko) * 2017-07-14 2022-04-25 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
FR3102608B1 (fr) 2019-10-28 2021-09-24 Commissariat Energie Atomique Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé
US11377758B2 (en) * 2020-11-23 2022-07-05 Stephen C. Baer Cleaving thin wafers from crystals
CN115867105A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种同步制备两片复合压电衬底的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
JP2005158934A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器
US20070155183A1 (en) 2005-12-14 2007-07-05 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL88823C (ko) 1951-07-30
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
JP4044236B2 (ja) * 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US20060177971A1 (en) * 2004-01-13 2006-08-10 Jsr Corporation Anisotropically conductive connector, production process thereof and application product thereof
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
WO2011137298A2 (en) * 2010-04-30 2011-11-03 Second Sight Medical Products,Inc. Improved biocompatible bonding method
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036247A1 (en) * 2001-08-17 2003-02-20 Eriksen Odd Harald Steen Method of preparing a semiconductor using ion implantation in a sic layer
JP2005158934A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器
US20070155183A1 (en) 2005-12-14 2007-07-05 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry

Also Published As

Publication number Publication date
TW201332772A (zh) 2013-08-16
US20130156989A1 (en) 2013-06-20
CN103177935B (zh) 2017-06-16
FR2984597B1 (fr) 2016-07-29
FR2984597A1 (fr) 2013-06-21
JP6220516B2 (ja) 2017-10-25
JP2013131760A (ja) 2013-07-04
SG10201504891QA (en) 2015-07-30
CN103177935A (zh) 2013-06-26
KR20130071381A (ko) 2013-06-28
EP2608252B1 (fr) 2018-04-18
EP2608252A1 (fr) 2013-06-26
TWI598238B (zh) 2017-09-11
US9427948B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
KR102096818B1 (ko) 층의 이착에 의한 유연성 구조체의 제조
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
US8716107B2 (en) Epitaxial lift off stack having a non-uniform handle and methods thereof
US8067298B2 (en) Relaxation of a strained material layer with application of a stiffener
US8252663B2 (en) Method of transferring a thin layer onto a target substrate having a coefficient of thermal expansion different from that of the thin layer
JP2014007421A (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2005005708A (ja) 異質構造の製造方法
JP2013533622A (ja) 単結晶シリコンの薄層を転写する方法
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
US20160126215A1 (en) Method for assembling two substrates of different natures via a ductile intermediate layer
US8691665B2 (en) Method for producing bonded wafer
JP2009521813A (ja) 歪み薄膜の緩和方法
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
JP5547395B2 (ja) 歪み緩和方法
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
JP6985260B2 (ja) ハイブリッド構造を製造するための方法
CN113130376B (zh) 一种多层异质单晶薄膜衬底的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant