JP2013533622A - 単結晶シリコンの薄層を転写する方法 - Google Patents
単結晶シリコンの薄層を転写する方法 Download PDFInfo
- Publication number
- JP2013533622A JP2013533622A JP2013515872A JP2013515872A JP2013533622A JP 2013533622 A JP2013533622 A JP 2013533622A JP 2013515872 A JP2013515872 A JP 2013515872A JP 2013515872 A JP2013515872 A JP 2013515872A JP 2013533622 A JP2013533622 A JP 2013533622A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- substrate
- polymer
- polymer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0005—Separation of the coating from the substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/48—Ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/582—Recycling of unreacted starting or intermediate materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Thermal Sciences (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【選択図】図2
Description
・ボンディングステップの間に実行するべき表面処理操作を、その操作が存在する場合には、単純化することができる。
・ボンディングステップの費用が安い。
・接着力は、低温に達すると直ちに強力になる。
・ポリマー層の特定な処理によって、取り除き(すなわち、剥離)に対して強くなる。
・ポリマー層の厚さは、臨界厚さより薄く、臨界厚さは、500nmよりも薄い。
・分離されるべき層(数nmの薄い酸化物層で被われている場合もある)は、ポリマー層に直接に接触している。
・ポリマー層の厚さが、ポリマー層としてのある特定な臨界厚さより厚い時には、品質のよい転写を行うことはできない(ブリスタ(泡)現象が観測される)。
・ポリマー層の厚さが、ポリマー層としてのある特定な臨界厚さより薄い時には、この転写は可能である。
・注入されたシリコンウェハを、それらの表面に補強材を付加することなく使用する。
・薄層3の転写の場合と、同じ条件の注入(元素の性質、1回または複数回の注入、イオン注入のエネルギーおよびドーズ量)、および同じ熱処理操作(温度、RTP、ランピング(ramping)等)を行う。ただし、基板4は使用しない。
・本方法における種々のステップにおける形態(液体または固体、カラス質、結晶、ゴム状)。
・本方法を実施する以前、実施している間、または実施の後に形成される形態(乾燥状、重合化、網状化)。
・液状、粘弾性状、または固体状の形状である。
・注入された基板、ポリマー層、および受け基板を、単一のステップの中で固定的に結合する。
・最初に、注入された基板とポリマー層とを結合し、次に、このユニットを受け基板に固定的に結合する。
・受け基板とポリマー層とを固定的に結合し、次に、このユニットを、注入された基板に結合する。
・最初に、注入された基板とポリマー層とを結合し、次に、受け基板と別のポリマー層(異なる性質の場合がある)とを固定的に結合し、更に、これら2つのポリマー層を対向させて結合する。
[実験結果]
[実験結果]
・ドナー基板の上に、臨界厚さより薄い厚さを有するポリマー膜を堆積する。
・次に、このポリマー膜の上に補強材を形成する。
・受けポリマー基板に接着ボンディングする。
・そして、破面を形成する。
・シリコンウェハに水素(70KeV、5.1016H+cm-2)を注入する。
・注入されたシリコンウェハの注入された面の上に、スピンコーティングによって、200nmのBCBを堆積する。
・125μmの厚さの「カプトン(登録商標)」基板の上に、PECVDによって、150℃で、6μmのSiO2を堆積する。
・上記のように生成された2つの部分は、酸化物が堆積された面と、BCB膜が堆積された面とが、互いに対向するように、熱圧着によって接合される。
・破面生成は、300℃で2時間の熱処理によって行われる。
1A 基板の注入表面
1’、11’ 残りのドナー基板
2、12 埋め込み脆化層
3、13 薄層
4 14 受け基板
5、15 ポリマー層
16 剛性膜
Claims (10)
- 単結晶シリコンの薄層を、単結晶シリコンでできているドナー基板(1、11)から、転写されるべき薄層(3、13)の厚さより厚い厚さを有する少なくとも1つの薄層の上に、自由面から転写する方法であって、
− 少なくとも1つの所与の元素イオンが、この自由面を通して注入され、前記単結晶シリコンの中に、埋め込まれた脆化層(2、12)が形成され、
− 前記ドナー基板は、ポリマー層(5、15)を介して、前記自由面で受け基板(4、14)にボンディングされ、
− 前記ドナー基板の薄層の破面は、埋め込まれた脆化層(2、12)の所で、基本的に熱破面処理によって生成が促進される方法において、
− 注入条件は、薄層(3、13)の前記厚さは、10μmより薄いことであり、
− ポリマー層(5、15)の厚さは、注入のエネルギーとドーズ量の関数として規定される臨界閾値より薄く、前記臨界閾値は、
・500nmと、
・将来の薄層の厚さとの2つの値の中で、小さい方の値以下であることを特徴とする方法。 - 前記ポリマー層の前記厚さに対する前記臨界閾値は、前記エネルギーおよび前記ドーズ量で注入した後に、また、補強材を使用せずに、前記熱破面処理をした後に、前記ドナー基板の中で観測されるブリスタの、前記自由面と平行な方向における平均寸法の1/15であることを特徴とする、請求項1に記載の方法。
- 前記注入は、最大で70keVの注入エネルギーの水素イオンで行われることを特徴とする、請求項1または2に記載の方法。
- 前記注入は、2×1016H+/cm2〜6×1016H+/cm2のドーズ量の水素イオンで行われることを特徴とする、請求項1〜3のいずれか1項に記載の方法。
- 前記ポリマー層は、ベンゾシクロブテン(BCB)でできていることを特徴とする、請求項1〜4のいずれか1項に記載の方法。
- 前記熱破面処理は、300℃以上の温度で行われることを特徴とする、請求項1〜5のいずれか1項に記載の方法。
- 前記受け基板は、補強材を形成しているポリマー基板(14)によって保持されている剛性膜(16)を備えていることを特徴とする、請求項1〜6のいずれか1項に記載の方法。
- 剛性膜(16)は、2〜10μmの厚さのシリコン酸化物、またはシリコン窒化物で形成されていることを特徴とする、請求項7に記載の方法。
- 前記ポリマー基板は、前記ポリマー層の材料とは異なる材料からなっていることを特徴とする、請求項7または8に記載の方法。
- 前記ポリマー基板は、ポリイミドからなっていることを特徴とする、請求項7〜9のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1054969A FR2961515B1 (fr) | 2010-06-22 | 2010-06-22 | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
FR1054969 | 2010-06-22 | ||
PCT/EP2011/060380 WO2011161122A1 (fr) | 2010-06-22 | 2011-06-21 | Procede de transfert d'une couche mince de silicium monocristallin |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013533622A true JP2013533622A (ja) | 2013-08-22 |
Family
ID=43429149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013515872A Ceased JP2013533622A (ja) | 2010-06-22 | 2011-06-21 | 単結晶シリコンの薄層を転写する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8906780B2 (ja) |
EP (1) | EP2586055A1 (ja) |
JP (1) | JP2013533622A (ja) |
CN (1) | CN103098196A (ja) |
FR (1) | FR2961515B1 (ja) |
WO (1) | WO2011161122A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2984597B1 (fr) * | 2011-12-20 | 2016-07-29 | Commissariat Energie Atomique | Fabrication d’une structure souple par transfert de couches |
DE102012001620A1 (de) * | 2012-01-30 | 2013-08-01 | Siltectra Gmbh | Verfahren zur Herstellung von dünnen Platten aus Werkstoffen geringer Duktilität mittels temperaturinduzierter mechanischer Spannung unter Verwendung von vorgefertigten Polymer-Folien |
WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
JP6396852B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
CN108780776B (zh) | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
JP6563360B2 (ja) * | 2016-04-05 | 2019-08-21 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
FR3060199B1 (fr) | 2016-12-08 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert de couches minces |
FR3073082B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
FR3078822B1 (fr) * | 2018-03-12 | 2020-02-28 | Soitec | Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin |
WO2019236320A1 (en) | 2018-06-08 | 2019-12-12 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
CN110349843B (zh) | 2019-07-26 | 2021-12-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、生物识别器件、显示装置 |
FR3102608B1 (fr) * | 2019-10-28 | 2021-09-24 | Commissariat Energie Atomique | Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744852A (en) * | 1995-05-17 | 1998-04-28 | Harris Corporation | Bonded wafer |
JP2006114847A (ja) * | 2004-10-18 | 2006-04-27 | Sony Corp | 半導体装置、及び貼り合わせ基板の製造方法 |
JP2008124207A (ja) * | 2006-11-10 | 2008-05-29 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
WO2008098404A2 (en) * | 2007-02-16 | 2008-08-21 | ETH Zürich | Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film |
JP2010045272A (ja) * | 2008-08-18 | 2010-02-25 | Sumco Corp | 貼合せsoiウェーハの製造方法及び該方法により得られた貼合せsoiウェーハ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US6596569B1 (en) * | 2002-03-15 | 2003-07-22 | Lucent Technologies Inc. | Thin film transistors |
GB0310969D0 (en) | 2003-05-13 | 2003-06-18 | Ricardo Uk Linmited | Clutches |
JP5166745B2 (ja) * | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US8115511B2 (en) * | 2009-04-14 | 2012-02-14 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
-
2010
- 2010-06-22 FR FR1054969A patent/FR2961515B1/fr not_active Expired - Fee Related
-
2011
- 2011-06-21 JP JP2013515872A patent/JP2013533622A/ja not_active Ceased
- 2011-06-21 WO PCT/EP2011/060380 patent/WO2011161122A1/fr active Application Filing
- 2011-06-21 US US13/805,796 patent/US8906780B2/en not_active Expired - Fee Related
- 2011-06-21 EP EP11727692.3A patent/EP2586055A1/fr not_active Withdrawn
- 2011-06-21 CN CN2011800309151A patent/CN103098196A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744852A (en) * | 1995-05-17 | 1998-04-28 | Harris Corporation | Bonded wafer |
JP2006114847A (ja) * | 2004-10-18 | 2006-04-27 | Sony Corp | 半導体装置、及び貼り合わせ基板の製造方法 |
JP2008124207A (ja) * | 2006-11-10 | 2008-05-29 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
WO2008098404A2 (en) * | 2007-02-16 | 2008-08-21 | ETH Zürich | Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film |
JP2010045272A (ja) * | 2008-08-18 | 2010-02-25 | Sumco Corp | 貼合せsoiウェーハの製造方法及び該方法により得られた貼合せsoiウェーハ |
Also Published As
Publication number | Publication date |
---|---|
WO2011161122A1 (fr) | 2011-12-29 |
CN103098196A (zh) | 2013-05-08 |
FR2961515B1 (fr) | 2012-08-24 |
FR2961515A1 (fr) | 2011-12-23 |
EP2586055A1 (fr) | 2013-05-01 |
US8906780B2 (en) | 2014-12-09 |
US20130092320A1 (en) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013533622A (ja) | 単結晶シリコンの薄層を転写する方法 | |
JP5258146B2 (ja) | 同時注入により基板内に脆性領域を生成する方法 | |
US7351644B2 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
JP5988389B2 (ja) | レイヤ転送プロセス用の基板強化方法および結果のデバイス | |
JP5593027B2 (ja) | 薄層の転着方法 | |
US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
EP2608252B1 (fr) | Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante | |
US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
US20100289115A1 (en) | Soi substrate and method for manufacturing soi substrate | |
US20080064182A1 (en) | Process for high temperature layer transfer | |
US8951887B2 (en) | Process for fabricating a semiconductor structure employing a temporary bond | |
JP2012160754A (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
JP2005505935A (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
US8951809B2 (en) | Method of transfer by means of a ferroelectric substrate | |
US8778777B2 (en) | Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate | |
KR20090105910A (ko) | 거친 계면을 생성하고 조절하는 방법 | |
US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes | |
TWI762755B (zh) | 可分離結構及應用所述結構之分離方法 | |
US20200385265A1 (en) | Method for preparing the remainder of a donor substrate,substrate produced by said method and use of such a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151102 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160223 |