TWI598238B - 藉由層體之轉移製造一可撓結構的技術 - Google Patents

藉由層體之轉移製造一可撓結構的技術 Download PDF

Info

Publication number
TWI598238B
TWI598238B TW101148354A TW101148354A TWI598238B TW I598238 B TWI598238 B TW I598238B TW 101148354 A TW101148354 A TW 101148354A TW 101148354 A TW101148354 A TW 101148354A TW I598238 B TWI598238 B TW I598238B
Authority
TW
Taiwan
Prior art keywords
film
flexible substrate
films
reinforcing
flexible
Prior art date
Application number
TW101148354A
Other languages
English (en)
Other versions
TW201332772A (zh
Inventor
休伯特 摩瑞絲尤
美克辛 阿古德
法蘭克 佛涅爾
費德瑞克 馬森
克里斯多夫 摩拉雷斯
Original Assignee
原子能與替代能源委員會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原子能與替代能源委員會 filed Critical 原子能與替代能源委員會
Publication of TW201332772A publication Critical patent/TW201332772A/zh
Application granted granted Critical
Publication of TWI598238B publication Critical patent/TWI598238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)

Description

藉由層體之轉移製造一可撓結構的技術 發明領域
本發明係有關於用於製造一適於經握牢之可撓基板，尤其用於施加至少一精密技術、微電子學器件或洗淨步驟的方法。
本發明亦係有關於一中間結構及一可撓結構。該製造方法及可撓結構特別可用於以下領域：可撓技術、精密技術、微電子學器件(諸如晶片卡)、智慧型紡織品；尤其可用於製造應變計。
發明背景
可撓技術之領域需要在由單晶材料所組成之彈性上可變形的薄膜上或內形成電子元件，且其厚度小於，例如5微米。現在，單晶材料之可撓薄膜本身並不很有效，且可撓薄膜之存在或未使用任何載體而製成時，由於太薄所以不能輕易處理，尤其不能藉標準的微電子學器件而處理。該等薄膜傾向於纏繞在其等之上以變形或摺疊，因此使其等難以用於製造電子元件。
不可能在現有的可撓基板(諸如聚合物或金屬薄 片)上生長單晶材料之薄膜，因為這些基板不具有一適於生長具該所欲品質的單晶材料之表面晶種。
而且，藉使用一脆變源基板之Smart CutTM技術很難將很薄的膜轉移至可撓基板上。有時，僅轉移該薄膜之一部份。其原因乃該可撓基板並不能提供沿著藉植入該源基板內而形成之空腔的脆變面或區域之形成所需的勁度。然後該等空腔係沿各個方向且特別是沿著一與該脆變面或區域成垂直的軸形成，其會導致該薄膜起泡。
另一方面，藉將一補強膜插入該薄膜與該可撓基板之間而可將一薄膜自一在單晶材料內的源基板轉移至一可撓基板(諸如聚合物)上。若所獲得結構實際上具可撓性，則很難用於隨後的技術方法中。由於在該基板之製造期間貯存於不同薄膜內的應力，所以該結構通常具有強烈(撓曲或扭轉...)變形。
發明概要
本發明的目標之一為克服本缺點且提議一可經處理的可撓結構，其包括一在單晶材料內之薄膜，且由於自發性弓度小(亦即在無外應及室溫下)，因此可在該薄膜之表面內或其上可進行精密技術或微電子學器件之步驟。
據本目的且根據第一方面，本發明之該目的為用於製造一可撓結構的方法，其特徵在該方法包含以下步驟：
-將離子物種植入第一源基板內以形成一可界定特別由一單晶材料所組成的第一薄膜之第一脆變區，
-將離子物種植入第二源基板內以形成一可界定特別由一單晶材料所組成的第二薄膜之第二脆變區，
-提供一可撓基板，其勁度R係小於或等於107GPa.μm3。
-使該第一及第二薄膜分別固定於該可撓基板之第一面及第二面以形成一包含藉該第一及第二脆變區而界定的可撓結構之堆疊，該可撓結構具有一適於轉移該第一及第二薄膜之補強效應，且
-施加一破裂熱積存以將該第一及第二薄膜轉移至該可撓基板上。
經由使用該方法，可獲得具有一超過20厘米、較佳超過50厘米、且又較佳超過1米之自發性曲率半徑的可撓結構。
本結構若進一步具有充份的尺寸(典型上，超過數毫米)，則可輕易經處理。情況如下：基板具有標準尺寸，例如直徑100或200毫米。本結構適於被握牢，尤其可對其施加至少一精密技術、微電子學器件或洗淨步驟。
可藉使用式R=EH3/12(1-v 2)而計算該勁度R。E代表該可撓基板之材料的楊氏模數(Young’s modulus)值(以GPa(千兆帕)表示)。H相當於該基板之高度或厚度(以微米表示)，而v(nu)相當於該材料之帕松(Poisson)係數(無尺寸的)。該可撓基板之撓曲剛度或勁度低，因此一旦，例如施加一外應力時，可產生很大程度的彈性變形。作為比較用，一具有725微米之商業厚度的剛性矽基板(其楊氏模數為約130GPa且其彈性變形性很低)具有大約4.109GPa.μm3的勁 度。
一柱體結構之“曲率半徑”ρ係藉使用式r2/2△而獲得，其中r代表本結構的半徑，而△(δ)表示於本結構之表面的中央所測量之本結構假設的弓度。例如就一具有100毫米(或8英寸)半徑之結構而言，5毫米之弓度相當於1米之曲率半徑。
該辭句“自發性曲率半徑”係說明當未接受(任何外應力且於室溫下該可撓結構固有之曲率半徑。
在本件內，該辭句可撓結構“意指一可變形之應順性結構，一旦施加後續的外應力(其係特別在微電子學器件或精密技術操作的範圍內或一旦形成該等元件時在其後續使用期間所提供的外應力)可彈性變形。該結構之可撓性可，例如保證其可達一超過20厘米或甚至50厘米且甚至1米之曲率的半徑，且可保留該結構的機械及功能完整性。不像彈性變性，該可撓性結構之彈性變形可避免，例如由於在該薄膜之厚度內形成裂縫或損壞、該經轉移薄膜之緊縮、起泡、分離或脫層而損害該薄膜的材料，因此在製造或使用期間，該等材料可保有其等之性質。
而且，值得注意的是，該第一及第二薄膜所固定之該可撓基板的第一面及第二面為該可撓基板的反面。
在本文件中，該辭句“使該第一及第二薄膜分別固定於該可撓基板之第一及第二面”意指使該第一及第二薄膜之已暴光表面(亦即具有已植入離子物種的該等表面)分別固定於該可撓基板之第一面及第二面的作用。
在本文件中，該辭句“適於使薄膜轉移的補強效應”意指藉該薄膜之勁度而提供的補強效應合併藉該可撓基板之勁度而產生的補強效應足以形成與該等源基板之表面平行的該脆變區之空腔。本硬化效應特別可將全部薄膜轉移至一可撓基板上且不會發生起泡現象。
在本文件中，該辭句“熱積存”意指在一特定時間內施加熱處置。
因此，可將薄膜轉移至一可撓基板上以獲得一可撓性且彈性可變形結構，而且，該結構之實質上對稱構形可確保其能經處理、握緊且尤其可獲得一相當高的曲率半徑，亦即在無外力下可獲得一實質上平面的結構，且於其上可進行技術步驟。
根據一實施例，係藉施加機械應力(諸如拉伸應力、剪切應力、撓曲應力或扭應力)而輔助該破裂熱積存的施加以完成該破裂熱積存的效應。因此可降低該破裂熱積存之溫度或持續時間，所以不會損害，例如聚合物內之該可撓基板。
根據另一實施例，在該固定步驟前，該方法包括以下步驟：
-在該第一薄膜及/或在該可撓基板之第一面上形成至少一主要補強膜
-在該第二薄膜及/或在該可撓基板之第二面上形成至少一次要補強膜，該主要及次要補強膜之合併勁度小於或等於該勁度R。
“補強膜”意指就相同之厚度而言，一具有勁度大於該可撓基板之勁度的薄膜。該補強膜的位置鄰接該等薄膜。因此，該可撓結構包含該可撓基板、該第一及第二薄膜以及該主要或次要補強膜。後者可以使藉該等薄膜及該支撐基板而產生的補強效應完整以在施加該破裂熱積存期間促進沿著一實質上與該源基板之表面平行的平面的該脆變區之破裂的蔓延。在本補強效應中，該等薄膜以及該可撓基板牽涉的程度係取決於其等特有的勁度及其等之厚度。僅在該等薄膜及該可撓基板之本身並不能得到充份的補強效應時，才需要額外的補強膜。
該“主要補強膜”與“次要補強膜”具有類似功用。在某些實施例中，這些主要及次要補強膜亦類似。
因此可將第一主要補強膜沈積在第一薄膜上並將第二主要補強膜沈積在該可撓基板的第一面上以在該第一與第二主要補強膜之間獲得直接黏結。然後這些第一及第二補強膜之黏結可形成一單一主要補強膜。本黏結作用可獲得有利於轉移該薄膜之較大黏著能。這些沈積物當然亦可用於使該第二薄膜固定於該可撓基板的第二面上，其可獨立或作為一添加物以固定在該第一薄膜上，並作為該第一及第二主要補強膜。
該補強膜可由含不同材料的數層組成。
就該可撓基板之勁度而言，與該主要及次要補強膜的存在有關之該結構之勁度的增加應該小，才能獲得一具有所欲可撓性的結構，有利的是，本增加量不超過該可 撓載體之勁度的50%、或甚至20%。
較佳藉沈積法而形成該第一及第二補強膜。
根據一實施例，該方法包含以下步驟：-在該第一薄膜上形成該主要補強膜，-在該第二薄膜上形成該次要補強膜，且其中該固定步驟包含以下步驟：-在該可撓基板的主要補強膜與第一面之間形成一含黏著性材料的第一層，且-在該可撓基板的次要補強膜與第二面之間形成一含黏著性材料的第二層，該黏著材料係特別選自DVS-雙-BCB、聚醯亞胺及光敏性聚合物，因此可在該等補強膜與該可撓基板之間獲得黏著性黏結。該黏著性黏結法的使用很簡單。在將該黏著性材料層沈積前，尤其需要非平面化、或以大準確度進行該等表面之洗淨。
較佳藉施加可獲得黏著性黏結的熱壓縮而提供該破裂熱積存。該外施壓力可以在10千帕(kPa)附近。
根據一項可能性，該等黏著性材料層與一初步熱處置之交聯係在使該等薄膜彼此接觸或使該等薄膜與該可撓基板接觸前進行。一旦使其等接觸時，則所獲得之黏著能可很低。其有利於該位於含一黏著性材料之該第一或第二層的結構之拆卸。在薄膜上製成所欲元件後，本拆卸可特別有用。
根據另一可能性，係在該破裂熱積存之施加期 間，交聯該等含一黏著材料之層體。因此所獲得黏結能較強。本黏結能亦使能在該可撓結構內產生大應力之技術性操作的應用成為可能。
或者，該方法包含以下步驟：-在該可撓基板之第一面上形成該主要補強膜，-在該可撓基板之第二面上形成該次要補強膜，且該固定步驟包含使該主要補強膜與第一薄膜進行直接黏結，並使該次要補強膜與第二薄膜進行直接黏結。
根據一實施例，由相同材料組成之該第一及第二源基板、與該等植入步驟係在相同條件(物種、劑量、能量、...)下進行，一旦施加該破裂熱積存時，該第一及第二薄膜的轉移係同時或以時移方式進行。
根據另一實施例，將離子物種植入該第一及第二源基板內之步驟包括一將不同劑量之離子物種植入該第一及第二源基板內的步驟。現在，欲經施加以使該源基板破裂的破裂熱積存尤其係取決於該植入離子物種的劑量。因此，當植入這兩種源基板內的該等劑量不同時，特別是當該等植入材料具相同性質時，係使用不同的破裂熱處置之持續時間及/或溫度以獲得各別的破裂。當使用含不同材料(以不同劑量植入)之源基板時，亦可需要不同的破裂熱積存。
根據一用於利用該發明的可能性，該用於使用破裂熱積存的步驟包含：-第一步驟，其包含使用第一熱積存以將該第一或第二 薄膜中之一者轉移至該可撓基板上；及-第二步驟，其包含使用第二額外熱積存以將該第一或第二薄膜中之另一者轉移至該可撓基板上。
最好，在介於該用於使用該第一熱積存的第一步驟與該用於使用該第二額外熱積存的第二步驟之間，該方法尚包含在該第一或第二經轉移薄膜之自由面內或其上施加至少一精密技術或微電子學器件操作。該載體之存在亦稱為一尚未自其未經轉移的薄膜分離之負極板，其可以使該結構得到若干勁度。本勁度特別適於可能難以在一可撓結構上進行之施加步驟(其中兩薄膜係經轉移之步驟，諸如表面加工或拋光步驟)。
根據一項可能性，至少一精密技術或微電子學器件操作的應用可至少部份提供該第二熱積存。在本構形內，可顯著地減少該第二額外熱積存，其可降低循環時間及製造成本。
根據本發明之該方法典型上包含可施加在該第一及/或第二轉移薄膜之該自由面中或其上之精密技術或微電子學器件步驟的應用。在當以其間一技術步驟業經進行的雙步驟轉移該等薄膜的情況下，可在最後經轉移的薄膜上進行至少一其它技術步驟。在當以單一步驟轉移該等薄膜的情況下，所形成結構具有一充份的曲率半徑，因此可官能化該等薄膜中之兩者或任一者，或可於其中進行方法或使其等用於目的應用。
根據另一實施例，該方法包含一由選擇具有不同 楊氏模數之材料以形成該主要及次要補強膜的步驟。就同一結構而言，其可提供不受限於單一補強膜材料的選擇之可能性。
根據另一實施例，該等將離子物種植入該第一及第二源基板內之步驟包含一用於植入具不同能量之離子物種的步驟。經由使用本方法，尤其當該等薄膜由同一材料所組成時，可在該結構之任一側上獲得具有不同厚度的薄膜。當該等薄膜之材料係不同時，亦可藉本方法而獲得具有不同厚度的薄膜。
為了適於所欲應用，該第一及第二薄膜較佳具有一小於5微米的厚度，且更佳小於2.5微米。
根據其中該可撓結構不含任何補強膜的另一實施例，該第一及第二薄膜具有一小於18微米的厚度，因此可具有一適於轉移薄膜的補強效應。有利的是，該方法包含一由以下所組成的步驟：選擇一適用於該主要及次要補強膜的不同厚度以根據該等薄膜之材料、該等薄膜之厚度及/或該等補強膜之材料而平衡該結構內的應力，且其可在無任何外應力且於室溫下，獲得具有一高曲率半徑(或實質上平面)的最終結構。
根據一可能性，該植入步驟係由植入一或數種選自氫、硼、氦或其它氣體之離子物種所組成。已知共植入(特別是氫及氦、或氫及硼)可降低該破裂熱積存的溫度，且因此尤其當該可撓基板係由聚合物組成時，可避免損害該可撓基板的材料。
較佳，該主要及次要補強膜具有一介於0.1與30微米間且更佳介於0.5與20微米間的厚度、大於或等於10GPa之楊氏模數，且更佳包含一以SiOxNy(諸如SiO2、SiOx、SiON、SiN、Si3N4、SiN：H、SixNy)、或AlxOy(諸如Al2O3)表示的物質，因此不會使該最終可撓結構太硬化。
SixNy之定義為式0.2<(y/x)<1.4。
根據一可能實施例，該可撓基板係選自金屬薄片、橡膠聚合物、玻璃狀聚合物，諸如Kapton®，因此可以使該可撓結構得到預期之可撓性。
例如該金屬薄片可具有一介於數微米與50微米間之厚度，作為一實例，該等具有介於約10GPa與100MPa間之楊氏模數的玻璃狀聚合物可具有一約50-200微米之厚度。作為一實例，具有介於0.1與20MPa間之楊氏模數的橡膠聚合物可具有一介於50與2,000微米間之厚度。
較佳，該第一及第二薄膜之材料為一單晶材料，例如選自壓電材料、磁性材料、半導體材料，諸如一含得自列IV之元素(諸如Si、SiGe)的材料、或一含得自列III及V之元素(諸如GaN、AlGaN、InGaN、AsGa或InP)的材料。其尤其可以是一含得自列III及V之元素(諸如Ga、N、Al、In、P或As)的二元、三元或四元合金。
根據該實施例，該第一及第二薄膜之材料可以具相同性質或不同性質。
根據一項可能性，該第一及第二薄膜可以是單-或多-材料。
根據第二方面，本發明亦係有關於一中間結構，其特徵在從其基底到其表面包含：-已分別固定於第一或第二脆變源基板之一負極板的該第一或第二薄膜中之一者，-在該第一或第二薄膜上之該主要或次要補強膜中之一者已經固定於一負極板，-一其中該勁度R係小於或等於107GPa.μm3的可撓基板，-該主要或次要補強膜中之另一者，該主要及次要補強膜的合併勁度小於或等於R，-該第一及第二薄膜中之另一者已轉移至該可撓基板上，該經轉移薄膜具有一小於5且最好小於2.5微米的厚度。
在本文件中，該名詞“轉移”意指於該藉植入離子物種而獲得之脆變區破裂一源基板以使該源基板之陰極板不同於該薄膜，後者業經轉移而固定於該可撓基板。
在本文件中，該辭句“經轉移薄膜”意指於藉植入離子物種而獲得之一脆變區，自一源基板之一負極板分離或分開的係經固定於該可撓基板之一薄膜。該脆變區係呈總體平面狀且係與該經植入之源基板的表面呈平行而延伸。
由於該可撓基板之存在，所以可緊握、操控本中間結構，且其具可撓性。本中間結構可維持用於在該經轉移薄膜上維持表面化步驟的剛性。
根據另一實施例，該可撓基板之勁度R最好小於7.106GPa.μm3。
根據第三方面，本發明係有關於一得自該如前述之中間結構的適於經握緊，尤其適於應用至少一精密技術、微電子學器件或清洗步驟之可撓結構，其特徵在從其表面至基底，其包含：-一具有小於5微米之厚度的第一薄膜，-一主要補強膜，-一勁度小於或等於107GPa.μm3之可撓基板，-一次要補強膜，-一具有小於5微米之厚度的第二薄膜，在無外應力下，該可撓結構具有一大於20厘米、較佳大於50厘米且又較佳大於1米之曲率半徑。
本構形可確保該可撓性結構能經操控，且具有低自發變形性。根據該等目的用途，該可撓結構最好可具彈性變形性。
根據一特定實施例，該可撓結構包含呈單晶材料之第一及第二薄膜，該單晶材料係，例如選自壓電材料、磁性材料、半導體材料，諸如一含得自列IV之元素(諸如Si、SiGe)的材料、或一由得自列III及V之元素(諸如GaN、AlGaN、InGaN、AsGa或InP)所組成的材料，該等薄膜具有一介於約10與5微米間之厚度。
-呈一選自SiOxNy(諸如SiO2、SiOx、SiON、SiN、Si3N4、SiN：H、SixNy)、或AlxOy(諸如Al2O3)之材料形式的主 要及次要補強膜，且其等具有一介於0.1與30微米間且較佳介於0.5與20微米間之厚度，-一選自金屬薄片、橡膠聚合物及玻璃狀聚合物之可撓基板。 該第一及第二薄膜之材料尤其可以是一含得自列III及V之元素(諸如Ga、N、Al、In、P或As)的二元、三元或四元合金。
該可撓結構較佳包含-第一及第二薄膜，其包含矽且具有以下相同厚度：介於0.01與2.5微米之間、有利的是介於0.05與1.5微米之間、又更有利的是介於0.1至1微米之間，-主要及次要補強膜，其包含氧化矽SiO2，且具有一以下相同厚度：介於0.1與10微米之間、有利的是介於2與6微米之間，-一呈玻璃狀聚合物(諸如Kapton®)形式的可撓基板，其具有一介於100與200微米間之厚度。
在閱讀5項實施例(其係以非限制性實例提供)之以下說明並參考附圖後，可明瞭本發明之其它方面、目標及優點。為了改善易讀性，該等圖示未必遵守所有經闡明元件的尺度。虛線表示在該等源基板內之第一及第二脆變區。該脆變區係呈總體平面狀且係與該經植入的源基板之表面呈平行而延伸。為了簡單明瞭起見，在以下說明文中，不同實施例之相同、類似或同等元件具有相同數值參考。
1、2‧‧‧源基板
3‧‧‧第一薄膜
3.5、4.6‧‧‧脆變區
4‧‧‧第二薄膜
5‧‧‧第一負極板
6‧‧‧第二負極板
7‧‧‧主要補強膜
8‧‧‧次要補強膜
9‧‧‧可撓基板
11a、11b‧‧‧黏著性材料
12‧‧‧堆疊
13‧‧‧可撓結構
14‧‧‧中間結構
圖1A至1E闡明根據本發明之第一實施例之用於製造一可撓結構的方法步驟。
圖2A至2E闡明根據本發明之第二實施例之用於製造一可撓結構的方法步驟。
圖3A至3F闡明根據本發明之第三實施例之用於製造一可撓結構的方法步驟。
圖4A至4E闡明根據本發明之第四實施例之用於製造一可撓結構的方法步驟。
圖5A至5D闡明根據本發明之第五實施例之用於製造一可撓結構的方法步驟。
較佳實施例之詳細說明
參考圖1A，係自兩呈單晶矽形式之具有約725微米之厚度的總體源基板1、2施用該方法。該第一及第二源基板1、2之脆變區3.5、4.6係藉植入兩離子物種(硼及氫)而獲得。本植入(通稱為共植入)係在相同條件下在兩源基板1、2內進行。為了將第一及第二薄膜3、4與第一及第二負極板5、6侷限在各該源基板1、2內，係分別在80keV及27keVk之下以1015硼/厘米2及4.1016氫/厘米之劑量進行植入。就減少欲施用於轉移薄矽膜之該熱積存的溫度而言，該硼與氫之共植入特別有效。經由使用本方法，該溫度係有利地充份低，因此，尤其當該可撓基板1、2包含一聚合物時，不會對其等產生任損害。
參考圖1B，由SiO2所組成的第一及第二補強膜 7、8係藉化學蒸氣沈積技術(諸如CVD)而分別沈積在該第一及第二薄膜3、4上，直到達約3微米之厚度為止。於約250℃之溫度下進行該補強膜7、8之沈積，因此不會使該等源基板1、2破裂。然而，本沈積步驟仍可提供一初步熱積存，因此可減少後續破裂熱積存的持續時間或溫度。可使用任何用於沈積補強膜7、8之其它方法，其限制條件為自本方法之熱積存不會導致任何破裂。
參考圖1C，係提供一欲經該第一及第二薄膜3、4固定之可撓基板9，其係由一Kapton®類型之聚合物所組成，且厚度為125微米。藉離心塗覆或旋塗式沈積法(其係為熟悉本項技藝者所熟知之名為“旋塗法”的方法)而分別將含一以DVS-雙-BCB表示之黏著性材料11a、11b的第一及第二層沈積在該可撓基板9之第一及第二面上。或者，含黏著性材料11a、11b之該第一及第二層亦可分別沈積在該主要及次要補強膜7、8之自由面上。該等含黏著性材料11a、11b之層體的厚度可，例如自0.5至超過10微米不等。
參考圖1D，然後使經補強膜7、8覆蓋之該第一及第二薄膜3、4分別與該可撓基板9之第一及第二面接觸。將因此獲得之堆疊12放在一件熱壓縮設備(圖中未顯示)內以獲得黏著性黏結。然後施加約10kPa之壓力及300℃之溫度，費時約1小時45分。該熱壓縮亦可提供破裂熱積存且包括該等含DVS-雙-BCB黏著性材料11a、11b之層體的交聯。
參考圖1E，將具有約0.35微米之厚度的薄膜3、4轉移至含Kapton®之可撓基板9上以形成可撓結構13。該具 有125微米之厚度的聚合物基板9可提供小於或等於1.5.106GPa.μm3之勁度R。各該補強膜7、8之勁度可確保該等空腔之合適形成以於該脆變區獲得一清楚的實質上平面破裂，使用單一可撓基板9並不能獲得該破裂形式。然而，該SiO2補強膜7、8之厚度的選擇可以使藉這些薄膜而產生的合併勁度小於或等於該可撓基板之勁度R。其可以使該可撓結構13及該等矽單晶薄膜3、4得到預期可撓性。在一外應力的作用下，所獲得之可撓結構13可實際上彈性變形，且維持可經握牢並操控。而且，該結構13之對稱可平衡在製造期間，例如與用於沈積該等材料之條件有關所產生的應力及在溫度變化期間該等材料TECs差異的影響。在本發明之範圍內，相對於該可撓基板，所獲得結構13具有實質上對稱的應力區因此保有很大的曲率或很小的弓度，例如就200毫米之直徑而言，小於3毫米。該可撓結構13因此可經操控且適於進行精密技術或微電子學器件步驟。
根據未經闡明的可能性，可再使用該源基板1、2之負極板5、6且可再循環其等以進行新轉移。
根據一未經闡明的另一實施例，若該可撓基板合適，亦可進行該等補強膜與該可撓基板之間的直接黏結。在本情況下，尤其就粗糙度及親水性/疏水性而言，可在黏結前，使欲組裝的各該面進行合適準備以使其等可以與此黏結法相容。
根據第二實施例，參考圖2A，係以相同方式在兩矽源基板1、2內分別進行具有1015硼/厘米2及4.1016氫/厘 米2之劑量及250keV與70keV之能量的共植入。該等植入能量大於該第一實施例之植入能量，其相當於亦較大的薄膜厚度3、4。
參考圖2B，係於約250℃之溫度下，藉CVD而將SiO2補強膜7、8沈積在與先前所使用相同的Kapton®類型之可撓基板9的第一及第二面上，可使用適於形成薄膜之任何其它沈積方法，其限制條件為該沈積溫度不可超過會損害該可撓基板9的溫度。各該經沈積補強膜7、8之厚度係相同，例如其等可在4與6微米之間不等。
根據圖2C內所闡明的另一實施例，係使含黏著材料11a、11b之第一及第二層沈積在該補強膜7、8之已暴光面上，然後在交聯前，使其等與經脆化之源基板1、2接觸。這些黏著性材料之厚度應該可膨潤性壓縮以在施加該破裂熱積存期間獲得該補強效應。例如可選擇0.1微米之厚度。尤其可參考第FR10/54969號申請之法國專利申請案(其內容應該被視為本申請案之一部份)以施加必要的補強效應來獲得不同情況下的破裂。
參考圖2D，係將所獲得堆疊12裝載在一件熱壓縮設備上，其中係於250℃之溫度下施加約10kPa的力以獲得該破裂熱積存。
參考圖2E，使具有約0.68微米之厚度的該等薄膜3、4轉移至Kapton®可撓基板9上以獲得一可撓結構13，其自發性曲率半徑大於1米。本可撓性結構13可經操控、保形且適於進行與上述相同理由之精密技術或微電子學器件步 驟。
在與欲經黏結之該等表面接觸前，含黏著性材料11a、11b之該等層體的交聯可獲得比在該等表面接觸後所進行的交聯還低的大黏結能。其可有利的是若希望分離該可撓結構13以在，例如官能化反應後隔離或轉移其它基板上之薄膜時。
根據第三實施例，參考圖3A，係在第一矽基板1及第二矽基板內以不同劑量進行硼及氫之共植入。分別在80keV及27keV之能量下以1015硼/厘米2及4.1016氫/厘米2之劑量植入第一源基板內。分別在80keV及27keV之能量下使第二源基板2接受1015硼/厘米2及3.1016氫/厘米2之植入劑量。所植入劑量對於該破裂熱積存有直接影響，然後根據兩不同熱積存破裂並轉移兩薄膜3、4。
參考圖3B，係藉CVD及約250℃之溫度而使主要及次要SiO2補強膜7、8分別沈積在該第一及第二薄膜3、4上。使含黏著性材料11a、11b(諸如DVS-雙-BCB)之第一及第二層沈積在該等補強膜7、8之已暴光面上。
參考圖3C，係在與該DVS-雙-BCB交聯前，使兩脆化源基板1、2與一Kapton®類型的可撓基板9接觸。
參考圖3D，係所獲得堆疊12放在一件熱壓縮設備內，其中係於300℃之溫度及約10kPa的壓力下施加第一熱積存，費時約1小時45分。
參考圖3E，該第一熱積存可以使具有接近0.35微米之厚度的單晶第一薄膜3轉移以獲得一中間結構14。然 後，例如可施加表面化或拋光操作至該第一單晶薄膜3、或其它微電子學器件或精密技術步驟更容易施加在仍然固定於最終可撓結構13上之第二負極板6的該中間結構14上。
參考圖3F，係於300℃之溫度下施加第二熱積存至該中間結構14，費時18小時。其結果為該具有接近0.35微米之厚度的第二薄膜4的轉移且形成可操控的可撓結構13，且其自發性曲率半徑大於1米。
根據第四實施例，參考圖4A至4E，係藉使用該第一與第二薄膜3、4以及該主要與次要補強膜7、8間之直接黏結而開始進行該方法。
參考圖4A，係同樣地在源矽基板1、2內進行分別為1015硼/厘米2及4.1016氫/厘米2之劑量以及250keV與70keV之能量的共植入。
參考圖4B，SiO2補強膜7、8係於約250℃下藉CVD而沈積在與先前使用相同之Kapton®類型之可撓基板9的第一及第二面上。
參考圖4C，尤其就粗糙度及親水性/疏水性而言，製備用於直接黏結之該等薄膜3、4的表面、以及該補強膜7、8的表面。
參考圖4D，使所製成的表面接觸以進行後者的固定。接著於250℃之溫度下，施加一破裂熱積存至該獲得堆疊12，費時約14小時。
參考圖4E，將具有約0.68微米之厚度的該等薄膜3、4轉移至Kapton®可撓基板9上以獲得一可撓結構13，其 自發性曲率半徑大於1米。基於如上述之相同理由，本可撓結構13可經操控、保形並調整以進行精密技術或微電子學器件步驟。
根據第五實施例，參考圖5A及5D，所製成該可撓結構13不含任何補強膜。然後藉選擇該可撓基板及該等薄膜的材料並藉調整後者的厚度而獲得適於轉移薄膜之可撓結構13的補強效應。
參考圖5A，自兩整體單晶矽源基板1、2施加該方法。於約15微米之深度製成該竹一及第二源基板1、2之脆變區3.5、4.6。因此可界定薄膜3、4，其勁度本身足以獲得該破裂所需的補強效應。例如可在高於500keV(例如約一MeV)之能量下藉植入氫而獲得此等薄膜。
參考圖5B，提供由一可撓金屬薄片所組成之厚度為，例如15微米的可撓基板9以經該第一及第二薄膜3、4固定。金屬薄片之使用的優點為比大多數聚合物更能承受較高的溫度，因此可施加一溫度較高的熱積存。
參考圖5C，然後藉分別與該可撓基板9之第一及第二面直接黏結而黏結該第一及第二薄膜3、4。接著使該堆疊12接受約450或500℃之溫度以獲得該破裂作用。
參考圖5D，係使該等薄膜3、4轉移至該可撓基板9上以形成可撓結構13。各該薄膜3、4以及可撓基板9之勁度可確保合適地形成用於獲得一位於該等脆化區3、5、5、6之實質上呈平面的明顯破裂之空腔，其並非使用該單一可撓基板9可獲得。所獲得可撓結構13具實質上平面狀且 在一外應力之作用下可彈性變形並仍可經握緊且操控。
根據未經闡明的另一實施例，在該可撓基板之任一側上，該等主要及次要補強膜之材料的性質可不同。可將各種應力(其係與該等沈積條件有關並與構成該可撓結構之該等材料的不同熱膨脹係數有關)及各種楊氏模數列入考慮並若必要借助於標準機械學教科書以輕易地調整該等補強膜之厚度，因此可對該可撓載體之各側產生類似的影響。經由使用該方法可獲得一最終可撓結構，其在無外應力下，於室溫下在該平面內具有或幾乎無變形。所產生結構具可撓性，因為就後續技術操作而言，該可撓基板可經操控。根據一未經闡明之實例，係自兩單晶矽總體源基板施加該方法。分別於250keV及70keV之能量下，以1015硼/厘米2及4.1016氫/厘米2之劑量共植入硼及氫而獲得該第一及第二源基板之脆變平面。
使由氧化矽SiO2及氮化矽SixNy所組成之主要及次要補強膜分別沈積在具有約7微米及約2微米之厚度的第一及第二薄膜上。通常係藉式：0.2<(y/x)<1.4而定義該氮化矽SixNy。
進行該等補強膜之沈積，因此於300℃之溫度下，其等在該等源基板上並不會產生任何應力。
提供一由Kapton®類型之聚合物所組成的125微米之厚度的可撓基板以便經該第一及第二薄膜固定。藉旋塗法或旋塗式沈積法而使含DVS-雙-BCB黏著性材料之第一及第二層分別沈積在各該補強膜上。或者，亦可以使含 黏著材料之第一及第二層沈積上該可撓基板之該等表面中之至少一者上。含黏著性材料之該等層體的厚度可，例如自0.1至超過10微米不等。
然後使該經主要及次要補強膜覆蓋之第一及第二薄膜分別接觸該可撓基板之第一及第二面。
然後，例如藉於300℃之溫度下使用約10kPa之壓力而處置該堆疊，費時約1小時45分而獲得黏結。
將該等具有約0.65微米厚度之薄膜轉移至Kapton®可撓基板上以形成該可撓結構，其中該等補強膜係位於該等薄膜與該可撓基板之中間位置。
所獲得該可撓結構之弓度很小，例如就200毫米之可撓結構直徑而言，其係小於約5毫米。
根據其中除了該主要補強氧化物薄膜之厚度較小(約6.75微米)不同外，所有上述參數業經保留的另一實例，所獲得之可撓結構的弓度為約數百微米。
而且，該第一及第二源基板可經不同能量植入。特別是，該等植入能量可多少有點高，其相當於產生具有不同厚度之第一及第二薄膜的能量。將所使用材料之楊氏模數以及該等薄膜之厚度的差異列入考慮可推斷該等補強膜之厚度適用的差異。例如該方法係從兩總體單晶矽源基板施用。分別於250keV及70keV之能量下，藉共植入1015硼/厘米2及4.1616氫/厘米2而植入該第一源基板內。於80keV及27keV之能量下，藉共植入1015硼/厘米2及4.1016氫/厘米2而植入該第二源基板內。
分別以約6.5微米及約2微米之厚度將主要及次要補強膜沈積在該等由氧化矽SiO2及氮人矽SixNy所組成的第一及第二薄膜。
使含黏著性材料DVS-雙-BCB之第一及第二層分別沈積在各該補強膜上，然後使其等分別接觸該可撓基板之第一及第二面。
然後於300℃之溫度下施加約10kPa之壓力至該結構，費時約1小時45分。
將該具有約0.65微米厚度之第一薄膜及該具有約0.35微米厚度之第二薄膜轉移至該可撓Kapton®基板上並形成該具有很小弓度的可撓結構。就200毫米之可撓結構直徑而言，其係小於約3毫米。
根據另一實施例，係在該第一矽源基板內進行於80keV及27keV之各別能量下的1015硼/厘米2及4.1016氫/厘米2之共植入。在該第二矽源基板內進行於250keV及70keV之各別能量下約1015硼/厘米2及4.1016氫/厘米2之共植入。
在本實例中，係使具有7.25微米厚度之主要氧化矽補強膜沈積在該第一薄膜上。使具有2微米厚度之次要氮化矽補強膜沈積在該第二薄膜上。該Kapton®可撓載體之厚度為125微米。保留先前所述的所有其它參數。
該第一經轉移薄膜具有約0.35微米之較小厚度且該第二薄膜具有約0.65微米之厚度。所獲得該可撓結構之弓度為約數百微米。
根據相同原理，在該可撓基板之任一側上，該等 單晶薄膜之材料可不同，且因此具有不同勁度，其可以於該結構誘發不同的變形。藉將欲經轉移之該等薄膜材料之楊氏模數的差異以及其等之勁度的差異列入考慮，可推斷欲經施加之該等補強膜之厚度的差異。例如若第一薄膜之材料的勁度低於第二薄膜之材料的勁度，則該主要補強膜之厚度可大於次要補強膜之厚度以平衡該等應力。
在一未經闡明的另外實施例中，亦可在該可撓基板之任一側上使用含有不同性質之黏著性材料的第一及第二層。使用橡膠聚合物所形成的黏著劑可維持實際上不會對該可撓結構之勁度產生任何影響。另一方面，若在該可撓基板上之經誘發應力不再具對稱性，這些黏著劑會影響該結構的平坦性。熟悉本項技藝者必需將其列入考慮、且尤其必需藉根據該等黏著劑的選擇及用於保存對稱性的其等厚度而進行以上步驟。
根據另一未經闡明的另外實施例，該第一及第二源基板可包括一藉在由另一材料所組成之晶體載體基板上進行磊晶成長而沈積的複合物結構(其含具不同性質之單晶薄膜)。
當然，可以以兩相繼步驟進行該第一及第二補強膜的沈積。在該相同方式下，亦可使用兩相繼步驟進行藉直接黏著性黏合法或經由一黏著膜而將兩薄膜固定於該可撓基板的步驟。
根據另一未經闡明的另外實施例，亦可藉將該主要補強膜沈積在該第一薄膜上並將該次要補強膜沈積在該 可撓基板之第二面上或反之亦然而使用本發明該方法。
而且，可藉黏著性黏合法而使該第一薄膜固定於該可撓基板之第一面上並藉直接黏合法而使該第二薄膜固定於該可撓基板之第二面上。
根據一未經闡明的另外實施例，係在25keV下以1017氫/厘米2之劑量將氫單一植入矽中，其可以於250℃下在15小時內獲得破裂現象。根據另一未經闡明之另外實施例，氦(60keV，4.1016氦/厘米2)及氫(32keV，4.1016H/厘米2)共植入矽中可以於300℃下在20小時內獲得破裂現象。這些條件可以以和氫及硼之共植入的情況相同的方式獲得可以與該可撓基板相容的具低熱積存之破裂現象。
明顯可知本發明並不受限於作為實例之上述實施例，而係包含所有上述方法之所有技術同等及替代物以及其等之組合。
3‧‧‧第一薄膜
4‧‧‧第二薄膜
7‧‧‧主要補強膜
8‧‧‧次要補強膜
9‧‧‧可撓基板
11a、11b‧‧‧黏著性材料
13‧‧‧可撓結構

Claims (15)

  1. 一種製造可撓結構的方法，其特徵在於該方法包含以下步驟：-將離子物種植入第一源基板內，以形成一界定出一第一薄膜的第一脆變區，-將離子物種植入第二源基板內，以形成一界定出一第二薄膜的第二脆變區，-提供一可撓基板，其勁度R係小於或等於107GPa.μm3，-使該第一及第二薄膜分別固定於該可撓基板之第一面及第二面以形成一包含藉該第一及第二脆變區而界定的可撓結構之堆疊，該可撓結構具有一適於轉移該第一及第二薄膜之補強效應，且-施加一破裂熱積存以將該第一及第二薄膜轉移至該可撓基板上。
  2. 如申請專利範圍第1項之方法，其特徵在於該第一薄膜包含一單晶材料，以及該第二薄膜包含一單晶材料。
  3. 如申請專利範圍第1項之方法，其特徵在於在該固定步驟前，該方法包含以下步驟：-在該第一薄膜及/或在該可撓基板之第一面上形成至少一主要補強膜，及-在該第二薄膜及/或在該可撓基板之第二面上形成至少一次要補強膜，該主要及次要補強膜之合併勁度小於或等於該可撓基板的勁度R。
  4. 如申請專利範圍第3項之方法，其特徵在於該方法包含以下步驟：-在該第一薄膜上形成該主要補強膜，-在該第二薄膜上形成該次要補強膜，且其中該固定步驟包含以下步驟：-在該可撓基板的主要補強膜與第一面之間形成一含黏著性材料的第一層，且-在該可撓基板的次要補強膜與第二面之間形成一含黏著性材料的第二層，該黏著材料係選自於DVS-雙-BCB、聚醯亞胺及光敏性聚合物。
  5. 如申請專利範圍第3項之方法，其特徵在於該方法包含以下步驟：-在該可撓基板之第一面上形成該主要補強膜，-在該可撓基板之第二面上形成該次要補強膜，且其中該固定步驟包含使該主要補強膜與第一薄膜進行直接黏結，並使該次要補強膜與第二薄膜進行直接黏結。
  6. 如申請專利範圍第1至5項中任一項之方法，其特徵在於該等用於將離子物種植入該第一及第二源基板內的步驟包含一用於將不同劑量之離子物種植入該第一及第二源基板內的步驟。
  7. 如申請專利範圍第1至5項中任一項之方法，其特徵在於該用於施加破裂熱積存的步驟包含：-第一步驟，其包含使用第一熱積存以將該第一或 第二薄膜中之一者轉移至該可撓基板上及-第二步驟，其包含使用第二額外熱積存以將該第一或第二薄膜中之另一者轉移至該可撓基板上。
  8. 如申請專利範圍第1至5項中任一項之方法，其特徵在於該方法包含施加至少一精密技術或微電子學器件步驟在該第一及/或第二經轉移薄膜之自由面內或其上。
  9. 如申請專利範圍第3至5項中任一項之方法，其特徵在於該方法包含一由選擇一適用於該主要及次要補強膜的不同厚度所組成之步驟。
  10. 如申請專利範圍第3至5項中任一項之方法，其特徵在於該主要及次要補強膜具有一介於0.1微米與30微米之間的厚度、大於或等於10GPa的楊氏模數，以及包含一呈SiOxNy或AlxOy的材料。
  11. 如申請專利範圍第1至5項中任一項之方法，其特徵在於該可撓基板係選自金屬薄片、橡膠聚合物、玻璃狀聚合物。
  12. 如申請專利範圍第1至5項中任一項之方法，其特徵在於該第一及第二薄膜之材料為一單晶材料且選自於壓電材料、磁性材料、半導體材料及一包含得自於列III-V之元素的材料。
  13. 一種中間結構，其特徵在於從基底至表面，其包含：-已分別固定於第一或第二脆變源基板之一負極板的該第一或第二薄膜中之一者，-在該第一或第二薄膜上之該主要或次要補強膜中之一者已經固定於一負極板， -一可撓基板，其勁度R係小於或等於107GPa.μm3，-該主要或次要補強膜中之另一者，該主要及次要補強膜的合併勁度小於或等於該可撓基板的勁度R，-該第一及第二薄膜中之另一者已轉移至該可撓基板上，該經轉移薄膜具有一小於5微米且最好小於2.5微米的厚度。
  14. 一種適合被握牢且適合應用於至少一精密技術、微電子學器件或洗淨步驟的可撓結構，其係得自於如申請專利範圍第13項之中間結構，其特徵在於從其表面至基底，其包含：-一具有小於5微米之厚度的第一薄膜，-一主要補強膜，-一勁度R小於或等於107GPa.μm3之可撓基板，-一次要補強膜，-一具有小於5微米之厚度的第二薄膜，在無外應力下，該可撓結構具有一大於20厘米的曲率半徑。
  15. 如申請專利範圍第14項之可撓結構，其特徵在於：該第一及第二薄膜包括矽且具有介於0.01與2.5微米之間的相同厚度，該主要及次要補強膜包括氧化矽SiO2且具有介於0.1與10微米之間的相同厚度，以及該可撓基板為一玻璃狀聚合物，其具有一介於100與200微米間的厚度。
TW101148354A 2011-12-20 2012-12-19 藉由層體之轉移製造一可撓結構的技術 TWI598238B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1162086A FR2984597B1 (fr) 2011-12-20 2011-12-20 Fabrication d’une structure souple par transfert de couches

Publications (2)

Publication Number Publication Date
TW201332772A TW201332772A (zh) 2013-08-16
TWI598238B true TWI598238B (zh) 2017-09-11

Family

ID=47263201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148354A TWI598238B (zh) 2011-12-20 2012-12-19 藉由層體之轉移製造一可撓結構的技術

Country Status (8)

Country Link
US (1) US9427948B2 (zh)
EP (1) EP2608252B1 (zh)
JP (1) JP6220516B2 (zh)
KR (1) KR102096818B1 (zh)
CN (1) CN103177935B (zh)
FR (1) FR2984597B1 (zh)
SG (1) SG10201504891QA (zh)
TW (1) TWI598238B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
CN104064175B (zh) * 2014-07-10 2017-05-10 中国科学院电子学研究所 仿生降噪膜片
US20200223206A1 (en) * 2015-09-11 2020-07-16 Spectral Devices Inc. Methods for production and transfer of patterned thin films at wafer-scale
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
SG10201913850VA (en) 2017-07-14 2020-03-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
FR3102608B1 (fr) 2019-10-28 2021-09-24 Commissariat Energie Atomique Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé
US11377758B2 (en) * 2020-11-23 2022-07-05 Stephen C. Baer Cleaving thin wafers from crystals
CN115867105A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种同步制备两片复合压电衬底的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL88823C (zh) 1951-07-30
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
JP4044236B2 (ja) * 1999-03-11 2008-02-06 株式会社東芝 半導体装置の製造方法
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
JP2005158934A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器
US20060177971A1 (en) * 2004-01-13 2006-08-10 Jsr Corporation Anisotropically conductive connector, production process thereof and application product thereof
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
EP1798764A1 (en) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
EP2563464B1 (en) * 2010-04-30 2018-06-06 Second Sight Medical Products, Inc. Improved biocompatible bonding method
FR2961515B1 (fr) * 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere

Also Published As

Publication number Publication date
JP2013131760A (ja) 2013-07-04
CN103177935A (zh) 2013-06-26
KR102096818B1 (ko) 2020-04-03
FR2984597A1 (fr) 2013-06-21
KR20130071381A (ko) 2013-06-28
US20130156989A1 (en) 2013-06-20
EP2608252B1 (fr) 2018-04-18
SG10201504891QA (en) 2015-07-30
CN103177935B (zh) 2017-06-16
TW201332772A (zh) 2013-08-16
US9427948B2 (en) 2016-08-30
EP2608252A1 (fr) 2013-06-26
FR2984597B1 (fr) 2016-07-29
JP6220516B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
TWI598238B (zh) 藉由層體之轉移製造一可撓結構的技術
TWI428956B (zh) 基板硬化方法以及用於層轉換過程所產生之裝置
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
JP4800593B2 (ja) 異質構造の製造方法
US6756285B1 (en) Multilayer structure with controlled internal stresses and making same
US8067298B2 (en) Relaxation of a strained material layer with application of a stiffener
US8252663B2 (en) Method of transferring a thin layer onto a target substrate having a coefficient of thermal expansion different from that of the thin layer
EP1986219A1 (en) Soi substrate and method for manufacturing soi substrate
JP2013533622A (ja) 単結晶シリコンの薄層を転写する方法
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
US10679963B2 (en) Method for assembling two substrates of different natures via a ductile intermediate layer
US20120223419A1 (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
JP5547395B2 (ja) 歪み緩和方法
TWI430339B (zh) 用於製備一多層結晶結構之方法
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
US8951809B2 (en) Method of transfer by means of a ferroelectric substrate
US8778777B2 (en) Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法