JP5547395B2 - 歪み緩和方法 - Google Patents

歪み緩和方法 Download PDF

Info

Publication number
JP5547395B2
JP5547395B2 JP2008303279A JP2008303279A JP5547395B2 JP 5547395 B2 JP5547395 B2 JP 5547395B2 JP 2008303279 A JP2008303279 A JP 2008303279A JP 2008303279 A JP2008303279 A JP 2008303279A JP 5547395 B2 JP5547395 B2 JP 5547395B2
Authority
JP
Japan
Prior art keywords
substrate
implantation
curvature
wafer
embrittlement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008303279A
Other languages
English (en)
Other versions
JP2009239251A (ja
Inventor
モリソー ユベール
ルッサン ジャン−クロード
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2009239251A publication Critical patent/JP2009239251A/ja
Application granted granted Critical
Publication of JP5547395B2 publication Critical patent/JP5547395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/20Ferrites
    • H01F10/24Garnets
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • C30B29/22Complex oxides
    • C30B29/28Complex oxides with formula A3Me5O12 wherein A is a rare earth metal and Me is Fe, Ga, Sc, Cr, Co or Al, e.g. garnets
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、基板上に層を組み集める改良された方法に関する。
図1Aないし1Cは、周知の種類の層移し変え方法の実施態様を示す。これらの図は、横断面図である。
図1は、ガス種の注入段階にあるシリコン基板1を示す。当該注入のために、該基板の面2は、矢印3で表したイオン注入を受ける。シリコン基板の場合、水素が、例えば200keVのエネルギーおよび約6.1016/cmの用量で注入されうる。次いで、脆化域を成す層4が形成され、これは、基板1を2つの部分:被注入面2および脆化域4の間に位置する薄膜5と、脆化域4の下方に位置する基板の残り部分6とに分ける。
図1Bは、基板1の面2を、支持または補強基板7上に接合する段階を示す。該接合は、異なる手段:例えば接着剤、または分子接着による直接接着により為されうる。接着層8が使用されてもよい。例えば、基板1がシリコンの場合、酸化層が、その面2上に形成されてよい。補強材7も酸化シリコン層を有する場合、2つの酸化層を接触させて配置することにより接着層が構成される。
図1Cが熱効果による、薄膜5と基板6の残り部分6’との脆化域4に沿った分離段階を示す。これにより、シリコン・オン・インシュレータ型(SOI構造)のシリコン基板1’が得られる。
しかしながら、イオン注入とそれに続く接着によるこういった膜移し変え方法では、注入ウエハの湾曲率が高すぎる場合、乏しい結果しか得られない。
図1Aないし1Cには示されていないがウエハ6の湾曲は、凹または凸である。この例は、図2Aに誇張して示されている。
この湾曲は、基準面P(ここではウエハ6の表面に接する)と同一ウエハの表面2との間の最大距離hに相当する、弓なりまたは撓みの測定によって特徴づけられる。湾曲は、弓なりでなくてもよく、またはより複雑に歪みがあってもよい。
非常に大きな湾曲が注入前に形成されていることもあり、あるいはイオンまたは原子注入により生じることもある。
また、多くの場合、この歪みは表面処理(化学機械平坦化など)および直接接着を不可能にすることが観察されている。
この湾曲を補正する従来技術は、接着面2の反対側のウエハの表面2’上に応力膜9を堆積することからなる(図1Aないし1C)。図2Bは、脆化域4および応力膜9を有するウエハ6を示す。
フィルム9の応力に関連するモーメントは、応力の強度およびサインが賢明に選ばれた場合、ウエハ6の湾曲の補正を可能とする。
こういった補正技術では、ウエハ7自体に過度の湾曲がないと仮定すれば、図1Bおよび1Cの段階にしたがって、大気温度で比較的正確な接着が達成される。
しかしながら、これらの条件下で行われた移し変えは、時に、例えば移し変えが熱処理中に行われる場合、質の悪いものとなる。
これは、応力補正フィルム9、被注入ウエハ6および第二の接着されたウエハ7の熱膨張係数の差異によるものでありうる。この熱処理は次いで、接着された構造体の湾曲の修正をもたらす。
さらに、破断段階(図1Cに関連して上述した)の間、最初のウエハの残り部分6’と補正フィルム9が突然、湾曲の変化、つまり補正フィルムの存在による曲げを受ける。この結果、最初のウエハ6の残り部分6’の破砕のリスクが高くなる。
凸(凹)の急激な変化はまた、2つのウエハの相対的な移動をもたらす。したがって、2つのウエハの望ましくない摩擦と関連した、2つのウエハのそれぞれの表面状態の劣化のリスクも高まる。
本発明によると、一つは接着面近傍の、もう一つは接着面と反対側の面近傍の、2つの脆化域が用いられる。これにより、歪み緩和または補正効果が得られる。
本発明は特に、第一材料からなる層を第二材料からなる第二基板上に移し変える方法であり、
a)第一材料からなる第一基板に第一脆化面を形成する段階
b)第一基板の湾曲を低減するために、第一基板に第二脆化面を形成する段階
c)例えば直接接着または分子接着により第一および第二基板を組み合わせる、または第一基板上に第二基板を堆積する段階
d)第二脆化面のレベルで分離させることなく、第一脆化面のレベルで第一基板から層を分離する段階
を含む方法に関する。
脆化域は、例えばそれぞれ基板の第一自由面および第一面と反対側の基板の第二自由面への第一および第二イオンおよび/または原子タイプの注入により得られうる。
第一基板は、段階a)以前に既に最初の湾曲を有しうる。あるいは、こういった湾曲は、前期基板の第一面への第一イオンおよび/または原子注入により生成または増強されうる。
第一および第二脆化域はそれぞれ、第一基板の第一および第二面近傍に形成され、組み合わせは第一基板の第一面で行われる。
好適には、第一基板は、第一および第二脆化域の形成段階の後に10μm以下の弓なりを有する。
注入は、実質的に同一用量および同一エネルギーで、または異なる用量および/またはエネルギーで行われてよく、後者は第一材料および第二材料の熱膨張係数または最初の湾曲が異なる場合に特に有利でありうる。
本発明により達成される湾曲緩和または補正は、完全またはほぼ完全、または部分的である。
さらに、段階d)で、したがって第一基板の層の分離と同時に、歪み緩和または補正により歪みが顕著に低減(またはさらには消滅)する。
第二注入の効果は、第一注入のレベルでの破断または分離の瞬間に完全または部分的に消滅する。したがって、湾曲の急激な変化による最初のウエハの残り部分の破砕のリスクは、非常に顕著に低減またはさらには排除される。
湾曲の急激な変化に関連する2つの基板のいかなる相対的な移動、したがって関連するいかなる劣化のリスクもまた、顕著に低減またはさらには排除される。
本発明による方法は、特に異なる基板間で熱膨張係数が異なる場合、補正層による先行技術とは違い、分離前に使用される熱処理温度が様々であってもその効率を維持する。
本発明は、単一基板の場合に特に適用する。しかし、概して言えば、当該歪み緩和技術は、単一か複合かに関わらずいかなる種類の材料にも適用されうる。
最初の基板は、したがって、その2つの面(組み合わせ面および組み合わせ面の反対側の面)の一方および/またはもう一方で、均質でありうる、または、一または複数の堆積を備えうる。
本発明は、接着前または接着のために処理するための変形が困難な、極めて堅固な基板に特に適用する。これらは例えば、SiCまたはサファイアまたはガーネット基板等であってよい。本発明は、半導体基板に適用する。
図1Aないし1Cは、先行技術の方法を示す。 図2Aおよび2Bはそれぞれ、基板の歪み、および補強層を備えた基板を示す。 図3Aないし3Bは、本発明の一実施態様を示す。 図3Cないし3Dは、本発明の一実施態様を示す。 図4は、本発明の実施例の範囲内で実施される基板を示す。 図5Aおよび5Bは、本発明による方法による、基板積み重ね時の補正効果を示す。
本発明の実施態様を、図3Aないし3Cと関連してこれより記述する。
本発明によると、第一基板6が、その面2,2’のそれぞれを介して注入される。面2は、補強基板7の表面と組み合わされるように意図されている。あるいは、補強基板7は、面2上への堆積により形成されてもよい。面2’は、面2の反対側の面である。
均質の材料であるため2つの面が同質の場合、注入は、2つの面で同一用量および同一エネルギーで行われうる。2つの側面または2つの面の近傍で応力が発生する。被注入基板6における応力およびその発生は、2つの注入後、2つの面2,2’それぞれの近傍で実質的に同一である。
各注入について、注入の深さRpとは、注入が行われる基板の表面からの平均的な深さである。該平均的な深さは、最大注入断面のある、注入エネルギーと関連する深さである。
注入は、基本的に該注入ピーク周辺に応力を引き起こす。該引き起こされた応力は、次いで基板の曲げモーメントをもたらす。
該応力、よって曲げモーメント、結果的に被注入基板の湾曲緩和は、適応させることができる。このように、いずれかの側に注入されたイオンの性質は、引き起こされる応力を変化させる、または特定の値から生じる応力を得るために、変更できる。
さらに、イオンまたは原子注入の技術では、注入エネルギーのみに依存し表面の形状に依存しない一定の平均的な深さでの注入が可能である。
歪みを補正するための2つの面での注入により、注入によって湾曲が付加されることなしに、または実質的に付加されることなしに、第一被注入基板6を得ることができ、第二基板7との良質の接着がもたらされる。
図3Bは、支持または補強基板上への基板6の面2の接合段階を図示し、該接合は、必要であれば直接接着を助けるまたは補助するための一または複数の層8との直接接着または分子接着により為される。既に上述したように、該支持または補強基板7は、基板6への厚膜の堆積により得られうる。
図3Cは、例えば熱効果(数分から数時間、例えば4時間ないし10時間に亘る、数百℃、例えば150℃ないし1200℃の温度での)による分離段階を図示する。
図1Cと同様ここでも、第二ウエハ7上に移し変えられる薄膜5は、最初の被注入ウエハ6から取られるものである。しかしながら、この場合、図1Bおよび1Cの段階での熱処理は、二重に注入されたウエハ6の望ましくないまたは有害な湾曲を引き起こさない。実際、応力の発生は、2つの面2,2’それぞれの近傍で同一または実質的に同一であり、一つの面では破断を、もう一方の面では泡立ちおよび/または剥離を引き起こす。
破断の間、二重に注入されたウエハ6の残り部分6’(図3C)は層5から分離される。したがって該残りの部分は、2つの面2,2’それぞれの近傍の応力とともに解放される。よって、被注入ウエハの残り部分6’は、急激に過度の湾曲を受けることがない。これにより、被注入ウエハの該解放された部分6’の望ましくない破砕が回避される。
基板の該部分6’の別のホスト基板との組み合わせは意図されていないため、面2’は、いかなる表面処理も必要としない。面または域4のレベルでの分離の間、図3Cに示したように、したがって、面または被注入域4’のレベルで泡立ちまたは気泡15または剥離(いくつかの泡立ちまたは気泡15の破裂)が形成されるが、該面または域4’のレベルでの全体的な破断は起こらない。この効果の結果、注入4’により生じる応力が完全にまたは殆ど低減される。
接着する二重に注入されたウエハ6および第二ウエハ7が異なる熱膨張係数を有する、例えばそれらの割合が2以上である場合、本発明は有利に実行され、湾曲の修正をもたらす:異なる用量および/または注入エネルギーによって、および/または異なるイオンのタイプによって、異なる応力が、接着されるべき面2の近傍で、および第一の被注入ウエハ6の面2の反対側にある面2’の近傍で自発的に引き起こされる。
また、基板6および7の組み合わせの後、特に基板6および7の熱膨張係数の差異によるものであろう接着された表面のその後の歪みを少なくとも部分的に防止するために、基板6への第二の注入段階を実行できる。第二の注入段階は図3Dに図示されており、ここでは、既に2つの注入3,3’を受けた(図3A)基板6と基板7の組み合わせの後、第三のビーム3’’により、第二の面2’を介した第三の注入4’’を実行することが可能となる。この第三の注入は、応力の修正、よって第一ウエハの曲げモーメントを誘引するものとなる。この第三の注入により、接着後に引き起こされる歪みを緩和することができる。歪みは例えば、温度上昇により引き起こされる歪みでありうる。
破断の瞬間に、第一ウエハ6の2つの面で同時に、補正効果が完全または部分的に消滅する。
応力の差異により誘引されるモーメントは、被注入ウエハ6の湾曲を適応させることができ、以下の両方を可能にする:
−接着されるべき面2の原子またはイオン注入により誘引される湾曲(または歪み)の緩和により、良質の直接接着を引き起こすこと、
−および、歪み緩和手段の消滅と同時に破断による膜5の分離を生じさせること。これらの手段は、注入により引き起こされる応力から生じるものであり、応力は、上述したような泡立ちおよび/または気泡および/または剥離により、破断熱処理中に消滅またはほぼ消滅する。例えば湾曲の急激な変化によるものであろう被注入ウエハの残り部分6’の破損が回避される。
これより、実施例を挙げる。
最初の基板6は、液相エピタキシによりビスマスに高濃縮された磁性ガーネットの膜20、例えば組成Bi0.8 Tm0.25Gd1.45Pry0.35)(Ga0.7 Fe4.3)O12および厚さe約0.3μmのもの、が上側に形成された(図4)、直径50mmのSGGGタイプのガーネット(置換型ガドリニウム・ガリウム・ガーネット、例えば組成Gd3−x Ca Ga5−y−z Mg Zr12)である。この最初の基板6の弓なりまたは撓みは、エピタキシの後、5μm以下である。
エピタキシの実行に用いられる技術は、液相エピタキシ技術であり、エピタキシされた膜20,20’が基板の2つの面のそれぞれで得られる。
約110KeVの注入エネルギーおよび一平方センチメートルあたり約1017 H+イオンの用量での水素イオンのイオン注入4が、前面の膜20を介して行われる。
被注入ウエハ6の歪み(凸を形成する)が観察され、これは注入が行われる域の圧縮に相当する。この歪みは、注入時に引き起こされた弓なりまたは撓みの測定によって特徴付けられてよく(図2Aに関して上述したように)、この弓なりまたは撓みhはここで、ウエハの直径上で実行された測定の場合、約20μmである。SGGG基板の堅さを考えると、続いて良質の接着を可能とするにはこの撓みは大きすぎる。
本発明の教示によると、基板6は、同一用量および同一エネルギーで、第二の面の側に(裏側の面2’上に堆積された層20’を介して)注入される。これにより二重に注入されたウエハは、5μm以下、よって第二の注入後の最初の弓なりより小さい弓なりまたは撓みを有する。これにより、第二の注入後の湾曲の緩和が達成される。
次いで、ホスト支持体7、例えば直径50mmのガラス基板上で、良質の接着が達成されうる(図3B)。
被注入ウエハ6の膜5の分離およびホスト支持体7への移し変えを達成するために、熱処理が用いられる。ガーネットおよび上述の条件下での注入の場合、この熱処理は例えば480℃で4時間である。
当該実施例の代替実施例によると、基板6の第一の注入は、一平方センチメートルあたり8.1016の用量および200KeVのエネルギーでヘリウムイオンを用いて行われる。
本発明による歪み緩和技術を用いない場合、この第一の注入3の後、約25μmの弓なりまたは撓みが観察される。本発明による技術(第二の面2’を介した注入3’)を使用することで、歪みが緩和され、そして弓なりまたは撓みが約5μm以下に低減される。
当該実施例および代替実施例では、磁性ガーネットのエピタキシされた膜20,20’の厚さ、注入されるイオン4,4’の性質、それらの(片方または両方の)用量および/または注入エネルギーを変更することができる。これは、例えば材料が2つの面2,2’上で同一でない場合に当てはまる。
また別の実施例によると、直径2.5cmおよび厚さ230μmのSiC基板6は、120KeVのエネルギーでの約8 1016cm−2の単一の注入(図1Aの場合)の間に〜40μm(その直径上で測定)の歪みを受ける。
厚さ350μmのSiCウエハの場合、同じ注入条件下で歪みは約8μmである。
ここでも、裏面2’での同一の注入による、本発明による方法を適用することによって、歪みが緩和される(または補正される)。歪みは僅か数μm、例えば10μm以下となりうる。この緩和手段は、例えば多結晶SiCまたはシリコンの支持体7上への移し変え段階の間に、膜5の分離と同時に除去される。
一般的に言うと、本発明による歪み緩和技術は、注入されるウエハの最初の歪みの全てまたは一部を補正するために用いられうる。この利点は、注入後に良質の接着を達成するために用いられうる。
当該歪み緩和技術はまた、積み重ね後または熱処理後の構造体の予想される歪みの全てまたは一部を補正するために用いられてもよい。この場合、例えば誘引される応力を適応させるために注入される用量を適応させることができる。
このことは、積み重ねられた構造体の最終的な湾曲が、結果として生じるモーメントにより積み重なったウエハのそれぞれに存在する応力に依存することを示す。積み重ねられた構造体が破断熱処理中に大きく湾曲されたとしても、その影響は、2つの注入面4,4’間での異なるイオン注入により緩和されうる。
そして、図5Aは2つの基板6,7の積み重ねを図示し、その一方は2つの注入4,4’を受けたものである。積み重ねはさらに、例えば基板の湾曲に起因しうる湾曲を有し、これは組み合わせ中に二重に注入された基板6上に湾曲(およびその結果大きく補正された面または湾曲)を付与するものである。したがって、基板6の二重注入は、湾曲緩和効果を有するが、充分ではない。よって、組み合わせ後、次いで強化注入が表面2’近傍で行われ、これにより、図5Bに示したように湾曲をさらに低減できる。言い換えると、湾曲緩和が達成され、組み合わせまたは接着が可能となり、そして構造体のいかなる曲げも、組み合わせまたは接着直後に修正される。こういった曲げは、ウエハ7自体に最初の歪みがある場合は特に、室温で存在しうる。

Claims (13)

  1. 第一材料からなる層を第二材料からなる第二基板上に移し変える方法であり、
    a)第一材料からなる第一基板に第一脆化面を、前記基板の第一面を介した第一イオンおよび/または原子注入により形成する段階
    b)第一基板の湾曲を低減するために、前記第一基板に第二脆化面を、前記基板の第二面を介した第二イオンおよび/または原子注入により形成する段階
    c)段階a)およびb)の後、第一および第二基板を組み合わせる、または第一基板上に第二基板を堆積する段階
    d)段階c)の後、第二脆化面のレベルで分離させることなく、第一脆化面のレベルで第一基板から、前記第一面から前記第一脆化面までの、第一材料からなる層を分離する段階
    を含む方法。
  2. 第一および第二面のそれぞれを介して行われる注入が実質的に同一ドーズ量および同一エネルギーで行われる、請求項1に記載の方法。
  3. 第一および第二面のそれぞれを介して行われる注入が実質的に異なるドーズ量および/またはエネルギーで行われる、請求項1に記載の方法。
  4. 第一材料および第二材料が異なる熱膨張係数を有する、請求項3に記載の方法。
  5. 第一基板が均質なウエハである、請求項1ないし4のいずれかに記載の方法。
  6. 第一基板が、第一および第二面の一方および/またはもう一方の上に一または複数の堆積物を備える、請求項1ないし4のいずれかに記載の方法。
  7. 第一材料がガーネットの種類である、またはSiCまたはサファイアからなる、請求項1ないし5のいずれかに記載の方法。
  8. 第一基板が、第一および第二面の一方および/またはもう一方の上に一または複数の堆積物を備える、請求項7に記載の方法。
  9. 第一基板が、第一および第二面の一方および/またはもう一方の上に、ビスマスドープされた磁性ガーネットからなる一または複数の堆積物を備える、請求項8に記載の方法。
  10. 段階c)の後またはd)の前に、第二面を介した追加の注入段階を含む、請求項1ないし9のいずれかに記載の方法。
  11. 段階c)が直接接着または分子接着により行われる、請求項1ないし10のいずれかに記載の方法。
  12. 段階d)が熱処理により行われる、請求項1ないし11のいずれかに記載の方法。
  13. 第一基板が段階a)の前に湾曲を有し、および/または湾曲が前記基板の第一面を介した第一イオンおよび/または原子注入により生成または増強される、請求項1ないし12のいずれかに記載の方法。
JP2008303279A 2007-11-28 2008-11-28 歪み緩和方法 Active JP5547395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0759392 2007-11-28
FR0759392A FR2924273B1 (fr) 2007-11-28 2007-11-28 Procede de moderation de deformation

Publications (2)

Publication Number Publication Date
JP2009239251A JP2009239251A (ja) 2009-10-15
JP5547395B2 true JP5547395B2 (ja) 2014-07-09

Family

ID=39620398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303279A Active JP5547395B2 (ja) 2007-11-28 2008-11-28 歪み緩和方法

Country Status (4)

Country Link
US (1) US8034208B2 (ja)
EP (1) EP2065906B1 (ja)
JP (1) JP5547395B2 (ja)
FR (1) FR2924273B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP5884585B2 (ja) 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9455229B2 (en) * 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
CN103871837B (zh) * 2012-12-18 2016-08-17 上海华虹宏力半导体制造有限公司 改善晶圆翘曲度的方法
TWI657480B (zh) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 具壓應力之矽基板及其製造方法
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
JP4492054B2 (ja) * 2003-08-28 2010-06-30 株式会社Sumco 剥離ウェーハの再生処理方法及び再生されたウェーハ
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4730581B2 (ja) 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1792339A1 (en) 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
FR2934924B1 (fr) 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.

Also Published As

Publication number Publication date
US20090133819A1 (en) 2009-05-28
EP2065906A1 (fr) 2009-06-03
US8034208B2 (en) 2011-10-11
FR2924273B1 (fr) 2010-02-19
FR2924273A1 (fr) 2009-05-29
JP2009239251A (ja) 2009-10-15
EP2065906B1 (fr) 2015-07-15

Similar Documents

Publication Publication Date Title
TWI598238B (zh) 藉由層體之轉移製造一可撓結構的技術
JP5547395B2 (ja) 歪み緩和方法
EP3413464B1 (en) Composite substrate and method for producing composite substrate
US6756285B1 (en) Multilayer structure with controlled internal stresses and making same
TW478040B (en) Method for producing a thin membrane and membrane structure so obtained
JP5230601B2 (ja) 低温熱処理を用いて基板を組み立てる方法
KR100742240B1 (ko) 과깨짐 형성 단계를 포함하는 박막의 전달 방법
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
US8748890B2 (en) Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method
EP2232545A2 (en) A method of fabricating a composite structure with a stable bonding layer of oxide
US8691665B2 (en) Method for producing bonded wafer
WO2020031829A1 (ja) GaN積層基板の製造方法
TWI430339B (zh) 用於製備一多層結晶結構之方法
JP4802624B2 (ja) 貼り合わせsoiウェーハの製造方法
EP2157602A1 (en) A method of manufacturing a plurality of fabrication wafers
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
US20070020895A1 (en) Method for production of a very thin layer with thinning by means of induced self-support
WO2021201220A1 (ja) 複合基板およびその製造方法
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
JP4971266B2 (ja) 脆化面に沿って複合基板を破砕する方法および装置
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
US20230053303A1 (en) Composite substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5547395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250