JP2009521813A - 歪み薄膜の緩和方法 - Google Patents

歪み薄膜の緩和方法 Download PDF

Info

Publication number
JP2009521813A
JP2009521813A JP2008547956A JP2008547956A JP2009521813A JP 2009521813 A JP2009521813 A JP 2009521813A JP 2008547956 A JP2008547956 A JP 2008547956A JP 2008547956 A JP2008547956 A JP 2008547956A JP 2009521813 A JP2009521813 A JP 2009521813A
Authority
JP
Japan
Prior art keywords
substrate
thin film
polymer layer
polymer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008547956A
Other languages
English (en)
Inventor
チョッチョ レア ディ
ダミアン ボルデル
ジェヌヴィエーヴ グルネ
フィリップ レグレニー
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2009521813A publication Critical patent/JP2009521813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明は、歪み薄膜を緩和するための方法に関する。歪み薄膜は、初期支持体の第一の主面によって固定され、薄膜の第二の主面は接触面として知られ、この方法は、以下の連続するステップを有している：
---接触面として知られている主自由面を具備し、ポリマーの熱膨張率が薄膜のそれよりも大きいポリマー層を有する中間支持体を提供するステップと、
---歪み薄膜の接触面とポリマー層の接触面とを接着して接触させるステップと、
---初期支持体（９）を取り除くことによって、しわの形成によって薄膜（８）の緩和を引き起こし、薄膜の第一の主面を露呈させるステップと、
---緩和させられた薄膜（８）を伸ばして、しわを取り除くために、ポリマー層（２）の温度を増加させるステップと、
---受け入れ基板（１０）の一つの面で薄膜（８）の第一の主面を固定するステップと、
---受け入れ基板と一体になった緩和させられた薄膜を得るために、中間支持体を取り除くステップ。

Description

本発明は歪み薄膜を緩和するための方法に関するものである。具体的には、半導体及び、特に、エピタキシーによって得られた薄膜の分野に関するものである。
マイクロ電子工学及び光電子の部品は今日、エピタキシー法によって生産された単結晶材料の組み合わせから生産されている。現代のエピタキシーの技術は理論上の理想的な性能に近い特性を有する非常に純粋な材料が作られて、合成されることを可能にする。
しかしながら、いくつかの技術的な障壁がこれらの技術の完全な開発を妨げている。確かに、光電子学に応用する場合、半導体合金は、広汎な組成範囲、従って、広汎な関連波長範囲および関連応用範囲をカバーしている。しかしながら、先験的に、同一または類似する格子パラメータを有する材料を組み合わせることのみが可能であるため、基板の単結晶特性とエピタキシー技術の利用は本質的な制限をもたらす。現実に、利用可能な基板に依存して、狭い範囲の組成のみが利用され得る。
この問題を解決するための解決方法としては、ヘテロエピタキシーによって、標準の基板上で格子不整合を有する合金を成長させることである。次に、これらの合金は歪まされる。所謂の臨界の厚さ（数nm）を越えると、歪みエネルギーはエピタキシーが施された層の塑性緩和を招く。結果として、広い範囲での構造欠陥（低い不整合）または島成長（高い不整合）が現れる。このような緩和モードは表面荒れを引き起こすため、材料の光学特性及び電子特性の低下を招く。
この状況に面して、「コンプライアント基板」という概念が、格子パラメータの不整合な層を形成することを可能にするために、Y. H. LOによって1991年に提案された。これは、不整合ストレスの緩和に関係する層における欠陥の発生を避けるために、エピタクシーが施された層の格子パラメータに適合させられる基板に関連する。この点につき、Y. H. LOの「臨界の厚さを超えた擬似形態構造（pseudomorphic structures）を成長させるのための新しいアプローチ」Appl. Phys. Lett. 59 (18), 第2311〜2313頁, 1991年10月28日を参照することができる。
最初のアプローチは、薄い基板を考慮して、塑性緩和を避けるために、臨界厚さより小さい厚さから成る。この基板は、次第にその格子パラメータを成長層のそれに適合するために、基板とエピタキシャル層の間に弾性エネルギーを広げることによって、成長する間、弾性的に（結晶性欠陥無く）変形する。この概念から、基板は自由に変形できなければならないという結果となる。
同様のアプローチは、構造上の欠陥が発生することなく、基板の上に歪み層に対してエピタキシーを施してから、その歪み層を緩和させ、エピタキシーの再開を可能にすることである。この緩和はエピタキシーの再開の前に行われる。この緩和は異なった方法によって得られ、例えば、サブエッチング (“パラモルフィックアプローチを用いた高質完全緩和In0.65Ga0.35As層成長（High-quality fully relaxed In0.65Ga0.35As layers grown on InP using the paramorphic approach）” J.F. DAMLENCOURT他、Appl. Phys. Lett. 75 (23), 第3638 〜 3640頁, 1999年１２月8日参照)又は粘性層上の接着（“コンプライアント酸化物へのSiGeの歪み緩和島（Strain relaxation of SiGe islands on compliant oxide）”H. YIN他、 J. Appl. Phys., Vol. 92, No. 12, 第9716 〜 9722頁, 2002年6月15日参照）などの方法によって得られる。
この後者のアプローチは最も有望である。YIN他に記載された文献はホウリンケイ酸(BPSG)ガラスの使用による応用を開示している。M. コスツルゼワ（KOSTRZWEA）他の“シリコン歪み緩和基板へのIII-Vの実現可能性（Feasibility of III-V on-silicon strain relaxed substrates）” Journal of Crystal Growth 275 (2005), 第157〜166頁は、ワックスの使用による応用を開示している。歪み層は、一旦エピタキシーが施された初期の基板から解放されると、初期の基板が除去された後、歪み層が移された支持基板の粘着性のおかげで緩和する。この緩和は表面しわの形成によって起こる。しかし、しわによる緩和には、主な欠点がある。それらの振幅および波長に依存して、このような緩和は、材料表面に生じた不均質な変形領域のため、エピタキシャル層の表面荒れを招く場合がある。従って、これらのしわを取り除くための技術は、開発される必要がある。
そこで、本発明においては、歪み薄膜の緩和の間に引き起こされるしわを取り除くことを目的とした。
本発明は、初期支持体の第一の主面により固定される、歪み薄膜を緩和する方法についてである。薄膜の第二の主面は接触面として知られる。この方法は、以下の連続したステップを有する:
接触面として知られる主自由面を有するポリマー層を備えた中間支持体を提供し、ここで、ポリマーの熱膨張率は歪み薄膜のそれより大きく、
歪み薄膜の接触面とポリマー層の接触面を接着して接触させ、
初期支持体を取り除き、それにより、しわの形成により薄膜の緩和を引き起こし、薄膜の第一の主面を露呈させ、
緩和された薄膜を伸ばしてしわを取り除くために、ポリマー層の温度を増加し、
受け入れ基板の一つの面で薄膜の第一の主面を固定し、
中間支持体を取り除いて、前記受け入れ基板と一体になった緩和された薄膜を得る。
一つの好適な実施例によれば、中間支持体を供給するステップは、基板に液体状態の前記ポリマーの層を沈着し、その後重合することを有する。ポリマー層の沈着は、樹脂の表面膜で覆われた基板の一つの面で行ってもよい。液体状態のポリマーは、前記ポリマー層の位置決め用のスペーサを有する前記基板の一つの面に沈着させられる。位置決め用のスペーサは前記ポリマー層におけるポリマーと同様のポリマーで形成される。
有利には、前記の基板に沈着した液体状態のポリマー層は、液体状態のポリマー層の自由面と平坦化基板の表面とを接触させることによって、平坦化される。平坦化基板の表面は樹脂のフィルムを有しても良い。平坦化基板は重合の後に除去されても良い。平坦化基板はポリマー層と平坦化基板の間に挿入されたブレードによって分離を行うことによって、除去され得る。
一実施例によれば、歪み薄膜の接触面とポリマー層の接触面の間に介在されたポリマーの膜の重合によって、または分子結合によって、それら二つの接触表面が接着され、接触させられる。
初期支持体は化学的にまたは機械的に除去され得る。
一つの特定の実施例によれば、薄膜の第一の主面を受け入れ基板の一つの面での固定は、分子結合によって行われる。
中間支持体の除去は、初めに中間支持体から基板を除去し、そして、ポリマー層を除去することによって行われてもよい。中間支持体の基板は、それ自体とポリマー層との間に挿入されたブレードによって分離することによって除去され得る。ポリマー層は化学的にまたは機械的に除去されてもよい。
歪み薄膜は、第二の半導体材料からなる初期支持体にヘテロエピタキシーによって得られた第一の半導体材料からなる層であっても良い。
本発明はより理解され、他の利点および詳細は、本発明による方法の一実施例を示す横断断面図である図１Ａから１Ｇの添付の図面を参照して、以下の記載により明瞭にされるが、示すことを目的とし、限定するものではない。
ここで記載される実施例にでは、使用されるポリマーはポリジメチルシロキサンまたはPDMSであるが、同様の特性を持つ他のポリマーを用いても良い。必要な特性としては、厚いポリマー層であっても、歪み層の緩和を得るために十分な可撓性と、歪み層を構成する材料の熱膨張係数より十分高い熱膨張係数である。ポリマー層は、それに固定される歪み層の緩和応力が吸収されることを可能にする。
図1Aは、例えば、シリコンからなる第一基板1を示す。この第一基板1には、液体状態のPDMSの層2が沈着されている。代替手段として、後に第一基板の取り外しを容易にするために、第一基板を樹脂の層で覆われている。ポリマーが液体状態の粘着性の材料であるため、その拡がりは自発的に起きる。また、ポリマーがスピンコーターによっていくつかの段階で沈着されてもよい。
ポリマー層の良好な均一性を得るために、その沈着の前に、沈着されるポリマーの厚さをより良く制御するために、基板1の表面にスペーサを置くことが望ましい。前記スペーサは、例えば、基板1の表面に一定の間隔で広げられたパッドは、符号3で図1Bに表される。スペーサは、適切であれば、いかなる材料であってもよい。しかしながら、既に重合されたPDMSからなるスペーサの使用は、それらをポリマー層2の中に包含するのを可能にする。
その後、例えば、シリコンからなる優れた平面度を持つ面を有する第二の基板はが用いられる。樹脂5の薄層（または、フィルム）は、第二の基板の優れた平面度を持つ面に沈着されてもよい。ポリマー層2の厚さを均一にするために、図1Bの符号4で示された第二の基板は、その後スペーサ３に置かれ、樹脂の層5は、ポリマー層２に接触している。続くステップで、一旦PDMS２の層が重合されると、樹脂層５は、基板4を取り除くことを容易にするのに役に立つ。
そして、層2のポリマーの重合がアニーリングによって行われる。この重合は、ポリマーと混合された先駆体によって行われる。これは、異なった温度で行われてもよく、例えば、室温で48時間、または150℃で10分間行われてもよい。
次に、例えば、基板4と重合された層2との間にブレードを挿入することによって、基板4が取り除かれる。樹脂の層5は基板4の剥離を容易にする。中間支持体として知られる、ポリマー層2を支える基板1を有する構造が得られる。また、代替手段として、例えば、基板1と重合された層2との間にブレードを挿入することによって、基板1を取り除くことも可能である。そして、PDMSはそれ自身で方法の継続に必要な機械的な強さを保証する。このPDMSの層が十分厚い場合(mmオーダー)、これは可能である。
それから、符号6で表される( 図1C参照 )中間支持体は、第三の基板9（III-V半導体等）にエピタキシーが施されて形成された、微細な歪み層8を有する構造体7を受ける。
歪み層8はポリマー層2に対向する。構造体7は、中間支持体6で固定される。この固定は、予め歪み層に沈着したポリマーの膜の重合によって得ることができる。それは、分子結合によって得られてもよい。
次に、基板9は除去される。化学的に(選択的な乾式エッチングまたはウェットエッチングによって)または機械的に除去され得る。バリヤー層は、基板9の除去を容易にするために、基板9と歪み層8の間に設けられるのが有利である。そして、例に示したように、歪み層8は、ポリマー層2及びスペーサ３上で緩和する。この緩和はしわの形成によって行われる（図1D参照）。この点につき、S. ペリション・ラクール（PERICHON LACOUR）他の“エラストマー基板の延伸可能な金導体（Stretchable gold conductors on elastomeric substrates）”, Appl. Phys. Lett., Vol. 82, No. 15, ２００３年４月１４日、第2404〜2406を参照することができる。
本発明による方法の以下のステップは、ポリマーの膨張率が歪み層のものより十分に大きいという事実に基づくものである。ポリマーの温度は、例えば、図1Dに示された集合部を適切な温度の加熱板に置くことによって上昇される。その結果、PDMSの膨張は、歪み層８のしわに沿って起こる。そして、これが延伸され、それにより、しわを除去する（図1E参照)。
標準タイプの第４の基板10（例えば、シリコンからなる、または表面酸化ケイ素からなる）はここで延伸された層8に結合される。その結合は分子結合であっても良い（図1F参照）。この結合の間、冷却された場合のしわの復帰を避けるために、温度が一定に維持されるのが望ましい。層8への基板10の結合は、延伸された層8が冷却される間、維持されるのを可能にする。
中間支持体6は除去される。この結果を得るために、第一基板が依然として存在するならば、まず、例えば第一基板と層2及びスペーサ3を形成するポリマーとの間にブレードを挿入することによって、第一基板を取り除く。その後、ポリマーを機械的にまたは化学的に、選択的な乾式エッチングまたはウェットエッチングによって、除去しても良い。エピタキシーの再開に備え、しわのない緩和層８が得られ、標準基板１０の上に移される。（図１G参照）
PDMSの層の厚みはおよそミリメートル（通常2mm）で良い。
歪み層8は、InP基板9に圧力により0.8%に歪まされたInGaAsからなっても良い。この歪み層はInP基板にIn0,65Ga0,35Asからなる30nmの厚さの層の分子噴射エピタキシーによって得られてもよい。InGaAsの厚さは臨界の厚さ、つまり、InGaAsの層が緩和し始まる（転位などを形成することによって）厚さ以下に保たれなければならない。InGaAsの歪み層とInP基板の間に、例えば、In0,53Ga0,47Asの層とInPの層（通常は各障壁層は約200nmの厚みを有する）とをInP上に積み重ねることによって、InPの格子パラメータを保持する障壁層が設けられることが有利である。層8の厚さは、およそ100 A であっても良く、例えば0.8%の圧縮歪みを得るために30 nmの厚さであっても良い。層8の厚さは、歪みに依存する。層8は、中間支持体6、例えば、歪み層にスピンコーターによって沈着され、数十μmの厚さ（例えば、40μm）を持つPDMSの薄膜によって、基板１と４が除去された後に得られたPDMSの層（2 mm）に接着されても良い。この結合フィルムは室温で48時間重合されても良い。緩和を得るために、InGaAsとInPの障壁層が用いられた場合に、InPの基板9はHCLの溶液によって、選択的に化学的にエッチングされても良い。InP基板は、HCL:H2O (3:1)の溶液で選択的にエッチングされ、それから、InGaAs層はH2 SO4 : H2 O2 : H2 O (1:1:10)の溶液で選択的にエッチングされ、その後、InPの障壁層は同様の溶液でエッチングされる。
圧力により0.8%に歪まされたInGaAsの層の場合、しわのない層を得るために、ポリマーの膨張に必要な温度はおよそ150℃である。PDMSは、例えば、加熱板によって、加熱されても良い。一旦しわが除去されたら、InGaAs 8の層は、例えば、分子結合によってホスト基板に移されても良い。InGaAs 8の緩和層とホスト基板との間の結合力は、ポリマーと緩和層8との間の結合力より強いので、層8に接着したPDMSは簡単な剥離で除去され得る。

Claims (18)

  1. 初期支持体の第一の主面によって固定される歪み薄膜（８）を緩和する方法であって、前記薄膜の第二の主面は接触面として知られ、前記方法は、以下の連続するステップを有している：
    ---接触面として知られている主自由面を具備し、ポリマーの熱膨張率が薄膜（８）のそれよりも大きいポリマー層（２）を有する中間支持体（６）を提供するステップと、
    ---前記歪み薄膜（８）の接触面と前記ポリマー層（２）の接触面とを接着して接触させるステップと、
    ---初期支持体（９）を取り除くことによって、しわの形成によって薄膜（８）の緩和を引き起こし、前記薄膜の第一の主面を露呈させるステップと、
    ---緩和させられた薄膜（８）を伸ばして、しわを取り除くために、ポリマー層（２）の温度を増加させるステップと、
    ---受け入れ基板（１０）の一つの面で前記薄膜（８）の第一の主面を固定するステップと、
    ---前記受け入れ基板と一体になった緩和させられた薄膜を得るために、中間支持体を取り除くステップ。
  2. 中間支持体を供給するステップは、基板（１）に液体状態の前記ポリマーの層の沈着及びその後の重合を備えること特徴とする請求項１に記載の方法。
  3. 前記ポリマーの層の沈着は樹脂の表面膜で覆われた基板（１）の一つの面上で行われることを特徴とする請求項２に記載の方法。
  4. 前記液体状態のポリマーは、前記ポリマーの層の位置決め用のスペーサを有する基板の一つの面上に沈着させられることを特徴とする請求項２又は３に記載の方法。
  5. 位置決め用のスペーサ（３）は前記ポリマー層（２）におけるポリマーと同じポリマーで形成されることを特徴とする請求項４に記載の方法。
  6. 前記の基板（１）に沈着した液体状態のポリマー層（２）は、液体状態のポリマー層（２）の自由面と平坦化基板（４）の一面とを接触させることによって平坦化されることを特徴とする請求項２乃至５のいずれか一項に記載の方法。
  7. 平坦化基板（４）の前記一面は樹脂のフィルム（５）を有することを特徴とする請求項６に記載の方法。
  8. 平坦化基板（４）は前記重合の後に除去されることを特徴とする請求項６又は７に記載の方法。
  9. 平坦化基板（４）はポリマー層（２）と平坦化基板（４）の間に挿入されたブレードで分離を行うことによって除去されることを特徴とする請求項８に記載の方法。
  10. 基板（１）は重合の後に除去されることを特徴とする請求項２乃至９のいずれか一項に記載の方法。
  11. 前記ポリマー層（２）に使われるポリマーはポリジメチルシロキサン(PDMS)であることを特徴とする請求項１乃至１０のいずれか一項に記載の方法。
  12. 歪み薄膜（８）の接触面とポリマー層（２）の接触面の間に介在されたポリマーの膜の重合、または、分子結合によって、その二つの接触面が接着され、接触させられることを特徴とする請求項１乃至１１のいずれか一項に記載の方法。
  13. 初期支持体（９）は化学的にまたは機械的に除去されることを特徴とする請求項１乃至１２のいずれか一項に記載の方法。
  14. 薄膜（８）の第一の主面の受け入れ基板（１０）の一つの面での固定は、分子結合によって行われることを特徴とする請求項１乃至１３のいずれか一項に記載の方法。
  15. 中間支持体（６）の除去は、初めに中間支持体から基板（１）を除去し、そして、ポリマー層（２）を除去することによって行われることを特徴とする請求項１乃至１４のいずれか一項に記載の方法。
  16. 中間支持体の基板（１）は、ポリマー層（２）とそれ自身の間に挿入されたブレードで分離することによって除去されることを特徴とする請求項１５に記載の方法。
  17. ポリマー層（２）は、機械的にまたは化学的に除去されることを特徴とする請求項１５に記載の方法。
  18. 歪み薄膜（８）は、第二の半導体材料からなる初期支持体（９）にヘテロエピタキシーによって得られた第一の半導体材料からなる層であることを特徴とする請求項１乃至１７のいずれか一項に記載の方法。
JP2008547956A 2005-12-27 2006-12-26 歪み薄膜の緩和方法 Pending JP2009521813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0554110A FR2895562B1 (fr) 2005-12-27 2005-12-27 Procede de relaxation d'une couche mince contrainte
PCT/EP2006/070211 WO2007074153A2 (fr) 2005-12-27 2006-12-26 Procede de relaxation d'une couche mince contrainte

Publications (1)

Publication Number Publication Date
JP2009521813A true JP2009521813A (ja) 2009-06-04

Family

ID=36293437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008547956A Pending JP2009521813A (ja) 2005-12-27 2006-12-26 歪み薄膜の緩和方法

Country Status (5)

Country Link
US (1) US7981238B2 (ja)
EP (1) EP1966821B1 (ja)
JP (1) JP2009521813A (ja)
FR (1) FR2895562B1 (ja)
WO (1) WO2007074153A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2919958B1 (fr) * 2007-08-07 2009-12-18 Commissariat Energie Atomique Procede de report d'une couche sur un materiau liquide
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
CN111285336B (zh) * 2018-12-10 2023-02-03 北京清正泰科技术有限公司 一种消除二维材料褶皱的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
EP1107295A3 (en) * 1999-12-08 2005-04-13 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US6632314B1 (en) * 1999-12-29 2003-10-14 International Business Machines Corporation Method of making a lamination and surface planarization for multilayer thin film interconnect
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
KR101033797B1 (ko) * 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
JP3952995B2 (ja) * 2003-06-13 2007-08-01 セイコーエプソン株式会社 光導波路の形成方法
FR2863405B1 (fr) 2003-12-08 2006-02-03 Commissariat Energie Atomique Collage moleculaire de composants microelectroniques sur un film polymere

Also Published As

Publication number Publication date
FR2895562A1 (fr) 2007-06-29
US7981238B2 (en) 2011-07-19
EP1966821B1 (fr) 2017-06-28
WO2007074153A3 (fr) 2008-01-17
US20080271835A1 (en) 2008-11-06
EP1966821A2 (fr) 2008-09-10
WO2007074153A2 (fr) 2007-07-05
FR2895562B1 (fr) 2008-03-28

Similar Documents

Publication Publication Date Title
JP2009521813A (ja) 歪み薄膜の緩和方法
US6927147B2 (en) Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
TWI795293B (zh) 工程基板結構
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
US6602613B1 (en) Heterointegration of materials using deposition and bonding
JP4994530B2 (ja) 特にヘテロエピタキシャル堆積用のコンプライアント基板
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
FR2774214A1 (fr) PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
WO2008099246A2 (en) Multilayer structure and its fabrication process
KR101722401B1 (ko) 접합 웨이퍼의 제조 방법
JP2006505928A5 (ja)
JP5713921B2 (ja) ひずみ材料層の緩和および転写
TWI310212B (en) Substrate assembly for stressed systems
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
CN102349148B (zh) 应变材料层的晶格参数的调节
US8039370B2 (en) Method of transferring a layer onto a liquid material
JP2008166646A (ja) 半導体基板の製造方法
JP2021518663A (ja) 層を転写するための方法
WO2022168217A1 (ja) 半導体基板の製造方法および半導体装置の製造方法
EP4339339A1 (en) Bonding of diamond pieces to silicon substrates using a flowable bonding agent
KR102021302B1 (ko) 디바이스 기판 및 반도체 디바이스의 제조 방법
TW202349454A (zh) 複合結構及其製作方法
CN112670183A (zh) 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆
JPH03142854A (ja) 誘電体分離基板およびその製造方法

Legal Events

Date Code Title Description
A59 Written plea

Free format text: JAPANESE INTERMEDIATE CODE: A59

Effective date: 20090702

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20101005