TW202349454A - 複合結構及其製作方法 - Google Patents

複合結構及其製作方法 Download PDF

Info

Publication number
TW202349454A
TW202349454A TW112104269A TW112104269A TW202349454A TW 202349454 A TW202349454 A TW 202349454A TW 112104269 A TW112104269 A TW 112104269A TW 112104269 A TW112104269 A TW 112104269A TW 202349454 A TW202349454 A TW 202349454A
Authority
TW
Taiwan
Prior art keywords
carbon film
glassy carbon
composite structure
thin layer
substrate
Prior art date
Application number
TW112104269A
Other languages
English (en)
Inventor
葛威塔茲 高爾丁
雨果 比阿德
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202349454A publication Critical patent/TW202349454A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Products (AREA)

Abstract

本發明涉及一種用於製作一複合結構之方法,該複合結構包括一第一單晶材料製成之一薄層設置在一支撐底材上,該方法包括以下階段: a) 提供一第二多晶材料製成之一起始底材, b) 透過離心塗布在該起始底材的至少一正面上沉積一聚合物樹脂層,該聚合物樹脂層包含預先形成的三度空間碳-碳鍵, c) 在120℃和180℃之間的溫度下對包含該聚合物樹脂層之起始底材施加一第一回火,以形成一交聯聚合物樹脂層, d) 於一中性氣體環境中,在大於600℃的溫度下施加一第二回火,以將該交聯聚合物樹脂層轉化成一玻璃狀碳薄膜。 本發明還涉及一種複合結構,其包括一第一單晶材料製成之一薄層設置在一支撐底材上,該支撐底材包括:一第二多晶材料製成之一起始底材,一玻璃狀碳薄膜,其與該起始底材之正面接觸。

Description

複合結構及其製作方法
本發明涉及微電子及半導體領域。特別地,本發明涉及一種由多晶材料製成之底材,其包括由玻璃狀碳(glassy carbon)製成之一表面薄膜,並且特別適用於承接從一供體底材移轉而來之一薄層。本發明還涉及一種用於製作該支撐底材及由該薄層移轉到該支撐底材上而產製的複合結構之方法。
碳化矽(SiC)越來越廣泛地用於製作高效能功率元件。儘管如此,用於微電子產業的高品質單晶碳化矽(c-SiC)底材仍然價格昂貴且難以大尺寸供應。因此,採取層移轉解決方案來生產複合結構是有利的,該複合結構通常在成本較低的支撐底材上,例如由多晶碳化矽(p-SiC)製成,包括由c-SiC製成之一薄層(由高品質c-SiC製的底材產生,且用於接收元件的靈敏功能部件)。
一種眾所周知的薄層移轉解決方案是Smart Cut®法,該方法基於在一供體底材(c-SiC)中植入輕離子,並在供體底材及一支撐底材(例如由p-SiC製成)之間的一鍵合界面,透過直接鍵合而進行組裝。
由於材料硬度及多晶結構的關係,p-SiC製的底材難以研磨,且其通常有殘留表面粗糙度,這使得藉由直接鍵合進行組裝變得複雜。這是因為直接鍵合不需要黏合劑物質,而是涉及接觸的底材表面之間的分子鍵:因此,此等鍵合需要優異的平坦度以及非常低的表面粗糙度及缺陷率。
已知作法是在待組裝的其中一個底材上沉積一中間層,該層易於製備(特別是低粗糙度),用於直接鍵合進行組裝之目的。應該注意的是,該中間層不得影響在複合結構上製備的元件效能特性;在這種情況下,對於垂直功率元件,此一中間層不得影響在c-SiC製的薄層及p-SiC製的支撐底材之間的垂直電導率。
從現有技術來看,已知可使用中間金屬層來確保複合結構中的垂直傳導。
雖然本引言基本上提到了基於碳化矽的複合結構之優點,但其他材料的複合結構,如同基於SiC的複合結構一樣,亦可列入考慮,其具高效能但若以大尺寸底材供應十分很昂貴,且在用於薄層移轉目的的製備來說很複雜。例如,可提及者包括氮化鎵(GaN)製的薄層及氮化鋁(AlN)製的多晶支撐底材之複合結構。
本發明提供一種習知解決方案的替代方案,其促進實現支撐底材的低表面粗糙度並促進其電學及熱學性質。本發明特別涉及包含由玻璃狀碳製成的表面薄膜之多晶起始底材,其特別適用於承接從供體底材移轉過來的工作層。本發明還涉及一種用於製作該支撐底材及由薄層移轉到支撐底材上而產製的複合結構之方法。
本發明涉及一種用於製作一複合結構之方法,該複合結構包括設置在一支撐底材上的一第一單晶材料製成之一薄層,該方法包括以下階段: a) 提供一第二多晶材料製成之一起始底材, b) 透過離心塗布在該起始底材的至少一正面上沉積一聚合物樹脂層,該聚合物樹脂層包含預先形成的三度空間碳-碳鍵, c) 在120℃和180℃之間的溫度下對包含該聚合物樹脂層之起始底材施加一第一回火,以形成一交聯聚合物樹脂層, d) 於一中性氣體環境中,在大於600℃的溫度下施加一第二回火,以將該交聯聚合物樹脂層轉化成一玻璃狀碳薄膜。
依照本發明的有利特徵,其可單獨或以任何可行組合的方式實施: 該方法包括在階段d)之後,對該玻璃狀碳薄膜進行機械研磨及/或化學機械研磨之階段e); 該聚合物樹脂係以煤焦油、苯酚/甲醛、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯及/或聚苯乙烯為基礎; 該方法包括將該第一單晶材料形成之一薄層直接或透過一中間層移轉到該玻璃狀碳薄膜上之階段f); 階段f)在一供體底材與該玻璃狀碳薄膜之間透過直接鍵合而進行組裝,以形成一鍵合組件,該供體底材包括該第一單晶材料,該薄層將從其中產生; 該供體底材包括一弱化埋置平面,該弱化埋置平面與供體底材之一正面界定出待移轉之該薄層,以及階段f)使該鍵合組件沿著該弱化埋置平面進行分離,以一方面形成一複合結構,其包含設置在該玻璃狀碳薄膜上之該薄層,該複合結構本身設置在該起始底材上,且另一方面形成該供體底材之剩餘部; 該第一單晶材料係選自碳化矽、氮化鎵、矽、矽鍺、鍺、III-V族化合物或其他半導體材料,或選自壓電材料; 該第二多晶材料係選自碳化矽、氮化鋁、矽、矽鍺、鍺、III-V族化合物或其他半導體材料,或選自壓電材料; 該第一材料及該第二材料為半導體。
本發明還涉及一種複合結構,其包括一第一單晶材料製成之一薄層設置在一支撐底材上,該支撐底材包括: 一第二多晶材料製成之一起始底材, 一玻璃狀碳薄膜,其與該起始底材之正面接觸。
依照本發明的有利特徵,其可單獨或以任何可行組合方式而實施: 該起始底材呈現峰谷值在10 nm及2 μm之間的表面粗糙度,其係以原子力顯微鏡在小於或等於30 μm x 30 μm的表面區域進行測量而得; 該玻璃狀碳薄膜呈現100 nm及4 μm之間的厚度; 該複合結構包括位於該薄層與該玻璃狀碳薄膜之間的一中間層,該中間層係選自矽、碳化矽、碳、鎢或鈦; 該第一單晶材料係選自碳化矽、氮化鎵或其他半導體材料,該第二多晶材料係選自碳化矽、氮化鋁或其他半導體材料。
本發明涉及一種用於製作一複合結構100之方法,該複合結構100包括設置在一支撐底材20上,由一第一單晶材料製成之一薄層10,該支撐底材20至少部分地由一第二多晶材料組成(圖4d)。目標的複合結構100允許薄層10與支撐底材20之間的垂直電傳導,特別是供功率電子之應用。
詳言之,第一單晶材料可選自碳化矽(c-SiC)、氮化鎵(c-GaN)、矽、矽鍺、鍺、III-V族化合物或其他半導體材料,或可選自壓電材料,諸如鉭酸鋰、鈮酸鋰等等。第二多晶材料可選自碳化矽(p-SiC)、氮化鋁(p-AlN)、矽(p-Si)或以上關於第一材料所述但呈現多晶結構或包含表面多晶層的任何其他材料。在複合結構100中,第一材料可與上述第二材料中的一者或另一者組合,當然,前提是這有利於最終應用。
有利地,複合結構100將由熱膨脹係數近似的第一材料及第二材料形成。
在接下來的描述中,將特別描述c-SiC製的第一材料及p-SiC製的第二材料之情況。然而,該描述適用於任何其他第一及第二材料對。當某些情況需要時,將針對第一材料及第二材料的不同性質給出進一步的訊息。
該製作方法首先包括提供起始底材2之階段a),起始底材以多晶碳化矽(p-SiC)製成並呈現一正面2a及一背面2b (圖1a)。可以透過諸如燒結或化學氣相沉積的常規技術來製備起始底材2。
起始底材2其較佳者為直徑100 mm、150 mm、200 mm、甚至300 mm且厚度通常在300及800微米之間的晶圓之形式。
起始底材2之正面2a的表面狀態最好選定成使得峰谷值粗糙度(peak-to-valley roughnes,以下稱為「PV粗糙度」)小於或等於幾微米,通常小於或等於2 μm、1 μm、500 nm、100 nm或50 nm。
在本發明的上下文中,係以原子力顯微鏡(AFM)在小於或等於30 μm × 30 μm的表面區域(掃描區域)上測量粗糙度。測量的表面區域例如可延伸超過5 μm x 5 μm、10 μm x 10 μm、20 μm x 20 μm或30 μm x 30 μm。下文將提及PV粗糙度、均方根粗糙度或RMS粗糙度。
應該記住的是,由於材料硬度及多晶結構之故,在p-SiC製成之底材上,要獲得非常良好的表面狀態是複雜的:機械研磨或化學機械研磨可能導致在底材表面形成刮痕,且由於表面的p-SiC晶粒不適時地撕裂而出現缺陷(孔洞)。
圖2繪示一起始底材2的表面狀態之示例。儘管RMS粗糙度保持小於1 nm,但由於表面存在刮痕,可觀察到PV粗糙度可能超過30 nm。這種表面狀態能夠在底材及複合結構100的薄層之間的未來界面處產生物理缺陷(孔洞):這導致移轉後的薄層品質及完整性以及界面的導電率降低。
通常,在本發明的上下文中,起始底材2可呈現達到幾微米的PV表面粗糙度,這大大放寬了製作或供應起始底材2之限制。
起始底材2之背面2b的表面狀態在此未具體說明。其表面狀態可與正面2a相似或更差,前提是其不影響起始底材2的總體曲率或品質(缺陷率)。
為了適應起始底材2的表面狀態,依照本發明之製作方法提供了包括透過離心塗布在該起始底材2的至少一正面2a上沉積一聚合物樹脂層3之階段b) (圖1b)。該層的一個重要特徵是包含預先形成的三度空間(3D)碳-碳(C-C)鍵。在該層中,呈現C-C鍵序列的碳基聚合物鏈隨機分散在溶劑中:因此其或多或少呈現隨機的3D結構。這些鏈在3D中的分佈越為隨機性,在交聯(crosslinking)期間促進的石墨化(graphitization)就越少,且越能接近玻璃狀態。
在此,在交聯之後,聚合物樹脂層3的非晶形/結晶比(amorphous/crystalline ratio)將盡可能高,以便在此方法的隨後階段d)結束時獲得一玻璃狀碳薄膜30。
聚合物樹脂可由煤焦油、苯酚/甲醛、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯及/或聚苯乙烯及類似物質形成。
舉例來說,可使用通常用於微電子領域的微影階段的已知感光性樹脂,諸如商業產品: AZ-5214、AZ-4330、AZ-P4620 (註冊商標) (基於1-甲氧基-2-丙醇乙酸酯、重氮萘醌磺酸酯(diazonaphthoquinonesulfonic esters)、2-甲氧基-1-丙醇乙酸酯、甲酚酚醛清漆(cresol novolac)樹脂), OCG-825 (基於3-乙氧基丙酸乙酯), SU-8 2000 (基於環戊酮、三芳基硫鹽/六氟銻酸鹽、碳酸丙烯酯、環氧樹脂)。
用於覆蓋及保護不同表面(航空、航海、車用、建築及類似用途)的環氧樹脂,例如Epoxy Novolac EPON (註冊商標),也可用於依照本發明之方法的階段b)。
在階段b)中透過離心進行的散佈要求聚合物樹脂溶液以黏性形式提供。
這種沉積方法是特別有利的,因為黏性溶液將填滿存在於起始底材2表面的凹陷(孔洞及刮痕)且因此而有效地平坦化這些微起伏(microrelief)。
在階段b)中沉積的聚合物樹脂層3的厚度,通常可在幾百奈米(例如500 nm)及幾微米(例如3至5 μm)之間變化。
該製作方法隨後包括階段c),該階段c)包含在120℃及180℃之間的溫度下,對包含聚合物樹脂層3之起始底材2施加呈現固定相(stationary phase)的回火(該第一回火) (圖1c)。固定相可具有在幾分鐘(通常為30分鐘)到幾小時(通常為2小時)之間的持續時間。溫度逐漸升高,即在1°C/min和5°C/min之間,從環境溫度達固定相為較佳者,以逐漸對聚合物樹脂層3脫氣並排出最初存在於黏性溶液中的溶劑及雜質。
取決於聚合物樹脂的性質,也可在第一回火的熱循環中提供中間固定相(Intermediate stationary phases)。
在第一回火之後,聚合物樹脂層3’發生交聯,因而固化在起始底材2的正面2a上。交聯由碳基鏈之間形成鍵來表徵,這將由聚合物樹脂層3’的固化作用反映。在該方法的後續階段d)期間,在交聯聚合物樹脂層3’中,聚合物鏈在三度空間的排列將影響具sp 2型鍵的鏈在三度空間的取向。
最後,該製作方法包括階段d),該階段d)包含在一中性氣體環境中,在大於600°C,較佳者大於700°C的溫度下施加呈現固定相的第二回火,以將交聯聚合物樹脂層3'轉化成一玻璃狀碳薄膜30 (圖1d)。固定相溫度可例如為650℃、750℃、800℃或850℃或更高。該固定相的溫度變化範圍可達約1800°C,注意溫度要與構成起始底材2的第二材料性質保持相容。
該第二回火導致交聯層3'的碳化作用(carbonization)。對於這種碳化作用必要的是產生一玻璃狀碳結構,該玻璃狀碳結構呈現sp 2型碳-碳(C-C)原子鍵。玻璃狀碳結構可透過具一特定峰(band) (G峰)特徵的拉曼光譜(Raman spectroscopy)或透過具一特定吸收特徵的橢圓偏光術來彰顯,如文獻中已知的。
玻璃狀碳薄膜30有利地呈現100%的sp 2型C-C原子鍵;如果薄膜30中存在另一相的夾雜物,則可容忍sp 2原子鍵的百分比大於95%,或較佳者大於99%。
第二回火的中性氣體環境通常係基於氬氣及/或在真空下(即在低於大氣且低至幾毫巴的壓力下)。第二回火是在升溫下進行,升溫範圍可從5°C/min到15°C/min,且達50°C/min,甚至100°C/min,從環境溫度達固定相。固定相的持續時間可在幾分鐘(例如30分鐘)及幾小時(例如2小時)之間不等。
玻璃狀碳薄膜30通常呈現幾百奈米(通常為500-600 nm)及幾微米(通常為1、2、3或4 μm)之間的厚度。其較佳者,玻璃狀碳薄膜30的厚度爲起始底材2之PV表面粗糙度的10倍左右。
爲了獲得玻璃狀碳薄膜30的目標厚度,重要的是考慮在該方法階段b)中所沉積的黏性聚合物樹脂層3在第一回火(階段c)期間,且特別是在第二回火(階段d))期間所將經歷的收縮(contraction),以界定其足夠的起始厚度。厚度收縮通常在70%及95%之間。碳比率,即玻璃狀碳薄膜30的重量與展開的聚合物樹脂層3的起始重量之比,必須至少為5%,優選大於50%。
包含玻璃狀碳薄膜30的起始底材2對應於依照本發明的支撐底材20。圖3繪示了支撐底材20在其正面20a側(也就是玻璃狀碳薄膜30的自由面側)的表面狀態之示例。圖2繪示自起始底材2粗糙度開始,可獲得小於或等於0.8 nm RMS的均方根粗糙度及小於或等於7 nm PV的峰谷值粗糙度。此處的粗糙度仍以原子力顯微鏡在小於或等於30 μm x 30 μm的表面區域進行測量而得。
相對於起始底材2的表面2a,此時表面狀態有顯著改善;可觀察到刮痕及其他凹陷缺陷的極大吸收(resorption),以及通常小於或等於1 nm 的RMS及10 nm 的PV粗糙度。該表面狀態特別有利於透過直接鍵合進行組裝,具非常良好的界面品質。
有利地,依照本發明的製作方法包括在階段d)之後,對該玻璃狀碳薄膜30進行機械研磨及/或化學機械研磨之階段e),以調整其厚度或進一步改善其表面粗糙度。
在階段e)結束時,以例如小於1 nm,甚至0.5 nm的RMS粗糙度及小於5 nm的PV粗糙度作為目標。
此外,玻璃狀碳薄膜30呈現優異的電傳導特徵,電阻率通常小於6.10 -3ohm.cm。
玻璃狀碳薄膜30的機械、電學及熱學性質,使得支撐底材20成為透過將單晶碳化矽(c-SiC)製的薄層10移轉到該支撐底材20上來製作複合結構100的優異候選者。
應當注意的是,這些機械、電學及熱學性質也是複合結構100的資產,其支撐底材20將包括例如p-AlN製的起始底材2以及其薄層10例如由c-GaN、或第一材料及第二材料的其他組合製成。
回到基於SiC的複合結構之說明,依照本發明的製作方法可包括將c-SiC製的薄層10移轉到玻璃狀碳薄膜30上之階段f)。
現有技術中有已知的各種選擇可用於進行薄層移轉,在此不一一贅述。
依照較佳模式,該方法的階段f)涉及依照Smart Cut®法的原理而植入輕物種。
在第一階段f1)中,提供單晶碳化矽製的供體底材1,薄層10將從其中產生(圖4a)。該供體底材1較佳者以晶圓形式提供,具直徑100 mm、150 mm、200 mm,甚至300 mm (與支撐底材20的直徑相同或非常相似),且厚度通常在300 μm及800 μm之間。供體底材具有正面1a及背面1b。正面1a的表面粗糙度有利地選定為小於1 nm RMS,甚至小於0.5 nm RMS,其以原子力顯微鏡(AFM)在例如20 μm × 20 μm的表面區域進行測量而得。該供體底材1可以是4H或6H多型,並爲n型或p型摻雜,這取決於要在複合結構100的薄層10上面及/或當中製備的組件要求而定。
應該注意的是,用於形成c-GaN薄層10之供體底材1可由GaN、SiC、Si (111)或藍寶石製的基底底材形成,於其上依照常規方法進行單晶GaN磊晶。
第二階段f2)對應於將輕元素引入供體底材1以形成一弱化埋置平面11,其與供體底材1的正面1a界定出待移轉的薄層10 (圖4b)。
輕元素優選是氫、氦或這兩種元素的共同植入,並且植入到供體底材1中的確定深度,其與薄層10的目標厚度一致。這些輕元素將圍繞確定深度形成分佈在平行於供體底材1之自由表面1a的極薄層中的微腔,即平行於圖中的平面(x,y)。為了簡單起見,該極薄層被稱為弱化埋置平面11。
輕元素的植入能量被選定成達到確定深度。例如,以10 keV及250 keV之間的能量,及5E16/cm 2及1E17/cm 2之間的劑量植入氫離子,以界定出100 nm到1500 nm數量級厚度的薄層10。應該注意的是,在離子植入階段之前,可在供體底材1的正面1a上沉積一保護層。該保護層可由諸如氧化矽或氮化矽的材料構成。其在下一階段之前被移除。
視需要地,中間層4可在引入輕元素的第二階段f2)之前或之後,形成在供體底材1的正面1a上。該中間層4可由半導體材料或金屬材料製成;例如,可能選擇矽、碳化矽、碳氧化矽(SiOC)、碳(例如玻璃狀碳或渦輪層碳(turbostratic carbon))、鎢、鈦等等。中間層4的厚度有利地被限制,通常在幾奈米及幾十奈米之間。
若中間層4在階段f2)之前形成,輕元素的植入能量(以及可能的劑量)將被調整為可穿過該額外層。若中間層4在階段f2)之後形成,則要注意透過施加低於起泡熱預算的熱預算來形成該層,該起泡熱預算對應於因弱化埋置平面11中微腔的過度生長及加壓而在供體底材1表面出現的氣泡。
移轉階段f)接着包括第三階段f3),即沿著鍵合界面5透過分子黏附鍵合,將支撐底材20的第一面20a與供體底材1的正面1a組裝,以形成一鍵合組件50 (圖4c, 4c')。
視需要地,在組裝階段f3)之前,還可在支撐底材20的待組裝面(即玻璃狀碳層30上)沉積一額外層;其可被選定為與針對供體底材1提到的中間層4具有相同性質或具有不同性質。中間層4或額外層可視需要地沉積在待組裝的兩個底材1、20其中一者上。
中間層之目的主要是促進鍵合能(特別是在低於1100°C的溫度範圍內),因為相較於沒有這些中間層而直接組裝的情況,共價鍵在有中間層時得在更低溫度下形成;該(該等)中間層的另一個優點是可進一步改善鍵合界面5的垂直電傳導。
回到組裝階段f3)的說明,衆所周知,透過分子黏附的直接鍵合不需要黏合劑物質,因為鍵合是建立在組裝表面之間的原子尺度上。現有幾種透過分子黏附之鍵合類型,在使表面接觸之前的溫度、壓力、大氣環境或處理條件方面不同。可提及者為室溫鍵合,不論有無待組裝表面的預先電漿活化、原子擴散鍵合(ADB)、表面活化鍵合(SAB)等等。
組裝階段f3)可包括,在使待組裝的面1a、20a接觸之前,進行常規序列的化學清洗(例如RCA清洗)、表面活化(例如透過氧氣或氮氣電漿)或其他表面製備(諸如透過刷洗(brushing)、(洗滌(scrubbing))進行清洗),以促進鍵合界面5的品質(低缺陷率、高黏附能)。
最後,第四階段f4)包括沿著弱化埋置平面11的分離,以使薄層10移轉到支撐底材20上(圖4d)。
沿著弱化埋置平面11的分離通常透過在800°C及1200°C之間的溫度下,對鍵合組件50施加熱處理來進行(若鍵合組件50係基於SiC時)。當然,如習於本技藝者所知,該溫度極大程度上取決於鍵合組件50涉及的第一及第二材料性質,並視選定材料而進行調整。
此一熱處理會誘發弱化埋置平面11中的空腔及微裂縫發展,以及其等受氣體形式存在的輕元素之加壓,直到斷裂沿著該弱化埋置平面11蔓延。作爲替代或除此之外,機械應力可被施加至鍵合組件50,特別是弱化埋置平面11,以便蔓延或機械性地協助蔓延導致分離的斷裂。在該分離結束時,一方面獲得了包括支撐底材20及移轉的單晶薄層10之複合結構100,另一方面獲得了供體底材的剩餘部1'。薄層10的摻雜程度及類型,由供體底材1的性質選擇來界定,或者可隨後透過用於摻雜半導體層的已知技術加以調整。
薄層10的自由表面10a在分離之後通常是粗糙的:例如,其呈現5 nm及100 nm RMS之間的粗糙度(AFM,20 μm × 20 μm掃描)。可施加清洗及/或平滑階段以恢復良好的表面狀態(通常,以AFM進行超過20 μm x 20 μm掃描時,小於幾埃RMS的粗糙度)。特別地,這些階段可包括薄層10自由表面之化學機械平滑處理。移除50 nm及300 nm之間材料的可有效地恢復該薄層10的表面狀態。還可包括至少一熱處理,例如在基於SiC的複合結構100之情況下在1300℃及1800℃之間溫度的處理。
施加此一處理是為了從薄層10中排出殘留的輕元素並促進其晶格的重排。另外,其亦可強化鍵合界面5。
熱處理還可包括或對應於在薄層10上磊晶生長碳化矽。
支撐底材20,特別是玻璃狀碳薄膜30,與複合結構100製備期間可能施加的極高溫熱處理完全相容。
最後,應注意的是移轉階段f)可包括修復供體底材的剩餘部1'以重新使用作為新複合結構100的供體底材1之階段。可對剩餘部1'的正面1'a施加類似於複合結構100的機械及/或化學處理。
所獲得的複合結構100包括設置在支撐底材20上的單晶碳化矽製薄層10,該支撐底材20包括多晶碳化矽製的起始底材2及玻璃狀碳薄膜30,其與起始底材2之正面2a接觸。
如上文參照依照本發明的製作方法所提到的,此處描述複合結構100,係在c-SiC製的第一材料及p-SiC製的第二材料之情況下。本發明還涉及基於其他第一材料及第二材料組合的複合結構100 (上文非詳盡無遺),特別是包括c-GaN製的薄層及p-AlN製的起始底材2 (包括在支撐底材20中)之複合結構100。
中間層4及/或諸如在該方法中提到的額外層,可視需要地插入玻璃狀碳薄膜30及薄層10之間。碳製的中間層4是有利的,因其不會增加單獨的材料界面(interface of separate material)從而提高總垂直電阻,並提供非常良好的溫度穩定性。
薄層10與中間層4或玻璃狀碳薄膜30之間界面處的電傳導,有利地小於或等於10 -4ohm.cm 2,甚至小於10 -5ohm.cm 2,甚至小於10 -6ohm.cm 2
複合結構100對於在該層10上面及/或當中製作組件時要施加的高溫熱處理極具耐受力。依照本發明的複合結構100特別適用於製備一或多個高電壓微電子組件,諸如例如肖特基二極體、MOSFET電晶體等等。更廣泛而言,複合結構100適用於功率微電子應用,具有優異的垂直電傳導、良好的導熱性,並提供單晶材料製的高品質工作層。
當然,本發明並不限於上文所描述的實施例,並在不脫離由申請專利範圍界定的本發明範疇之情況下可引入各種替代例。
1:供體底材 1':剩餘部 2:起始底材 1a,1'a,2a,20a:正面 1b,2b:背面 3:聚合物樹脂層 3’:交聯聚合物樹脂層 4:中間層 5:鍵合界面 10:薄層 10a:自由表面 11:弱化埋置平面 20:支撐底材 30:玻璃狀碳薄膜 50:鍵合組件 100:複合結構
本發明的其他特徵及優點將從隨後參照附圖的詳細描述中顯現,其中:圖1a、1b、1c及1d繪示依照本發明之用於製作一支撐底材之一種方法之階段;圖2繪示構成依照本發明之一支撐底材之一起始底材的表面狀態之示例;圖3繪示構成依照本發明之一支撐底材之一玻璃狀碳薄膜的表面狀態之示例;圖4a、4b、4c、4c'及4d繪示一種依照本發明之用於製作一複合結構之方法之階段。
某些圖式是概要示意,出於易讀性之目的,其未按實際比例繪製。尤其是沿著z軸的層厚度相對於沿著x及y軸的橫向尺寸並未按比例繪示。
在圖式或描述文字中,相同的元件符號可用於表示相同性質的元件。

Claims (13)

  1. 一種用於製作一複合結構(100)之方法,該複合結構包括一第一單晶材料製成之一薄層(10)設置在一支撐底材(20)上,該方法包括以下階段: a) 提供一第二多晶材料製成之一起始底材(2), b) 透過離心塗布在該起始底材(2)的至少一正面(2a)上沉積一聚合物樹脂層(3),該聚合物樹脂層包含預先形成的三度空間碳-碳鍵, c) 在120°C和180°C之間的溫度下對包含該聚合物樹脂層(3)之起始底材(2)施加一第一回火,以形成一交聯聚合物樹脂層(3’), d) 於一中性大氣環境中,在大於600°C的溫度下施加一第二回火,以將該交聯聚合物樹脂層(3’)轉化成一玻璃狀碳薄膜(30), f) 將該第一單晶材料形成之該薄層(10)直接移轉或透過一中間層(4)移轉到該玻璃狀碳薄膜(30)上,該移轉涉及透過分子黏附而鍵合的一界面(5),該界面位於該玻璃狀碳薄膜(30)的一面與該薄層(10)的一面之間,或位於該玻璃狀碳薄膜(30)的一面與一中間層(4)的一面之間,而該中間層設置在該玻璃狀碳薄膜(30)與該薄層(10)之間。
  2. 如請求項1之方法,其包括在階段d)之後,對該玻璃狀碳薄膜(30)進行機械研磨及/或化學機械研磨之階段e)。
  3. 如請求項2之方法,其中該聚合物樹脂係基於煤焦油、苯酚/甲醛、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯及/或聚苯乙烯。
  4. 如請求項1至3任一項之方法,其中階段f)涉及一供體底材(1)與該玻璃狀碳薄膜(30)之間的組裝,以形成一鍵合組件(50),該供體底材包含該第一單晶材料,而該薄層(10)將從中產生。
  5. 如請求項4之方法,其中: 該供體底材(1)包括一弱化埋置平面(11),該弱化埋置平面與供體底材(1)之一正面(1a)界定出待移轉之該薄層(10),以及 階段f)涉及使該鍵合組件(50)沿着該弱化埋置平面(11)分離,以一方面形成一複合結構(100),其包含設置在該玻璃狀碳薄膜(30)上之該薄層(10),該複合結構本身設置在該起始底材(2)上,且另一方面形成該供體底材(1)之剩餘部。
  6. 如請求項1至5任一項之方法,其中該第一單晶材料係選自碳化矽、氮化鎵、矽、矽鍺、鍺、III-V族化合物或其他半導體材料,或選自壓電材料。
  7. 如請求項1至6任一項之方法,其中該第二多晶材料係選自碳化矽、氮化鋁、矽、矽鍺、鍺、III-V族化合物或其他半導體材料,或選自壓電材料。
  8. 如請求項1至7任一項之方法,其中該第一材料及該第二材料爲半導體。
  9. 一種複合結構(100),其包括一第一單晶材料製成之一薄層(10)設置在一支撐底材(20)上,該支撐底材(20)包括: 一第二多晶材料製成之一起始底材(2), 一玻璃狀碳薄膜(30),其與該起始底材(2)之正面(2a)接觸, 該複合結構(100)額外包括透過分子黏附鍵合的一界面(5),該界面位於該玻璃狀碳薄膜(30)的一面與該薄層(10)的一面之間,或位於該玻璃狀碳薄膜(30)的一面與一中間層(4)的一面之間,而該中間層設置在該玻璃狀碳薄膜(30)與該薄層(10)之間。
  10. 如請求項9之複合結構(100),其中該起始底材(2)呈現峰谷值在10 nm 及 2 μm之間的表面粗糙度,其係以原子力顯微鏡在小於或等於30μm x 30μm的表面區域進行測量而得。
  11. 如請求項9或10之複合結構(100),其中該玻璃狀碳薄膜(30)呈現100 nm及 4 μm之間的厚度。
  12. 如請求項11之複合結構(100),其包括位於該薄層(10)與該玻璃狀碳薄膜(30)之間的一中間層(4),該中間層係選自矽、碳化矽、碳、鎢或鈦。
  13. 如請求項9至12任一項之複合結構(100),其中該第一單晶材料係選自碳化矽、氮化鎵或其他半導體材料,該第二多晶材料係選自碳化矽、氮化鋁或其他半導體材料。
TW112104269A 2022-02-18 2023-02-07 複合結構及其製作方法 TW202349454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2201443 2022-02-18
FR2201443A FR3132976A1 (fr) 2022-02-18 2022-02-18 Structure composite et procede de fabrication associe

Publications (1)

Publication Number Publication Date
TW202349454A true TW202349454A (zh) 2023-12-16

Family

ID=81580657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104269A TW202349454A (zh) 2022-02-18 2023-02-07 複合結構及其製作方法

Country Status (3)

Country Link
FR (1) FR3132976A1 (zh)
TW (1) TW202349454A (zh)
WO (1) WO2023156193A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371142B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
JP6371143B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
US20180158672A1 (en) * 2015-06-25 2018-06-07 Tivra Corporation Crystalline Semiconductor Growth on Amorphous and Poly-Crystalline Substrates

Also Published As

Publication number Publication date
WO2023156193A1 (fr) 2023-08-24
FR3132976A1 (fr) 2023-08-25

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
US7462552B2 (en) Method of detachable direct bonding at low temperatures
TWI693640B (zh) 使半導體表面平整之製造方法
TW202141582A (zh) 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在一SiC支撐底材上
US7605055B2 (en) Wafer with diamond layer
TW202137284A (zh) 用於製作複合結構之方法,該複合結構包含一單晶sic薄層在一結晶sic載體底材上
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
TW202349454A (zh) 複合結構及其製作方法
US20150187888A1 (en) Engineered substrates for use in crystalline-nitride based devices
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法
JP2023502571A (ja) SiCでできたキャリア基材上に単結晶SiCの薄層を備える複合構造を作成するプロセス
EP4085478B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法
JP2023528784A (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
TW202205357A (zh) 用於製作複合結構之方法,該複合結構包含一單晶sic薄層在一sic載體底材上
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
EP4226409A1 (fr) Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
CN118302839A (zh) 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法
FR3114910A1 (fr) Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium