TW202137284A - 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上 - Google Patents

用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上 Download PDF

Info

Publication number
TW202137284A
TW202137284A TW109135221A TW109135221A TW202137284A TW 202137284 A TW202137284 A TW 202137284A TW 109135221 A TW109135221 A TW 109135221A TW 109135221 A TW109135221 A TW 109135221A TW 202137284 A TW202137284 A TW 202137284A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
donor
composite structure
deposition
Prior art date
Application number
TW109135221A
Other languages
English (en)
Inventor
約努茨 拉杜
雨果 比阿德
克里斯多夫 瑪理菲
艾力克 吉奥特
迪迪爾 藍德盧
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202137284A publication Critical patent/TW202137284A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明涉及一種用於製作複合結構(1)之方法，該複合結構(1)包含單晶碳化矽之一薄層(10)設置在碳化矽製之一載體底材(20)上。該方法包含： a)提供單晶碳化矽之一初始底材(11)之步驟， b)在該初始底材(11)上磊晶生長單晶碳化矽之一施體層(110)以形成一施體底材(111)之步驟， c)將輕物種離子植入該施體層(110)以形成界定出該薄層(10)之一埋置脆性平面(12)之步驟， d)在該施體層(110)之自由面上形成碳化矽之一載體底材(20)之步驟，包括在400°C及1100°C之間的溫度下之一沉積， e)沿着該埋置脆性平面(12)進行分離之步驟，以一方面形成該複合結構(1)，另一方面形成該施體底材之剩餘部(111’)， f)對該複合結構(1)進行機械-化學處理之步驟。

Description

用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一結晶ＳｉＣ載體底材上
本發明與微電子元件用半導體材料領域有關。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在結晶，尤其是多晶，的碳化矽製之載體底材上。
對碳化矽(SiC)的興趣在過去數年中大幅增加，因為這種半導體材料能夠提升處理功率的能力。SiC越來越廣泛地用於製作創新的功率元件，以滿足新興電子領域的需求，例如電動車。
相對於傳統的矽製功率元件和集成供應系統，基於單晶碳化矽(monocrystalline silicon carbide)的功率元件和集成供應系統能夠管理高得多的功率密度，並以較小的主動區尺寸做到這一點。為了進一步限制SiC功率元件的尺寸，製作垂直而非水平的組件是有利的。為此，必須讓設置在SiC結構正面的電極與背面的電極二者之間能夠垂直導電。
然而，用於微電子產業之單晶SiC底材目前仍相當昂貴且難以提供大的尺寸。因此，利用薄層移轉方法來製作複合結構是有利的，該複合結構通常包括一單晶SiC薄層設置在較低廉的載體底材上。一種眾所周知的薄層移轉方法為Smart CutTM 方法，其以輕離子植入及直接鍵結之接合為基礎。此類方法可允許製作包含單晶SIC(以下稱c-SiC)薄層之複合結構，該薄層取自c-SiC施體底材，與多晶SiC(以下稱p-SiC)製載體底材直接接觸，該複合結構允許垂直導電。然而，透過c-SiC和p-SiC二底材間的分子黏附實現高品質的直接鍵結仍有困難，因為管理這些底材的表面狀態和粗糙度是相當複雜的。
習知技術中亦有各種源自前述方法之處理方式。舉例而言，F.Mu等人(ECS Transactions, 86 (5) 3-21, 2018)在透過氬轟擊活化待接合表面後進行直接鍵結(SAB為「表面活化鍵合」的簡稱)：這種鍵合前的處理會產生非常高密度的懸鍵(dangling bonds)，這些懸鍵促進共價鍵(covalent bond)在接合界面處形成，從而具有高鍵合能量。然而，此方法的缺點是會在單晶SiC施體底材的表面產生非晶層，其對於c-SiC薄層與p-SiC載體底材之間的垂直導電有負面影響。
此問題之解決方法已多有人提出，尤其文件EP3168862，其採用將摻雜物種(dopant species)植入所述非晶層中以恢復其電特性。此方法的最大缺點為複雜且成本高昂。
文件US8436363揭示一種用於製作複合結構之方法，該複合結構包含一c-SiC薄層設置在一金屬載體底材上，載體底材的熱膨脹係數與薄層的熱膨脹係數匹配。此製作方法包含以下步驟： -     在c-SiC施體底材中形成一埋置脆性平面，從而在埋置脆性平面與施體底材之前表面之間界定出一薄層； -     在施體底材的前表面上沉積一層金屬，例如鎢或鉬，以形成具有足夠厚度的載體底材以發揮強固件(stiffener)的功能； -     沿著埋置脆性平面進行分離，以一方面形成包含金屬載體底材及c-SiC薄層之複合結構，另一方面形成c-SiC施體底材之剩餘部分。
然而，當形成載體底材的材料為p-SiC時，這種製作方法是不相容的，因為p-SiC需要在高於1200°C的溫度下沉積(製作p-SiC的通常溫度)。詳言之，在這樣的高溫下，存在於埋置脆性平面中的空腔之生長動力(growth kinetics)比p-SiC層的生長動力快，且無法在起泡(blistering)開始出現前達到強固效果所需的厚度，起泡與垂直於空腔的層發生變形有關。
無論使用何種層移轉技術，皆會產生另一個問題：如何提供包含極高品質c-SiC薄層的複合結構，亦即c-SiC薄層不包含廣延缺陷(extended defect)或具有非常低密度的廣延缺陷，因這些缺陷容易對待形成於所述薄層上的功率元件之效能及可靠性造成負面影響。
本發明涉及一種替代現有技術的解決方案，目的為克服前述全部或部分缺點。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一高品質c-SiC薄層設置在結晶SiC載體底材上。
本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在碳化矽製之一載體底材上。該方法包含： a)提供單晶碳化矽之一初始底材之步驟， b)在該初始底材上磊晶生長單晶碳化矽之一施體層以形成一施體底材之步驟，該施體層之晶體缺陷密度低於該初始底材之晶體缺陷密度， c)將輕物種離子植入該施體層形成一埋置脆性平面之步驟，以在該埋置脆性平面與該施體層之自由面之間界定出該薄層， d)在該施體層之自由面上形成碳化矽之一載體底材之步驟，其包括在400°C及1100°C之間的溫度下之一沉積，以及在該施體層與該載體底材之間界定出一非絕緣交界面， e)沿着該埋置脆性平面進行分離之步驟，以一方面形成該複合結構另一方面形成該施體底材之剩餘部， f)對該複合結構進行機械及/或化學處理之步驟，以使該薄層的自由面變得平滑並修正該複合結構的厚度均勻性。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： ∙ 步驟d)的沉積係在600°C及900°C之間的溫度下進行，甚至最好在700°C及800°C之間的溫度下進行，且該沉積係基於化學氣相沉積技術，或燒結技術，或使用陶瓷粉溶液的液相沉積技術； ∙ 步驟d)的沉積爲直接注入液體化學氣相沉積； ∙ 步驟d)的沉積爲電漿增強或低壓化學氣相沉積； ∙ 步驟d)的沉積以大於10微米/小時的速度進行，甚至最好以大於50微米/小時的速度進行； ∙ 在步驟d)的沉積結束時，該載體底材具有的厚度大於或等於50微米，甚至大於或等於100微米； ∙ 步驟a)包括在該初始底材上形成一單晶轉換層，其係用於將該初始底材的底面差排(basal plane dislocation)缺陷轉換爲貫穿刃狀差排(threading edge dislocation)缺陷； ∙ 磊晶生長步驟b)係在大於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行； ∙ 在步驟c)期間植入的輕物種選自氫及/或氦； ∙ 分離步驟e)係在大於或等於所述步驟d)的沉積溫度的溫度下操作； ∙ 分離步驟e)係透過將機械壓力施加到包含與施體底材接合之載體底材的一堆疊上而操作； ∙ 步驟f)包括同時化學機械研磨該複合結構的正面和背面； ∙ 在步驟f)之前或之後，包括於1000°C及1800°C之間溫度下進行之一熱處理步驟； ∙ 該方法包含在複合結構之薄層上磊晶生長一額外單晶碳化矽層之第二步驟g)； ∙ 該方法包含基於將施體底材之剩餘部作爲初始底材或施體底材再利用之目的，修整該施體底材之剩餘部的步驟； ∙ 施體底材之剩餘部可再利用作爲新底材至少兩次。
在以下說明中，圖式中相同的數字代表同類型元件。為便於說明起見，圖式係不按比例繪製之概要示意。詳言之，沿z軸的層的厚度相對於沿x軸和y軸的橫向尺寸未按比例；此外，各層之間的相對厚度關係在圖式中不一定如實呈現。
本發明涉及一種用於製作複合結構1之方法，該複合結構1包含一單晶碳化矽薄層10設置在碳化矽製之一載體底材20上(圖1)。載體底材20為結晶，有利者為多晶(多晶SiC在下文將以「p-SiC」稱之)。
該方法首先包含提供單晶碳化矽製之一初始底材11之步驟a) (圖2a)。在以下說明中，單晶碳化矽將以「c-SiC」稱之。
初始底材11優選為一晶圓，其直徑為100 mm或150 mm，或甚至200 mm，厚度通常在300微米及800微米之間。該初始底材11具有正面11a及背面11b。正面11a的表面粗糙度可有利地經選定而低於1 nm Ra平均粗糙度，其係以原子力顯微鏡(AFM)掃描20微米x 20微米進行測量。
該方法接著包含在初始底材11上磊晶生長單晶碳化矽之一施體層110以形成施體底材111之步驟b)(圖2b)。該磊晶生長步驟之操作使得施體層10之晶體缺陷密度低於初始底材11之晶體缺陷密度。
c-SiC製初始底材11通常為4H或6H多型體(polytype)，其相對於＜11-20＞晶軸(crystallographic axis)表現出小於4.0°±0.5°的失向(disorientation)(偏角，offcut)，以及低於或等於5/cm2 或甚至低於1/cm2 的貫穿差排(threading dislocation)(微管，micropipe)密度。初始底材11為氮摻雜，其表現出之電阻率優選在0.015 ohm.cm與0.030 ohm.cm之間。經選定之初始底材11可具有低底面差排(basal plane dislocation, BPD)缺陷密度，通常低於或等於3000/cm2 。BPD密度約1500/cm2 的c-SiC底材可合理取得，因此易於供應。
在本發明之方法的最後，複合結構1的c-Si薄層10將由施體層110形成，為了符合待製作於薄層10上的垂直組件所要求的規格，吾人期望施體層110的晶體品質高於初始底材11。這是因為c-SiC的層或底材中存在不同類型的廣延缺陷。該些廣延缺陷可能對組件的效能及可靠性造成負面影響。尤其，BPD缺陷對於雙極性組件是致命的：因為當電子-電洞對的重組能量(recombination energy)存在時，肖克萊堆疊缺陷(Shockley stacking fault, SFF)將從差排擴展。組件主動區內部的SFF擴展將造成該組件在導通狀態下的電阻增加。
因此，要以使BPD缺陷密度低於或等於1/cm2 的方式來製作c-SiC施體層110。
為此目的，磊晶生長步驟b)係在大於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行。使用的前驅物為甲矽烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)；載體氣體可為含氬或不含氬的氫氣。
施體層110中的低BPD缺陷率可透過促進存在於初始底材11中的BPD缺陷轉換成貫穿刃狀差排(TED)而獲得。
根據一實施例，步驟a)包含形成一單晶轉換層13，優選為c-SiC製，以使初始底材11中的BPD缺陷最大程度地轉換成TED缺陷(圖3a)。為此目的，爲c-SiC初始底材11選定具有接近4°的低偏角、增加磊晶生長之前的原位蝕刻、以高生長速率(通常大於5 µm/h)爲目標，以及選定單晶轉換層13的生長條件使得前驅物流中的C/Si比接近1，都是有利的。
步驟b)接著包含在轉換層13上磊晶生長施體層110(圖3b)。根據此特定實施例，亦可能獲得BPD缺陷密度低於或等於1/cm2 ，或甚至低於0.1/cm2 之c-SiC施體層110。此外，本發明之方法結束時發生雙極性退化(bipolar degradation)的可能性(電洞到達BPD/TED轉換點下方的可能性)極其微小(＜ 0.1%)，因為單晶轉換層13並不會移轉至複合結構1。以減少雙極性退化爲目標的習知技術涉及將一重組層(以超過1E 18 at/cm3 的氮加以摻雜)導入轉換層與主動層之間。以犧牲10 µm的厚度及高於5E 18/cm3 的濃度為代價，相較於不包含此重組層之基本結構，該重組層可將電洞出現的可能性降至0.1%。在本發明中，由於單晶轉換層13未被移轉，因此電洞到達雙極性退化成核點(BPD – TED轉換點或任何BPD點)的機率至少小於0.1%或甚至接近0%。
在步驟b)之磊晶生長之前，可進行初始底材11之習知清潔或蝕刻程序，以去除部分或全部的顆粒污染物、金屬污染物或有機污染物，或可能存在於正面11a上的原生氧化層。
根據本發明之製作方法更包含將輕離子物種植入施體層110中至預定深度之步驟c)，該預定深度代表薄層10之理想厚度，且該植入在任何情況下都不會觸及初始底材11(及/或轉換層13，若有的話)。該植入會在施體層110中形成一埋置脆性平面12，其在該埋置脆性平面12與該施體層110之自由面11a之間界定出一薄層10(圖2c)。
植入之輕質物種優選為氫、氦，或氫與氦共同植入。如參考Smart CutTM 方法所周知，所述輕質物種將在給定深度附近形成微空腔，分布在平行於施體層110自由面11a之一薄層中，即平行於圖式中的平面(x,y)。為簡潔起見，該薄層稱為埋置脆性平面12。
輕質物種之植入能量係經過選定，以抵達施體層110中的預定深度處。
氫離子通常以10 keV及250 keV之間的能量，以及5E 16/cm2 及1E 17/cm2 之間的劑量被植入，以界定出厚度約100 nm至1500 nm之薄層10。
在離子植入步驟前，可於施體層110的自由面上沉積一保護層。此保護層可由諸如矽氧化物或矽氮化物的材料組成。
本發明之方法接著包含在施體層110的自由面上形成結晶碳化矽之載體底材20之步驟d)(圖2d)。此步驟d)包含在400°C及1100°C之間的溫度下進行沉積。該沉積步驟d)可有利地在600°C及900°C之間，優選為700°C及800°C之間，的溫度下進行。
此外，步驟d)在施體層110及載體底材20之間定義出一非絕緣交界面。換言之，步驟d)的實施使得施體層110及載體底材20之間的交界面能夠導電：其目的是使該界面的電阻率通常小於1 mohm.cm2 ，或甚至小於0.1 mohm.cm²。本發明有利的是，為了確保該交界面之導電性，存在於施體層110自由面上的原生氧化物可透過濕式或乾式方法以HF(氫氟酸)脫氧去除。作為替代方案，對沉積在載體底材20上的前幾奈米進行過度摻雜，可促進施體層110與載體底材20間交界面之導電性。
本發明同樣有利的是，在所述脫氧及/或載體底材20形成之前，可將清潔程序施加到施體底材111，以去除部分或全部可能存在於該底材自由面上的顆粒污染物、金屬污染物或有機污染物。
步驟d)之沉積可透過不同技術進行。
根據第一選項，載體底材20可透過燒結技術成形。根據此技術，SiC粉末在高溫及高壓下被壓緊。透過此方式可獲得固體陶瓷層。在本發明的脈絡中，燒結係直接在經植入的施體底材111上進行，因此在燒結後可立即獲得厚實且與施體層110黏合之載體底材20。至關重要的是，經燒結的材料(載體底材20)必須獲得足夠凝聚力(cohesion)，以使下文所述的後續分離步驟e)能夠進行。因此有必要將SiC粉末的燒結溫度降至低於分離溫度。為此，可使用習知添加物，例如硼、碳、AlN或SiC奈米粉末。
根據第二選項，載體底材20可使用陶瓷粉溶液透過液相沉積技術成形。在此例中，一陶瓷前軀體(pre-ceramic)聚合物材料(「聚合物衍生陶瓷」，即PDC)係與陶瓷粉(例如SiC)混合。所獲得的黏性溶液可透過鋪展(spreading)、旋轉塗覆(spin-coating)或模鑄(moulding)等方式以層狀進行沉積。低溫(約200°C)烘烤會使該材料發生聚合及交聯(crosslinking)，從而使沉積的層固化。因此，載體底材20之成形係在低溫下進行。接著，在較高溫度(＞ 600°C)下的烘烤操作可使該聚合物熱解。由此而得的材料為純陶瓷。在本發明中，目標為獲得SiC或SiCN材料。陶瓷原料為粉狀SiC，PDC為聚碳矽烷(polycarbosilanes)或聚有機矽(用於獲得SiC)及聚有機矽氮烷(用於獲得SiCN)類的分子。
根據第三選項，步驟d)之沉積可透過化學氣相沉積技術(CVD)進行。
舉例而言，該沉積可透過大氣壓沉積(APCVD)或低壓沉積(LPCVD)等熱化學氣相沉積技術進行。前驅物可選自甲基矽烷(methylsilane)、二甲基二氯矽烷(dimethyldichlorosilane)，或二氯矽烷(dichlorosilane)+異丁烷(isobutane)。
該沉積可為電漿增強化學氣相沉積技術(PECVD)搭配諸如四氯化矽(silicon tetrachloride)及甲烷之前驅物。用於產生電漿放電之來源的頻率優選約為3.3 MHz，通常在10 kHz及100 GHz之間。
此外，步驟d)的沉積可為直接注入液體化學氣相沉積 (direct liquid injection-assisted chemical vapour deposition ，DLI-CVD) 技術。這類技術可在不需使用含氯前驅物的情況下，於所提供的物質(前驅物)及所達到的沉積厚度之間提供高產量，從而限制成本及環境限制(environmental constraint)。DLI-CVD沉積採用純粹或稀釋過的二矽烷丁烷(disilanebutane)前驅物或聚矽烷基乙烯(polysilylethylene)前驅物。這類技術是由Guilhaume Boisselier所提出(2013, “Chemical vapour deposition of chromium, silicon and hafnium carbides, assisted by pulsed liquid injection”)，應用於在零件(例如鋼或合金製成的金屬零件)上沉積陶瓷塗層，以在非常高溫的處理過程中保護該些零件。
本案申請人以DLI-CVD為基礎提出可用於完全不同應用之一沉積步驟d)，即在c-SiC施體層110上形成SiC載體底材20，以製作用於微電子領域之複合底材。所述沉積之參數(例如6.7 kPa之壓力、700°C與850°C之溫度)係經過確定，以使載體底材20表現出0.015及0.03 ohm.cm之間的良好導電性、高於或等於200W.m-1 .K-1 的高熱傳導性，以及與薄層10熱膨脹係數相似之熱膨脹係數，其在環境溫度下通常在3.8E -6 /K及4.2E -6 /K之間。
為獲得這些特性，載體底材20可表現出諸如以下的結構特徵：多晶結構、3C SiC晶粒、111定向、平均尺寸1至10 μm、N型摻雜，以使最終電阻率低於或等於0.03 ohm.cm。
無論採用何種技術，CVD沉積可有利地以大於10微米/小時、大於50微米/小時，甚至大於100微米/小時的速率進行。除了明顯的經濟利益之外，重要的是能夠迅速讓載體底材20變得相當厚，以確保相對於埋置脆性平面12的強固效果，該埋置脆性平面12中的空腔將隨著熱而活化生長。
在步驟d)結束時，載體底材20具有大於或等於50微米的厚度，甚至大於或等於100微米的厚度。步驟d)所產生的堆疊211包含設置在施體層110上的載體底材20，以及設置在初始底材11上的施體層110。
本發明之方法接著包含沿該埋置脆性平面12進行分離之步驟e)，以一方面形成複合結構1，另一方面形成施體底材之剩餘部111'(圖2e)。
根據一有利實施例，分離步驟e)係以大於或等於步驟d)的沉積溫度的分離溫度，對堆疊211施加熱處理。詳言之，存在於埋置脆性平面12中的微空腔遵守生長動力學直到斷裂波引發，斷裂波將在埋置脆性平面12的整個範圍中傳播，並造成複合結構1與初始底材之剩餘部111'分離。實際上的溫度可在950°C及1200°C之間，取決於步驟c)的植入條件。
根據一替代實施例，分離步驟e)係透過向堆疊211施加機械壓力而進行。該壓力可透過，舉例而言，在靠近埋置脆性平面12處插入工具(例如刀刃)而施加。作爲示例，該分離壓力可爲大約數GPa，優選為大於2 GPa。
根據又另一實施例，沿著埋置脆性平面12進行之分離步驟e)係在步驟d)中的載體底材20形成期間或剛結束時發生，詳言之，當步驟d)之沉積溫度在800°C至1100°C的範圍時發生。
眾所皆知，在分離步驟e)結束時，複合結構1之薄層10之自由面10a之表面粗糙度在5與100 nm RMS之間(其係以原子力顯微鏡掃描20微米x 20微米進行測量)。
本發明之方法接著包含對該複合結構1進行機械及/或化學處理之步驟f)，以使該薄層10的自由面10a變得平滑，並修正該複合結構1的厚度均勻性(圖2f)。
步驟f)可包括薄層10自由面10a的化學機械研磨(CMP)，其通常可去除約50至1000奈米之材料，以獲得小於0.5 nm Rms(以AFM掃描20 x 20 µm)或甚至小於0.3 nm之最終粗糙度。步驟f)亦可包含化學或電漿處理(清潔或蝕刻)，例如SC1/SC2(標準清潔1、標準清潔2)清潔及/或HF(氫氟酸)清潔，或N2、Ar、 CF4電漿等，以進一步提高薄層10自由面10a之品質。
此外，步驟f)可包含化學機械研磨(CMP)及/或化學處理(蝕刻或清潔)及/或機械處理(研磨)載體底材20之背面20b，以改進載體底材20之厚度均勻性及其背面20b之粗糙度。理想的粗糙度為低於0.5 nm RMS(以原子力顯微鏡(AFM)掃描20微米x 20微米進行測量)，以便製作在複合底材1背面20b上將存在至少一個金屬電極的垂直組件。
在步驟f)期間，亦可研磨複合結構1的邊緣，以使其圓形輪廓的形狀和邊緣圓角相容於微電子製程的要求。
根據一有利實施例，該化學機械處理步驟f)包含同時研磨(CMP)複合結構1的正面10a及背面20b，以平滑並提升該複合結構1的厚度均勻性。正面及背面的研磨參數可有所不同，因為c-SiC表面與p-SiC表面的平滑處理通常需要使用不同的耗材。當載體底材20為p-SiC製時，重點尤其放在背面20b的機械研磨部分，以限制化學研磨部分對晶界的優先侵蝕(preferential attack)。舉例而言，可調整研磨參數，例如(研磨頭與研磨盤的)旋轉速度、壓力、研磨劑的濃度及物理特性(即鑽石奈米粒子的直徑約在10 nm與1 µm之間)等，以強化機械研磨部分。
同樣根據一有利實施例，在步驟f)之前或之後，可包含在1000°C及1800°C之間的溫度下進行約一小時(最多數小時)熱處理之步驟f')。該步驟的目的為透過在適當情況下發展載體底材20之晶體組構來穩定複合結構1，以使複合結構1相容於後續在薄層10上製作組件所需進行的高溫熱處理。
本發明之方法可包含在複合結構1之薄層10上磊晶生長單晶碳化矽額外層10'之第二步驟g)(圖2g)。當需要相對較厚(通常約為5至50微米)的有用層100以供製作組件時，可實施這類步驟。磊晶條件可視需要選定成與步驟b)的條件相近，最好在較低的溫度下進行，以限制因複合結構1而在有用層100(其對應於薄層10與額外層10'之組合)中引起的應力。
最後，該製作方法可包含基於將其作爲初始底材1或施體底材111再利用之目的，修整該施體底材之剩餘部111'的步驟。這類修整步驟係基於對表面110'a(圖2e)的一個或多個處理，例如邊緣或表面化學機械研磨，及/或機械研磨，及/或乾式或濕式化學蝕刻。於步驟b)形成的施體層110之厚度優選為經過界定，以使施體底材111的剩餘部111'可至少被再利用作爲施體底材111兩次。當轉換層13存在時，要小心使該層保持完整，換言之總是使施體層110有一部分保留在施體底材的剩餘部111'上。這樣一來，當施體底材111的該部分不足以用於製作複合結構1時，只需要磊晶生長施體層110的步驟，不需要前面生長轉換層13之步驟。
示例 1 ： 根據一非限制性且示例性之實施方式，在製作方法之步驟a)中提供的初始底材11為4H多型體c-SiC製晶圓，其相對於＜11-20＞軸的方向為4.0˚±0.5˚、其直徑為150 mm且厚度為350 µm。
在磊晶生長c-SiC施體層110的步驟b)之前，可在初始底材11上進行常規RCA清潔程序(標準清潔1 +標準清潔2)，接著進行過氧硫酸(硫酸及過氧化氫的混合物)，然後是HF(氫氟酸)。
所述磊晶生長係在磊晶腔室中於1650°C的溫度下進行，其前驅物可為，舉例而言，甲矽烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)，生長出之c-SiC施體層110厚度為30微米(生長速率：10微米/小時)。該施體層具有約1/cm2 的BPD缺陷密度。
氫離子以150 keV之能量及6E 16 H+/cm2 之劑量穿過施體層110之自由面而植入。從而在初始底材11中約800 nm的深度處形成埋置脆性平面12。
在施體底材111上進行RCA清潔程序+過氧硫酸，以從施體層110的自由面去除潛在污染物。
在施體層110上於850°C的溫度下，以乙矽烷丁烷(DSB)前驅物在6.7 kPa的壓力下進行DLI-CVD沉積7分鐘，以使載體底材20的厚度達到至少10微米。在所述條件下，載體底材20為多晶。
接着向堆疊211進行1000°C烘烤50分鐘，分離會在所述烘烤期間於埋置脆性平面12處發生。
在此分離步驟e)完成後，由薄層10與載體底材20形成之複合結構1會從施體底材111'的其餘部分分離。
接著進行雙面研磨，以恢復薄層10之表面粗糙度及載體底材20背面之表面粗糙度。
示例 2 ： 根據一非限制性且示例性之實施方式，在製作方法之步驟a)中提供的初始底材11為4H多型體c-SiC製晶圓，其相對於＜11-20＞軸的方向為4.0˚±0.5˚、直徑為150 mm，且厚度為350 µm。
在磊晶生長c-SiC施體層110的步驟b)之前，可在初始底材11上進行常規RCA清潔程序(標準清潔1 +標準清潔2)，接著進行過氧硫酸(硫酸及過氧化氫的混合物)，然後是HF(氫氟酸)。
轉換層13在磊晶腔室中形成。在初始底材11上磊晶生長轉換層13之前，先在磊晶腔室中於1700°C的溫度下進行氫烘烤10到20分鐘。接著在1650°C的溫度下磊晶生長c-SiC轉換層13，其前驅物可為，舉例而言，甲矽烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)，生長速率約為6微米/小時，以達到厚度1微米。由氣態前驅物獲得的C/Si比保持在接近1的值，通常在0.95與1.05之間。
在相同的磊晶腔室中，於1650°C的溫度下以同樣的前驅物生長c-SiC施體層110，但C/Si比調整至約為1.2或顯著更大的值。相對於生長轉換層13所採用的流量，前驅物的整體流量有所增加，例如加倍的流量。在約180分鐘後(生長速率：10微米/小時)可獲得厚度30微米之施體層10。施體層10具有約1/cm2 或甚至低於1/cm2 的BPD缺陷密度。
氫離子以150 keV之能量及6E 16 H+/cm2 之劑量穿過施體層110之自由面而植入。從而在初始底材11中約800 nm的深度處形成埋置脆性平面12。
在施體底材111上施加RCA清潔程序+過氧硫酸，以從施體層110的自由面去除潛在污染物。
在施體層110上於800°C的溫度下，於SiCl4 / CH4 / Ar氣氛中以3.3 MHz的電漿產生頻率進行PECVD沉積；沉積隔間內部的壓力係經過調整，以使載體底材20的沉積速率達到約300微米/小時。爲了限制載體底材20的自由面在沉積後的粗糙度，該沉積速率不可過高。在所述條件下，載體底材20為多晶。
接着向堆疊211進行1000°C烘烤50分鐘，分離會在所述烘烤期間於埋置脆性平面12處發生。
在此分離步驟e)完成後，由薄層10與載體底材20形成之複合結構1會從施體底材111'的其餘部分分離。
接著進行雙面研磨，以恢復薄層10之表面粗糙度及載體底材20背面20b之表面粗糙度。
當然，本發明不限於所述之實施方式，且對於實施例所為之各種變化，均落入本案申請專利範圍所界定之範疇。
1:複合結構 10:薄層 10’:額外層 10a:自由面 11:初始底材 11’:初始底材剩餘部分 11a:正面 11b:背面 12:埋置脆性平面 13:單晶轉換層 20:載體底材 20b:背面 21:中間層 22:額外層 100:有用層 110:施體層 110’a:表面 111:施體底材 111’:剩餘部 211:堆疊
下文關於本發明之實施方式一節，將更清楚說明本發明其他特徵和優點，實施方式係參照所附圖式提供，其中： 圖1繪示根據本發明之製作方法所製作之一複合結構； 圖2a至圖2g繪示根據本發明之一製作方法之步驟； 圖3a及圖3b繪示根據本發明之一製作方法之步驟。

Claims (12)

  1. 一種用於製作一複合結構(1)之方法，該複合結構(1)包含單晶碳化矽之一薄層(10)設置在碳化矽之一載體底材(20)上，該方法包括： a) 提供單晶碳化矽之一初始底材(11)之步驟， b)在該初始底材(11)上磊晶生長單晶碳化矽之一施體層(110)以形成一施體底材(111)之步驟，該施體層(110)之晶體缺陷密度低於該初始底材(11)之晶體缺陷密度， c)將輕物種離子植入該施體層(110)形成一埋置脆性平面(12)之步驟，以在該埋置脆性平面(12)與該施體層(110)之自由面之間界定出該薄層(10)， d)在該施體層(110)之自由面上形成碳化矽之一載體底材(20)之步驟，其包括在400°C及1100°C之間的溫度下之一沉積，以及在該施體層(110)與該載體底材(20)之間界定出一非絕緣交界面， e)沿着該埋置脆性平面(12)進行分離之步驟，以一方面形成該複合結構(1)另一方面形成該施體底材之剩餘部(111')， f)   對該複合結構(1)進行機械及/或化學處理之步驟，以使該薄層(10)的自由面變得平滑並修正該複合結構(1)的厚度均勻性。
  2. 如請求項1之方法，其中所述步驟d)的沉積係在600°C及900°C之間的溫度下進行，甚至最好在700°C及800°C之間的溫度下進行，且該沉積係基於化學氣相沉積技術，或燒結技術，或使用陶瓷粉溶液的液相沉積技術。
  3. 如請求項2之方法，其中所述步驟d)的沉積爲直接注入液體化學氣相沉積。
  4. 如請求項2之方法，其中所述步驟d)的沉積爲電漿增強或低壓化學氣相沉積。
  5. 如請求項1至4中任一項之方法，其中所述步驟d)的沉積以大於10微米/小時的速度進行，甚至最好以大於50微米/小時的速度進行。
  6. 如請求項1至5中任一項之方法，其中，在所述步驟d)的沉積結束時，該載體底材(20)具有的厚度大於或等於50微米，甚至大於或等於100微米。
  7. 如請求項1至6中任一項之方法，其中所述步驟a)包括在該初始底材(11)上形成一單晶轉換層(13)，其係用於將該初始底材(11)的底面差排(basal plane dislocation)缺陷轉換爲貫穿刃狀差排(threading edge dislocation)缺陷。
  8. 如請求項1至7中任一項之方法，其中所述磊晶生長步驟b)係在大於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行。
  9. 如請求項1至8中任一項之方法，其中所述分離步驟e)係在大於或等於所述步驟d)的沉積溫度的溫度下操作。
  10. 如請求項1至9中任一項之方法，其中所述步驟f)包括同時化學機械研磨該複合結構(1)的正面和背面。
  11. 如請求項1至10中任一項之方法，其包括在所述步驟f)之前或之後，於1000°C及1800°C之間溫度下進行之一熱處理步驟。
  12. 如請求項1至11中任一項之方法，其更包括基於將其作爲初始底材或施體底材再利用之目的，修整該施體底材之剩餘部(111')的步驟。
TW109135221A 2019-11-29 2020-10-12 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上 TW202137284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1913553A FR3103962B1 (fr) 2019-11-29 2019-11-29 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
FRFR1913553 2019-11-29

Publications (1)

Publication Number Publication Date
TW202137284A true TW202137284A (zh) 2021-10-01

Family

ID=69630512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109135221A TW202137284A (zh) 2019-11-29 2020-10-12 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上

Country Status (8)

Country Link
US (1) US20230260841A1 (zh)
EP (1) EP4066274A1 (zh)
JP (1) JP2023502572A (zh)
KR (1) KR20220107173A (zh)
CN (1) CN114746980A (zh)
FR (2) FR3103962B1 (zh)
TW (1) TW202137284A (zh)
WO (1) WO2021105575A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN114075699B (zh) * 2021-11-21 2024-04-12 苏州晶瓴半导体有限公司 一种双层复合碳化硅衬底及其制备方法
CN115058765A (zh) * 2022-05-18 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法
CN115910755A (zh) * 2023-01-09 2023-04-04 宁波合盛新材料有限公司 一种碳化硅外延片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
WO2013036376A2 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
KR101938755B1 (ko) 2014-07-10 2019-01-15 가부시키가이샤 사이콕스 반도체 기판 및 반도체 기판의 제조 방법
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JPWO2017138247A1 (ja) * 2016-02-10 2018-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
FR3103961B1 (fr) 2021-10-29
JP2023502572A (ja) 2023-01-25
US20230260841A1 (en) 2023-08-17
FR3103961A1 (fr) 2021-06-04
KR20220107173A (ko) 2022-08-02
WO2021105575A1 (fr) 2021-06-03
FR3103962A1 (fr) 2021-06-04
CN114746980A (zh) 2022-07-12
EP4066274A1 (fr) 2022-10-05
FR3103962B1 (fr) 2021-11-05

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
TW202137284A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上
TWI693640B (zh) 使半導體表面平整之製造方法
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
TW202121505A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
TW202209545A (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法
CN118056263A (zh) 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法