WO2021105575A1 - Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin - Google Patents

Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin Download PDF

Info

Publication number
WO2021105575A1
WO2021105575A1 PCT/FR2020/051928 FR2020051928W WO2021105575A1 WO 2021105575 A1 WO2021105575 A1 WO 2021105575A1 FR 2020051928 W FR2020051928 W FR 2020051928W WO 2021105575 A1 WO2021105575 A1 WO 2021105575A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
donor
composite structure
sic
Prior art date
Application number
PCT/FR2020/051928
Other languages
English (en)
Inventor
Ionut Radu
Hugo BIARD
Christophe Maleville
Eric Guiot
Didier Landru
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Priority to EP20807825.3A priority Critical patent/EP4066274A1/fr
Priority to US17/756,615 priority patent/US20230260841A1/en
Priority to JP2022523652A priority patent/JP2023502572A/ja
Priority to CN202080081990.XA priority patent/CN114746980A/zh
Priority to KR1020227016662A priority patent/KR20220107173A/ko
Publication of WO2021105575A1 publication Critical patent/WO2021105575A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • TITLE PROCESS FOR MANUFACTURING A COMPOSITE STRUCTURE INCLUDING A THIN SIC MONOCRISTALLINE SIC LAYER ON A CRYSTALLINE SIC SUPPORT SUBSTRATE
  • the present invention relates to the field of semiconductor materials for microelectronic components. It relates in particular to a method of manufacturing a composite structure comprising a thin layer of monocrystalline silicon carbide on a support substrate of crystalline silicon carbide, and in particular poly-crystalline.
  • SiC silicon carbide
  • Power devices and integrated power supply systems based on single crystal silicon carbide can handle a much higher power density compared to their traditional silicon counterparts, and with smaller active area dimensions.
  • Monocrystalline SiC substrates intended for the microelectronics industry nevertheless remain expensive and difficult to supply in large size. It is therefore advantageous to have recourse to thin film transfer solutions, to produce composite structures typically comprising a thin monocrystalline SiC film on a lower cost support substrate.
  • a well-known thin film transfer solution is the Smart Cut TM process, based on implantation of light ions and direct bonding assembly. Such a process makes it possible, for example, to manufacture a composite structure comprising a thin layer of monocrystalline SiC (c-SiC), taken from a c-SiC donor substrate, in direct contact with a support substrate of poly-crystalline SiC (p- SiC), and allowing vertical electrical conduction.
  • c-SiC monocrystalline SiC
  • p- SiC poly-crystalline SiC
  • F. Mu et al (ECS Transactions, 86 (5) 3-21, 2018) implement direct bonding, after activation of the surfaces to be assembled by argon bombardment (SAB for “Surface Activation bonding”): such a treatment prior to bonding generates a very high density of pendant bonds, which promote the formation of covalent bonds at the assembly interface, and therefore a high bonding energy.
  • SAB surface Activation bonding
  • This method nevertheless has the drawback of generating an amorphous layer, on the surface of the monocrystalline SiC donor substrate, which impacts unfavorably the vertical electrical conduction between the thin c-SiC film and the p-SiC support substrate.
  • a brittle plane buried in a c-SiC donor substrate delimiting a thin layer between said buried brittle plane and a front surface of the donor substrate, the deposition of a metal layer, for example made of tungsten or molybdenum , on the front surface of the donor substrate to form the support substrate of sufficient thickness to fulfill the role of stiffener,
  • the composite structure comprising the metal support substrate and the thin c-SiC layer, and on the other hand, the rest of the c-SiC donor substrate.
  • Such a manufacturing process is however not compatible when the material forming the support substrate is p-SiC requiring deposition at temperatures above 1200 ° C. (usual temperatures for the manufacture of p-SiC). Indeed, at these high temperatures, the growth kinetics of the cavities present in the buried fragile plane is faster than the growth kinetics of the p-SiC layer and the thickness required for a stiffening effect is not reached before the appearance of the blistering phenomenon, linked to the deformation of the layer directly above the cavities.
  • the present invention relates to an alternative solution to those of the state of the art, and aims to remedy all or part of the aforementioned drawbacks. It relates in particular to a process for manufacturing a composite structure comprising a high quality c-SiC thin layer arranged on a crystalline SiC support substrate.
  • the invention relates to a method of manufacturing a composite structure comprising a thin film of monocrystalline silicon carbide disposed on a support substrate of silicon carbide.
  • the method comprises: a) a step of providing an initial substrate made of monocrystalline silicon carbide, b) a step of growing by epitaxy of a donor layer of monocrystalline silicon carbide on the initial substrate, to form a donor substrate, the donor layer having a density of crystalline defects lower than that of the initial substrate, c) a step of ion implantation of light species in the donor layer, to form a buried fragile plane delimiting the thin layer between said buried fragile plane and a free surface of said donor layer, d) a step of forming a silicon carbide support substrate on the free surface of the donor layer, comprising a deposition at a temperature between 400 ° C and 1100 ° C, and defining a non- interface insulating between the donor layer and the support substrate, e) a separation step along the buried fragile plane, to form on the one hand the
  • step d) is carried out at a temperature between 600 ° C and 900 ° C, or even preferably between 700 ° C and 800 ° C, and is based on a chemical vapor deposition technique or a technique sintering or a liquid phase deposition technique of a ceramic powder solution;
  • step d) is a chemical vapor deposition assisted by direct liquid injection
  • step d) is a chemical vapor deposition at low pressure or plasma assisted
  • step d) • the deposition of step d) is carried out at a speed greater than 10 microns / hour, or even preferably greater than 50 microns / hour; • at the end of the deposition of step d), the support substrate has a thickness greater than or equal to 50 microns, or even a thickness greater than or equal to 100 microns;
  • step a) comprises the formation, on the initial substrate, of a monocrystalline conversion layer, to convert defects of the dislocation type of the basal plane of the initial substrate into defects of the through wedge dislocation type;
  • step b) of growth by epitaxy is carried out at a temperature above 1200 ° C, preferably between 1500 ° C and 1650 ° C;
  • the light species implanted during step c) are chosen from hydrogen and / or helium;
  • separation step e) is carried out at a temperature greater than or equal to the temperature of the deposit of step d);
  • separation step e) is carried out by applying a mechanical stress to a stack comprising the support substrate integral with the donor substrate;
  • step f) comprises simultaneous mechanical-chemical polishing of a front face and a rear face of the composite structure
  • the process comprises a heat treatment step at a temperature between 1000 ° C and 1800 ° C, before or after step f);
  • the method comprises a second step g) of growth by epitaxy of an additional layer of monocrystalline silicon carbide on the thin layer of the composite structure;
  • the method comprises a step of reconditioning the remainder of the donor substrate with a view to reuse as an initial substrate or as a donor substrate;
  • FIG. 1 shows a composite structure produced according to a manufacturing process according to the invention
  • FIG. 2g Figures 2a to 2g show steps of a manufacturing process according to the invention
  • FIG. 3b Figures 3a and 3b show steps of a manufacturing process according to the invention.
  • the same references in the figures may be used for elements of the same type.
  • the figures are schematic representations which, for the sake of readability, are not to scale.
  • the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses of the layers between them are not necessarily respected in the figures.
  • the present invention relates to a method of manufacturing a composite structure 1 comprising a thin layer 10 of monocrystalline silicon carbide disposed on a support substrate 20 of silicon carbide (FIG. 1).
  • the support substrate 20 is crystalline, and advantageously poly-crystalline (“p-SiC” will be used subsequently by speaking of poly-crystalline SiC).
  • the method firstly comprises a step a) of providing an initial substrate 11 made of monocrystalline silicon carbide (FIG. 2a).
  • c-SiC will be used to refer to monocrystalline silicon carbide.
  • the initial substrate 11 is preferably in the form of a wafer with a diameter of 100mm or 150mm or even 200mm and a thickness typically between 300 and 800 microns. It has a front face 11a and a rear face 11b.
  • the surface roughness of the front face 11a is advantageously chosen to be less than 1 nm Ra, average roughness ("average roughness" according to English terminology) measured by atomic force microscopy (AFM) on a scan of 20 microns x 20 microns .
  • the method then comprises a step b) of growth by epitaxy of a donor layer 110 of monocrystalline silicon carbide on the initial substrate 11, to form a donor substrate 111 (FIG. 2b).
  • the epitaxy growth step is carried out so that the donor layer 110 has a density of crystal defects lower than that of the initial substrate 11.
  • the initial substrate 11 in c-SiC is of polytype 4H or 6H, exhibiting a disorientation ("offcut") less than 4.0 ° with respect to the crystallographic axis ⁇ 11-20> ⁇ 0.5 ° , and a density of through dislocations (“Micropipes”) less than or equal to 5 / cm 2 , or even less than 1 / cm 2 .
  • N-type doped (nitrogen) it has a resistivity preferably between 0.015 ohm.cm and 0.030 ohm.cm.
  • an initial substrate 11 having a low density of defects of the basal plane dislocation or BPD type typically less than or equal to 3000 / cm 2 .
  • C-SiC substrates having BPD densities of the order of 1500 / cm 2 are reasonably available, which facilitates their supply.
  • the donor layer 110 from which the thin c-SiC layer 10 of the composite structure 1 will be formed at the end of the process of the present invention, has a higher crystalline quality than that of the initial substrate 11. , to meet the required specifications of the vertical components intended to be produced on said thin film 10.
  • different types of extended defects are present in a c-SiC layer or substrate. These widespread faults can affect the performance and reliability of components.
  • BPD type defects are killers for bipolar components: indeed, a Shockley or SSF type stacking defect (for “Shockley stacking fault”) is extended from the dislocation when the recombination energy d 'an electron-hole pair is available. The expansion of an SSF stacking defect within the active region of the component results in an increase in the on resistance of the component.
  • the c-SiC donor layer 110 is therefore produced so as to have a BPD type defect density of less than or equal to 1 / cm 2 .
  • step b) of growth by epitaxy is carried out at a temperature above 1200 ° C, preferably between 1500 ° C and 1650 ° C.
  • the precursors used are monosilane (SiH4), propane (C3H8) or ethylene (C2H4); the carrier gas may be hydrogen with or without argon.
  • the low rate of BPD defects in the donor layer 110 is obtained by favoring the conversion of the BPD defects present in the initial substrate 11 into through-wedge dislocations or TED (for “Threading Edge Dislocations”).
  • step a) comprises the formation of a monocrystalline conversion layer 13, preferably in c-SiC, to maximize the conversion of BPD type defects of the initial substrate 11 into TED type defects (FIG. 3a).
  • a monocrystalline conversion layer 13 preferably in c-SiC
  • Step b) then consists in carrying out the epitaxial growth of the donor layer 110 on said conversion layer 13 (FIG. 3b).
  • a c-SiC donor layer 110 having a BPD-type defect density less than or equal to 1 / cm 2 or even less than 0.1 / cm 2 .
  • the probability of bipolar degradation (probability of a hole arriving below the BPD / TED conversion point) at the end of the process according to the present invention is negligible ( ⁇ 0.1%), the monocrystalline conversion layer 13 n ' being not intended to be transferred into the composite structure 1.
  • a recombination layer (doped with nitrogen beyond 1 E 18 at / cm 3 ).
  • This layer can, at the cost of a thickness of 10ym and a concentration greater than 5 E 18 / cm 3 , reduce the probability of the presence of holes to 0.1% compared to the basic structure not comprising this layer. recombination.
  • the monocrystalline conversion layer 13 not being transferred, the probability that a hole reaches the nucleation point of bipolar degradation (BPD - TED conversion point or any BPD point) is at least less than 0.1% or even close to 0%.
  • step b) of growth by epitaxy could be carried out prior to the removal.
  • the manufacturing method according to the invention further comprises a step c) of ionic implantation of light species in the donor layer 110, to a determined depth representative of the thickness of thin layer 10 desired and in all the cases not reaching the initial substrate 11 (and / or the conversion layer 13, when the latter is present).
  • This implantation generates a brittle plane buried 12 in the donor layer 110 which delimits the thin layer 10 between said buried brittle plane 12 and a free surface 11a of said donor layer 110 (FIG. 2c).
  • the light species implanted are preferably hydrogen, helium or a co-implantation of these two species. As is well known with reference to the Smart Cut TM process, these light species will form, around the depth determined, microcavities distributed in a thin layer parallel to the free surface 11a of the donor layer 110, that is to say parallel to the plane (x, y) in the figures. This thin layer is called the buried fragile plane 12, for the sake of simplicity.
  • the implantation energy of the light species is chosen so as to reach the determined depth in the donor layer 110.
  • hydrogen ions will be implanted at an energy of between 10 keV and 250 keV, and at a dose of between 5 E 16 / cm2 and 1 E 17 / cm2, to delimit a thin layer 10 having a thickness of the order of 100 to 1500 nm.
  • a protective layer may be deposited on the free face of the donor layer 110, prior to the ion implantation step.
  • This protective layer can be composed of a material such as silicon oxide or silicon nitride for example.
  • the method according to the invention then comprises a step d) of forming a support substrate 20 of crystalline silicon carbide on the free surface of the donor layer 110 (FIG. 2d).
  • This step d) comprises a deposition at a temperature between 400 ° C and 1100 ° C.
  • the deposition of step d) is carried out at a temperature between 600 ° C and 900 ° C, or even preferably between 700 ° C and 800 ° C.
  • step d) defines a non-insulating interface between donor layer 110 and support substrate 20.
  • step d) is carried out so that the interface between donor layer 110 and the support substrate 20 is electrically conductive: the aim will be a specific resistance of the interface typically less than 1 mohm.cm 2 , or even less than 0.1 mohm.cm 2 .
  • a removal of the native oxide present on the free face of the donor layer 110 is carried out by HF deoxidation (hydrofluoric acid), wet or dry.
  • an overdoping of the first nanometers deposited from the support substrate 20 could promote the electrical conductivity of the interface between the donor layer 110 and the support substrate 20.
  • cleaning sequences are applied to the donor substrate 111 to remove all or part of particulate, metallic or organic contaminants potentially present on its free faces.
  • step d) The deposition of step d) can be carried out by different techniques.
  • the shaping of the support substrate 20 can be carried out by a sintering technique.
  • a Sic powder is compacted at high temperature under high pressure. It is thus possible to obtain solid ceramic layers.
  • the sintering is carried out directly on the implanted donor substrate 111, in order to obtain, at the end of the sintering, a support substrate 20 which is thick and adheres to the donor layer 110. It is essential that the sintered material (support substrate 20) achieves sufficient cohesion to allow the following separation step e), described below. It is therefore necessary to lower the sintering temperature of the Sic powder below this separation temperature. For this, either conventional additives such as boron, carbon or AIN are used, or Sic nanopowders are used.
  • the shaping of the support substrate 20 can be carried out by a technique of deposition in the liquid phase of a solution of ceramic powder.
  • a preceramic polymer material PDC, for "polymer derived ceramics ”
  • SiC ceramic powder
  • a viscous solution is obtained which can be deposited in the form of a layer by spreading, coating by centrifugation (“spin-coating”) or molding.
  • Low temperature annealing ⁇ 200 ° C
  • the shaping of the support substrate 20 is therefore effective at low temperature.
  • anneals at higher temperatures allow pyrolysis of the polymer.
  • the material obtained is then a pure ceramic.
  • the ceramic fillers are powdered SiC and the PDC from molecules of the family of polycarbosilanes or polyorganosilicones (to obtain SiC) and polyorganosilazanes (to obtain SiCN).
  • the deposition of step d) can be carried out by a chemical vapor deposition technique (CVD, for “Chemical vapor deposition”).
  • CVD chemical vapor deposition
  • the deposition can be carried out by a thermal CVD technique such as deposition at atmospheric pressure (APCVD for “atmospheric pressure CVD) or at low pressure (LPCVD for“ low pressure CVD ”).
  • APCVD atmospheric pressure
  • LPCVD low pressure CVD
  • the precursors can be chosen from methylsilane, dimethyldichlorosilane or alternatively dichlorosilane + i-butane.
  • the deposition can either be a plasma-assisted CVD technique (PECVD for “plasma enhanced CVD”), for example with silicon tetrachloride and methane as precursors.
  • PECVD plasma-assisted CVD
  • the frequency of the source used to generate the electric discharge creating the plasma is of the order of 3.3 MHz, and more generally between 10 kHz and 100 GHz.
  • the deposition of step d) can also be based on a chemical vapor deposition technique assisted by direct liquid injection (DLI-CVD, for "Direct Liquid Injection - CVD ”).
  • DLI-CVD direct liquid injection
  • a technique provides good yields between the materials (precursors) supplied and the thicknesses of deposit achieved, without the need to use chlorinated precursors, which limits costs and environmental constraints.
  • the DLI-CVD deposition uses a disilanebutane precursor or a polysilylethylene precursor, said precursor being pure or diluted.
  • Such a technique is described in the thesis of Guilhaume Boisselier (2013, “Chemical vapor deposition of chromium, silicon and hafnium carbides assisted by pulsed liquid injection”), for applications of depositing ceramic coatings on parts. , to protect them during treatment at very high temperatures, for example metal parts made of steel or alloys.
  • the Applicant has developed a deposition step d) based on the DLI-CVD technique for an entirely different application, namely the formation of an SiC support substrate 20 on a c-SiC donor layer 110, in order to manufacture a composite substrate intended for the microelectronics field.
  • the parameters of the deposition (for example, pressure of 6.7 kPa, temperature between 700 ° C and 850 ° C) are determined so that the support substrate 20 exhibits good electrical conductivity, that is to say between 0.015 and 0.03 ohm.cm, a high thermal conductivity, i.e. greater than or equal to 200 Wm _1 .K _1 and a coefficient of thermal expansion similar to that of thin film 10, i.e. typically between 3.8 E -6 / K and 4.2 E -6 / K at room temperature.
  • the support substrate 20 can, for example, have the following structural characteristics: poly-crystalline structure, grains of 3C SiC type, oriented 111, of average size 1 to 10ym, N-type doping for a final resistivity less than or equal. at 0.03 ohm.cm.
  • the deposition by CVD is carried out at a speed greater than 10 microns / hour, or even greater than 50 microns / hour, or even greater than 100 microns / hour.
  • the support layer 20 has a thickness greater than or equal to 50 microns, or even a thickness greater than or equal to 100 microns.
  • the stack 211 resulting from step d) comprises the support substrate 20 placed on the donor layer 110, itself placed on the initial substrate 11.
  • the method according to the present invention then comprises a step e) of separation along the buried fragile plane 12, to form on the one hand the composite structure 1 and on the other hand the remainder of the donor substrate 111 ′ (FIG. 2e).
  • the separation step e) is carried out by applying a heat treatment to the stack 211, at a separation temperature greater than or equal to the temperature of the deposit of step d).
  • the microcavities present in the buried fragile plane 12 follow a growth kinetics until the initiation of a fracture wave which will propagate over the entire extent of the buried fragile plane 12 and cause the separation between the structure. composite 1, and the rest of the initial substrate 111 '.
  • the temperature may be between 950 ° C and 1200 ° C, depending on the implantation conditions of step c).
  • the separation step e) is carried out by applying a mechanical stress to the stack 211.
  • the stress could for example be exerted by the insertion of a tool (eg: blade shaver) near the buried fragile plane 12.
  • the separation stress may be of the order of a few GPa, preferably greater than 2GPa.
  • a step e) of separation along the buried fragile plane 12 takes place during or directly at the end of step d) of forming the support substrate 20, in particular when the temperatures deposits at this stage are in the range 800 ° C - 1100 ° C.
  • the free face 10a of the thin layer 10 of the composite structure 1 has a surface roughness of between 5 and 100 nm RMS (by measurement at atomic force microscope (AFM), on scans of 20 microns x 20 microns).
  • the method according to the invention therefore comprises a step f) of mechanical and / or chemical treatment (s) of the composite structure 1, to smooth the free surface 10a of the thin layer 10 and to correct the uniformity of thickness of the composite structure 1 (figure 2f).
  • Step f) can therefore comprise a chemical-mechanical polishing (CMP) of the free face 10a of the thin layer 10, typically with a material shrinkage of the order of 50 nm to 1000 nm, so as to obtain a roughness final less than 0.5 nm Rms (on an AFM field of 20x20ym), or even less than 0.3 nm.
  • Step f) can also comprise a chemical or plasma treatment (cleaning or etching), for example a cleaning of the SC1 / SC2 (Standard Clean 1, Standard Clean 2) and / or HF (hydrofluoric acid) type, or an N2 plasma. , Ar, CF4, etc., to further improve the quality of the free face 10a of the thin layer 10.
  • CMP chemical-mechanical polishing
  • step f) can comprise a chemical-mechanical polishing (CMP) and / or a chemical treatment (etching or cleaning) and / or a mechanical treatment (rectification) of the rear face 20b of the support substrate 20; this in order to improve the uniformity of thickness of said support substrate 20 as well as its roughness on the rear face 20b.
  • CMP chemical-mechanical polishing
  • etching or cleaning etching or cleaning
  • rectification mechanical treatment
  • step f) can comprise a chemical-mechanical polishing (CMP) and / or a chemical treatment (etching or cleaning) and / or a mechanical treatment (rectification) of the rear face 20b of the support substrate 20; this in order to improve the uniformity of thickness of said support substrate 20 as well as its roughness on the rear face 20b.
  • Roughness less than 0.5 nm RMS by atomic force microscope (AFM) measurement, on fields of 20 microns x 20 microns
  • AFM atomic force microscope
  • Polishing or rectifying the edges of the composite structure 1 may also be carried out during this step f) in order to make the shape of its circular contour and of the edge drop compatible with the requirements of microelectronic manufacturing processes.
  • step f) of mechanical-chemical treatment comprises simultaneous polishing (CMP) of a front face 10a and a rear face 20b of the composite structure 1, in order to smooth and improve the uniformity. thickness of said structure 1.
  • the polishing parameters may be different between the front face and the rear face, the smoothing of a c-SiC surface and a p-SiC surface usually requiring different consumables.
  • the mechanical component of the polishing is favored for the rear face 20b when the support substrate 20 is made of p-SiC, in order to limit the preferential attack of the grain boundaries by the chemical component of the polishing.
  • the polishing parameters such as the speed of rotation (polishing head and plate), the pressure, the concentration and the physical properties of the abrasives (ie diameter of diamond nanoparticles between around ten nm and lym) , can be modified to accentuate the mechanical component.
  • a step f ′) of heat treatment at a temperature of between 1000 ° C and 1800 ° C, for approximately one hour and up to a few hours, is operated before or after step f).
  • the objective of this step is to stabilize the composite structure 1, by changing, if necessary, the crystalline configuration of the support substrate 20, so that the structure 1 is compatible with subsequent heat treatments at high temperatures, required for the fabrication of components on the thin film 10.
  • the method according to the invention can comprise a second step g) of growth by epitaxy of an additional layer 10 ′ of monocrystalline silicon carbide on the thin layer 10 of the composite structure 1 (FIG. 2g).
  • a second step g) of growth by epitaxy of an additional layer 10 ′ of monocrystalline silicon carbide on the thin layer 10 of the composite structure 1 (FIG. 2g).
  • Such a step is applied when a relatively large thickness of useful layer 100 is necessary for the manufacture of components, typically of the order of 5 to 50 microns.
  • the epitaxy conditions can optionally be chosen similar to those of step b), preferably at a lower temperature so as to limit the stresses induced in the useful layer 100 (corresponding to the assembly of thin layer 10 and additional layer 10 ′ ) due to the composite structure 1.
  • the manufacturing process can comprise a step of reconditioning the remainder 111 ′ of the donor substrate with a view to reuse as initial substrate 1 or as donor substrate 111.
  • a reconditioning step is based on one or more. treatments of the face 110'a (FIG. 2e), by chemical mechanical polishing of the surface or of the edges, and / or by mechanical grinding, and / or by dry or wet chemical etching.
  • the thickness of the donor layer 110 formed in step b) is defined so that the remainder 111 ′ of the donor substrate 111 can be reused at least twice as donor substrate 111.
  • care will be taken to keep said layer intact, that is to say to always keep a portion of donor layer 10 on it. the rest 111 'of the donor substrate.
  • the portion of donor layer 10 is insufficient for the production of a composite structure 1, only the step of growth by epitaxy of donor layer 10 is necessary and not the prior step of growth of the conversion layer 13. .
  • the initial substrate 11 supplied in step a) of the manufacturing process is a wafer of c-SiC, of polytype 4H, of orientation 4.0 ° with respect to the axis ⁇ ll -20> ⁇ 0.5 ° , diameter 150mm and thickness 350ym.
  • the growth is carried out in an epitaxy chamber, at a temperature of 1650 ° C, with precursors such as monosilane (Si.H4) and propane (C3H8) or ethylene (C2H4), generating the donor layer 110 in c-SiC 30 microns thick (growth rate: 10 microns / h).
  • the donor layer has a BPD defect density of the order of 1 / cm 2 .
  • the implantation of hydrogen ions is carried out at an energy of 150 keV and a dose of 6 E 16 H + / cm 2 , through the free surface of the donor layer 110.
  • a buried fragile plane 12 is thus created at a depth of d 'approximately 800 nm in the initial substrate 11.
  • a cleaning sequence of the RCA + Caro type is carried out on the donor substrate 111, so as to eliminate the potential contaminations on the free face of the donor layer 110.
  • a DLI-CVD deposit is carried out on the donor layer 110, at a temperature of 850 ° C., with the precursor disilanebutane (DSB), under a pressure of 6.7 kPa, for 7 minutes, so as to reach a thickness of at minus 10 microns for the support substrate 20. Under these conditions, the support substrate 20 is polycrystalline.
  • DSB disilanebutane
  • Annealing at 1000 ° C. is then applied to the stack 211 for 50 minutes, and the separation takes place at the level of the fragile buried plane 12 during said annealing.
  • the composite structure 1 formed by the thin layer 10 and the support substrate 20 is separated from the remainder 111 ′ of the donor substrate.
  • a double-sided polishing is carried out to restore the surface roughness of the thin layer 10 and of the rear face of the support substrate 20.
  • the initial substrate 11 supplied in step a) of the manufacturing process is a wafer of c-SiC, of polytype 4H, of orientation 4.0 ° with respect to the axis ⁇ ll -20> ⁇ 0.5 ° , diameter 150mm and thickness 350ym.
  • the formation of the conversion layer 13 is carried out in an epitaxy chamber. Before the start of growth epitaxial of this layer 13 on the initial substrate 11, annealing under hydrogen is carried out in the chamber at a temperature of 1700 ° C., for a period of 10 min to 20 min. The epitaxial growth of the conversion layer 13 into c-SiC is then carried out at a temperature of 1650 ° C, with precursors such as monosilane (SiH4) and propane (C3H8) or ethylene (C2H4), and a growth rate of about 6 microns / h, reaching 1 micron thick. The C / Si ratio resulting from the gaseous precursors is maintained around a value close to 1, typically between 0.95 and 1.05.
  • precursors such as monosilane (SiH4) and propane (C3H8) or ethylene (C2H4)
  • the growth of the donor layer 110 in c-SiC is carried out at a temperature of 1650 ° C, with the same precursors but by adjusting the C / Si ratio around a value of 1.2 or significantly higher.
  • the overall throughput of the precursors is increased relative to the throughputs implemented for the growth of the conversion layer 13, for example, the throughputs are doubled.
  • a donor layer 10 30 microns thick is obtained after about 180 min (growth rate: 10 microns / h).
  • the donor layer 10 has a BPD defect density of the order of or even less than 1 / cm 2 .
  • the implantation of hydrogen ions is carried out at an energy of 150 keV and a dose of 6 E 16 H + / cm 2 , through the free surface of the donor layer 110.
  • a buried fragile plane 12 is thus created at a depth of d 'approximately 800 nm in the initial substrate 11.
  • a cleaning sequence of the RCA + Caro type is applied to the donor substrate 111, so as to eliminate the potential contaminations on the free face of the donor layer 110.
  • a PECVD deposition is carried out on the donor layer 110, at a temperature of 800 ° C., in an SiC14 / CH4 / Ar atmosphere, with a frequency for generating the plasma of 3.3 MHz; the pressure in the deposition chamber is adjusted so as to achieve a deposition rate of the order of 300 microns / h for the support substrate 20.
  • the deposition rate should not be too high to limit the roughness after deposition of the free surface of the support substrate 20. Under these conditions, the support substrate 20 is polycrystalline.
  • Annealing at 1100 ° C. is then applied to the stack 211 for 50 min, and the separation takes place at the level of the brittle plane buried 12 during said annealing.
  • the composite structure 1 formed by the thin layer 10 and the support substrate 20 is separated from the remainder 111 ′ of the donor substrate.
  • a double-sided polishing is carried out to restore the surface roughness of the thin layer 10 and of the rear face 20b of the support substrate 20.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure composite (1) comprenant une couche mince (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium. Le procédé comprend : a) une étape de fourniture d'un substrat initial (11) en carbure de silicium monocristallin, b) une étape de croissance par épitaxie d'une couche donneuse (110) en carbure de silicium monocristallin sur le substrat initial (11), pour former un substrat donneur (111), c) une étape d'implantation ionique d'espèces légères dans la couche donneuse (110), pour former un plan fragile enterré (12) délimitant la couche mince (10), d) une étape de formation d'un substrat support (20) en carbure de silicium sur la surface libre de la couche donneuse (110), comprenant un dépôt à une température comprise entre 400°C et 1100°C, e) une étape de séparation le long du plan fragile enterré (12), pour former d'une part la structure composite (1) et d'autre part le reste du substrat donneur (111'), f) une étape de traitement(s) mécano-chimique(s) de la structure composite (1).

Description

DESCRIPTION
TITRE : PROCEDE DE FABRICATION D'UNE STRUCTURE COMPOSITE COMPRENANT UNE COUCHE MINCE EN SIC MONOCRISTALLIN SUR UN SUBSTRAT SUPPORT EN SIC CRISTALLIN
DOMAINE DE L' INVENTION
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de fabrication d'une structure composite comprenant une couche mince en carbure de silicium monocristallin sur un substrat support en carbure de silicium cristallin, et notamment poly-cristallin.
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
L'intérêt pour le carbure de silicium (SiC) a considérablement augmenté au cours des dernières années, car ce matériau semi-conducteur peut accroître la capacité de traitement de l'énergie. Le SiC est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants, pour répondre aux besoins de domaines montants de l'électronique, comme notamment les véhicules électriques.
Les dispositifs de puissance et les systèmes intégrés d'alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures. Pour limiter encore les dimensions des dispositifs de puissance sur SiC, il est avantageux de fabriquer des composants verticaux plutôt que latéraux. Pour cela, une conduction électrique verticale, entre une électrode disposée en face avant de la structure SiC et une électrode disposée en face arrière, doit être autorisée par ladite structure.
Les substrats en SiC monocristallin destinés à l'industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche mince en SiC monocristallin sur un substrat support plus bas coût. Une solution de transfert de couche mince bien connu est le procédé Smart Cut™, basé sur une implantation d'ions légers et sur un assemblage par collage direct. Un tel procédé permet par exemple de fabriquer une structure composite comprenant une couche mince en SiC monocristallin (c-SiC), prélevée d'un substrat donneur en c-SiC, en contact direct avec un substrat support en SiC poly-cristallin (p-SiC), et autorisant une conduction électrique verticale. Il reste néanmoins difficile de réaliser un collage direct par adhésion moléculaire de bonne qualité entre deux substrats c- SiC et p-SiC, car la gestion de la rugosité et de l'état de surface desdits substrats est complexe.
Différentes méthodes dérivées de ce procédé sont également connues de l'état de la technique. Par exemple, F.Mu et al (ECS Transactions, 86 (5) 3-21, 2018) mettent en œuvre un collage direct, après activation des surfaces à assembler par bombardement d'argon (SAB pour « Surface Activation bonding ») : un tel traitement préalable au collage génère une très forte densité de liaisons pendantes, lesquelles favorisent la formation de liaisons covalentes à l'interface d'assemblage, et donc une forte énergie de collage. Cette méthode présente néanmoins l'inconvénient de générer une couche amorphe, à la surface du substrat donneur en SiC monocristallin, qui impacte défavorablement la conduction électrique verticale entre la couche mince en c-SiC et le substrat support en p-SiC.
Des solutions ont été proposées pour résoudre ce problème, en particulier dans le document EP3168862, mettant en œuvre une implantation d'espèces dopantes dans ladite couche amorphe, pour restaurer ses propriétés électriques. L'inconvénient principal de cette approche est sa complexité et donc son coût.
On connaît par ailleurs le document US8436363, qui décrit un procédé de fabrication d'une structure composite comprenant une couche mince en c-SiC disposée sur un substrat support métallique dont le coefficient de dilatation thermique est apparié avec celui de la couche mince. Ce procédé de fabrication comprend les étapes suivantes :
- la formation d'un plan fragile enterré dans un substrat donneur de c-SiC, délimitant une couche mince entre ledit plan fragile enterré et une surface avant du substrat donneur, le dépôt d'une couche métallique, par exemple en tungstène ou en molybdène, sur la surface avant du substrat donneur pour former le substrat support d'une épaisseur suffisante pour remplir le rôle de raidisseur,
- la séparation le long du plan fragile enterré, pour former d'une part, la structure composite comprenant le substrat support métallique et la couche mince en c-SiC, et d'autre part, le reste du substrat donneur en c-SiC.
Un tel procédé de fabrication n'est cependant pas compatible lorsque le matériau formant le substrat support est du p-SiC requérant un dépôt à des températures supérieures à 1200°C (températures habituelles pour la fabrication de p-SiC). En effet, à ces températures élevées, la cinétique de croissance des cavités présentes dans le plan fragile enterré est plus rapide que la cinétique de croissance de la couche en p-SiC et l'épaisseur requise pour un effet raidisseur n'est pas atteinte avant l'apparition du phénomène de cloquage, lié à la déformation de la couche à l'aplomb des cavités.
Quelle que soit la technique de transfert de couche utilisée, se pose en outre le problème de fournir une structure composite comprenant une couche mince en c-SiC de très haute qualité, et en particulier dépourvue de défauts étendus (ou en présentant une très faible densité), susceptibles d'affecter les performances et la fiabilité des dispositifs de puissance destinés à être élaborés sur ladite couche mince.
OBJET DE L' INVENTION
La présente invention concerne une solution alternative à celles de l'état de la technique, et vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de fabrication d'une structure composite comprenant une couche mince en c-SiC de haute qualité disposée sur un substrat support en SiC cristallin.
BREVE DESCRIPTION DE L' INVENTION
L'invention concerne un procédé de fabrication d'une structure composite comprenant une couche mince en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium. Le procédé comprend : a) une étape de fourniture d'un substrat initial en carbure de silicium monocristallin, b) une étape de croissance par épitaxie d'une couche donneuse en carbure de silicium monocristallin sur le substrat initial, pour former un substrat donneur, la couche donneuse présentant une densité de défauts cristallins inférieure à celle du substrat initial, c) une étape d'implantation ionique d'espèces légères dans la couche donneuse, pour former un plan fragile enterré délimitant la couche mince entre ledit plan fragile enterré et une surface libre de ladite couche donneuse, d) une étape de formation d'un substrat support en carbure de silicium sur la surface libre de la couche donneuse, comprenant un dépôt à une température comprise entre 400°C et 1100°C, et définissant une interface non-isolante entre la couche donneuse et le substrat support, e) une étape de séparation le long du plan fragile enterré, pour former d'une part la structure composite et d'autre part le reste du substrat donneur, f) une étape de traitement(s) mécanique (s) et/ou chimique (s) de la structure composite, pour lisser la surface libre de la couche mince et pour corriger l'uniformité d'épaisseur de la structure composite.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• le dépôt de l'étape d) est effectué à une température comprise entre 600°C et 900°C, voire préférentiellement entre 700°C et 800°C, et est basé sur une technique de dépôt chimique en phase vapeur ou une technique de frittage ou une technique de dépôt en phase liquide d'une solution de poudre de céramique ;
• le dépôt de l'étape d) est un dépôt chimique en phase vapeur assisté par injection liquide directe ;
• le dépôt de l'étape d) est un dépôt chimique en phase vapeur à basse pression ou assisté plasma ;
• le dépôt de l'étape d) est effectué à une vitesse supérieure à 10 microns/heure, voire préférentiellement supérieure à 50 microns/heure ; • à l'issue du dépôt de l'étape d), le substrat support présente une épaisseur supérieure ou égale à 50 microns, voire une épaisseur supérieure ou égale à 100 microns ;
• l'étape a) comprend la formation, sur le substrat initial, d'une couche monocristalline de conversion, pour convertir des défauts de type dislocation du plan basal du substrat initial en défauts de type dislocations coin traversantes ;
• l'étape b) de croissance par épitaxie est effectuée à une température supérieure à 1200°C, préférentiellement comprise entre 1500°C et 1650°C ;
• les espèces légères implantées lors de l'étape c) sont choisies parmi l'hydrogène et/ou l'hélium ;
• l'étape e) de séparation est opérée à une température supérieure ou égale à la température du dépôt de l'étape d) ;
• l'étape e) de séparation est opérée par application d'une contrainte mécanique à un empilement comprenant le substrat support solidaire du substrat donneur ;
• l'étape f) comprend un polissage mécano-chimique simultané d'une face avant et d'une face arrière de la structure composite ;
• le procédé comprend une étape de traitement thermique à une température comprise entre 1000°C et 1800°C, avant ou après l'étape f) ;
• le procédé comprend une deuxième étape g) de croissance par épitaxie d'une couche additionnelle de carbure de silicium monocristallin sur la couche mince de la structure composite ;
• le procédé comprend une étape de reconditionnement du reste du substrat donneur en vue d'une réutilisation en tant que substrat initial ou en tant que substrat donneur ;
• le reste du substrat donneur est réutilisé au moins deux fois en tant que nouveau substrat donneur. BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente une structure composite élaborée selon un procédé de fabrication conforme à l'invention ;
[Fig. 2a]
[Fig. 2b]
[Fig. 2c]
[Fig. 2d]
[Fig. 2e]
[Fig. 2f]
[Fig. 2g] Les figures 2a à 2g présentent des étapes d'un procédé de fabrication conforme à l'invention ;
[Fig. 3a]
[Fig. 3b] Les figures 3a et 3b présentent des étapes d'un procédé de fabrication conforme à l'invention.
DESCRIPTION DETAILLEE DE L' INVENTION
Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
La présente invention concerne un procédé de fabrication d'une structure composite 1 comprenant une couche mince 10 en carbure de silicium monocristallin disposée sur un substrat support 20 en carbure de silicium (figure 1). Le substrat support 20 est cristallin, et avantageusement poly-cristallin (« p-SiC » sera utilisé par la suite par parler de SiC poly-cristallin).
Le procédé comprend en premier lieu une étape a) de fourniture d'un substrat initial 11 en carbure de silicium monocristallin (figure 2a). Dans la suite de la description, « c-SiC » sera utilisé pour parler de carbure de silicium monocristallin.
Le substrat initial 11 se présente préférentiellement sous la forme d'une plaquette de diamètre 100mm ou 150mm voire 200mm et d'épaisseur comprise typiquement entre 300 et 800 microns. Il présente une face avant lia et une face arrière 11b. La rugosité de surface de la face avant lia est avantageusement choisie inférieure à 1 nm Ra, rugosité moyenne (« average roughness » selon la terminologie anglo-saxonne) mesurée par microscopie à force atomique (AFM) sur un scan de 20 microns x 20 microns.
Le procédé comprend ensuite une étape b) de croissance par épitaxie d'une couche donneuse 110 en carbure de silicium monocristallin sur le substrat initial 11, pour former un substrat donneur 111 (figure 2b). L'étape de croissance par épitaxie est réalisée de sorte que la couche donneuse 110 présente une densité de défauts cristallins inférieure à celle du substrat initial 11.
Typiquement, le substrat initial 11 en c-SiC est de polytype 4H ou 6H, présentant une désorientation ("offcut") inférieure à 4.0° par rapport à l'axe cristallographique <11- 20> ± 0.5°, et une densité de dislocations traversantes (« Micropipes ») inférieure ou égale à 5/cm2, voire inférieure à l/cm2. Dopé de type N (azote), il présente une résistivité préférentiellement comprise entre 0.015 ohm.cm et 0.030 ohm.cm. On pourra choisir un substrat initial 11 présentant une faible densité de défauts de type dislocation du plan basal ou BPD (pour « basal plane dislocation » selon la terminologie anglo- saxonne), typiquement inférieure ou égale à 3000/cm2. Des substrats de c-SiC présentant des densités de BPD de l'ordre de 1500/cm2 sont raisonnablement disponibles, ce qui facilite leur approvisionnement .
Il est souhaitable que la couche donneuse 110, à partir de laquelle la couche mince 10 en c-SiC de la structure composite 1 sera formée à l'issue du procédé de la présente invention, présente une qualité cristalline supérieure à celle du substrat initial 11, pour répondre aux spécifications requises des composants verticaux destinés à être élaborés sur ladite couche mince 10. En effet, différents types de défauts étendus sont présents dans une couche ou un substrat en c-SiC. Ces défauts étendus peuvent affecter les performances et la fiabilité des composants. En particulier, les défauts de type BPD sont tueurs pour des composants bipolaires : en effet, un défaut d'empilement de type Shockley ou SSF (pour « Shockley stacking fault ») est étendu à partir de la dislocation lorsque l'énergie de recombinaison d'une paire électron-trou est disponible. L'expansion d'un défaut d'empilement SSF à l'intérieur de la région active du composant entraîne une augmentation de la résistance à l'état passant du composant.
La couche donneuse 110 en c-SiC est donc élaborée de manière à présenter une densité de défauts de type BPD inférieure ou égale à l/cm2. Pour cela, l'étape b) de croissance par épitaxie est effectuée à une température supérieure à 1200°C, préférentiellement comprise entre 1500°C et 1650°C. Les précurseurs utilisés sont le monosilane (SiH4), le propane (C3H8) ou l'éthylène (C2H4) ; le gaz porteur pourra être de l'hydrogène avec ou sans argon.
Le faible taux de défauts BPD dans la couche donneuse 110 est obtenu en privilégiant la conversion des défauts BPD présents dans le substrat initial 11 en dislocations coins traversantes ou TED (pour « Threading Edge Dislocations »).
Selon un mode de réalisation particulier, l'étape a) comprend la formation d'une couche monocristalline de conversion 13, préférentiellement en c-SiC, pour maximiser la conversion des défauts de type BPD du substrat initial 11 en défauts de type TED (figure 3a). Pour cela, il est avantageux de choisir un angle de découpe faible proche de 4° pour le substrat initial 11 en c-SiC, d'augmenter la gravure in situ réalisée avant la croissance épitaxiale, de viser de fortes vitesses de croissance (typiquement supérieures à 5ym/h) et enfin de choisir des conditions de croissance de la couche monocristalline de conversion 13, avec un ratio C/Si au niveau des flux de précurseurs proche de 1.
L'étape b) consiste ensuite à réaliser la croissance épitaxiale de la couche donneuse 110 sur ladite couche de conversion 13 (figure 3b). Selon ce mode particulier de réalisation, il est également possible d'obtenir une couche donneuse 110 en c-SiC présentant une densité de défauts de type BPD inférieure ou égale à l/cm2 voire inférieure à 0,1/cm2. De plus, la probabilité de dégradation bipolaire (probabilité qu'un trou arrive sous le point de conversion BPD/TED) à l'issue du procédé selon la présente invention est négligeable (< 0.1%), la couche monocristalline de conversion 13 n'étant pas destinée à être transférée dans la structure composite 1. L'état de l'art visant à réduire les dégradations bipolaires consiste à intégrer entre la couche de conversion et la couche active, une couche de recombinaison (dopée azote au-delà 1E18 at/cm3). Cette couche peut, au prix d'une épaisseur de 10ym et d'une concentration supérieure à 5E18/cm3, réduire la probabilité de présence des trous à 0,1% par rapport à la structure de base ne comportant pas cette couche de recombinaison. Dans la présente invention, la couche monocristalline de conversion 13 n'étant pas transférée, la probabilité qu'un trou atteigne le point de nucléation de la dégradation bipolaire (point de conversion BPD - TED ou tout point de BPD) est a minima inférieure à 0,1% voire proche de 0%.
Notons que des séquences conventionnelles de nettoyage ou de gravure du substrat initial 11, visant à éliminer tout ou partie de contaminants particulaires, métalliques, organiques, ou une couche d'oxyde natif potentiellement présents sur sa face avant lia, pourront être réalisées préalablement à l'étape b) de croissance par épitaxie.
Le procédé de fabrication selon l'invention comprend, en outre, une étape c) d'implantation ionique d'espèces légères dans la couche donneuse 110, jusqu'à une profondeur déterminée représentative de l'épaisseur de couche mince 10 souhaitée et dans tous les cas n'atteignant pas substrat initial 11 (et/ou la couche de conversion 13, lorsque celle-ci est présente). Cette implantation génère un plan fragile enterré 12 dans la couche donneuse 110 qui délimite la couche mince 10 entre ledit plan fragile enterré 12 et une surface libre lia de ladite couche donneuse 110 (figure 2c).
Les espèces légères implantées sont préférentiellement de l'hydrogène, de l'hélium ou une co-implantation de ces deux espèces. Comme cela est bien connu en référence au procédé Smart Cut™, ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la surface libre lia de la couche donneuse 110, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré 12, par souci de simplification.
L'énergie d'implantation des espèces légères est choisie de manière à atteindre la profondeur déterminée dans la couche donneuse 110.
Typiquement, des ions hydrogène seront implantés à une énergie comprise entre 10 keV et 250 keV, et à une dose comprise entre 5E16/cm2 et lE17/cm2, pour délimiter une couche mince 10 présentant une épaisseur de l'ordre de 100 à 1500 nm.
Notons qu'une couche de protection pourra être déposée sur la face libre de la couche donneuse 110, préalablement à l'étape d'implantation ionique. Cette couche de protection peut être composée par un matériau tel que l'oxyde de silicium ou le nitrure de silicium par exemple.
Le procédé selon l'invention comprend ensuite une étape d) de formation d'un substrat support 20 en carbure de silicium cristallin sur la surface libre de la couche donneuse 110 (figure 2d). Cette étape d) comprend un dépôt à une température comprise entre 400°C et 1100°C. De façon avantageuse, le dépôt de l'étape d) est effectué à une température comprise entre 600°C et 900°C, voire préférentiellement entre 700°C et 800°C.
De plus, l'étape d) définit une interface non-isolante entre la couche donneuse 110 et le substrat support 20. En d'autres termes, l'étape d) est réalisée de sorte que l'interface entre la couche donneuse 110 et le substrat support 20 soit électriquement conductrice : on visera une résistance spécifique de l'interface typiquement inférieure à 1 mohm.cm2, voire inférieure à 0,1 mohm.cm2. Avantageusement, pour assurer la conductivité électrique de l'interface, un retrait de l'oxyde natif présent sur la face libre de la couche donneuse 110 est réalisé par désoxydation HF (acide fluorhydrique), par voie humide ou sèche. Alternativement, un surdopage des premiers nanomètres déposés du substrat support 20 pourra favoriser la conductivité électrique de l'interface entre couche donneuse 110 et substrat support 20.
De manière également avantageuse, préalablement à la désoxydation et/ou à la formation du substrat support 20, des séquences de nettoyage sont appliquées au substrat donneur 111 pour éliminer tout ou partie de contaminants particulaires, métalliques ou organiques potentiellement présents sur ses faces libres.
Le dépôt de l'étape d) peut être réalisé par différentes techniques.
Selon une première option, la mise en forme du substrat support 20 peut être effectuée par une technique de frittage. Selon celle-ci, une poudre de Sic est compactée à haute température sous forte pression. Il est ainsi possible d'obtenir des couches de céramiques solides. Dans le cadre de cette invention, le frittage s'effectue directement sur le substrat donneur 111 implanté, afin d'obtenir dès la fin du frittage un substrat support 20 épais et adhérent à la couche donneuse 110. Il est essentiel que le matériau fritté (substrat support 20) atteigne une cohésion suffisante pour permettre l'étape e) suivante de séparation, décrite plus loin. Il faut donc abaisser la température de frittage de la poudre de Sic en-dessous de cette température de séparation. Pour cela, on utilise soit des additifs classiques tels que le Bore, le carbone ou l'AIN, ou on utilise des nano-poudres de Sic.
Selon une deuxième option, la mise en forme du substrat support 20 peut être effectuée par une technique de dépôt en phase liquide d'une solution de poudre de céramique. Dans ce cas, un matériau polymère précéramique (PDC, pour « polymer derived ceramics ») est mélangé à une poudre de céramique (du SiC par exemple). On obtient une solution visqueuse qui peut être déposée sous forme de couche par étalement, revêtement pas centrifugation (« spin-coating ») ou moulage. Un recuit à basse température (~200°C) conduit à la polymérisation et à la réticulation du matériau et provoque la solidification de la couche déposée. La mise en forme du substrat support 20 est donc effective à basse température. Ensuite, des recuits à plus hautes températures (> 600°C) permettent la pyrolyse du polymère. Le matériau obtenu est alors une céramique pure. Dans le cadre de cette invention, on cherchera à obtenir un matériau de type SiC ou SiCN. Les charges céramiques sont du SiC en poudre et le PDC des molécules de la famille des polycarbosilanes ou polyorganosilicones (pour obtenir du SiC) et des polyorganosilazane (pour obtenir du SiCN).
Selon une troisième option, le dépôt de l'étape d) peut être réalisé par une technique de dépôt chimique en phase vapeur (CVD, pour « Chemical vapor déposition »).
Par exemple, le dépôt peut être effectué par une technique de CVD thermique comme un dépôt à pression atmosphérique (APCVD pour « atmospheric pressure CVD) ou à basse pression (LPCVD pour « low pressure CVD »). Les précurseurs peuvent être choisis parmi le methylsilane, le diméthyldichlorosilane ou encore le dichlorosilane + i-butane.
Le dépôt peut ou une technique de CVD assistée par plasma (PECVD pour « plasma enhanced CVD »), avec par exemple du tétrachlorure de silicium et du méthane comme précurseurs. Préférentiellement, la fréquence de la source utilisée pour générer la décharge électrique créant le plasma est de l'ordre de 3,3MHz, et plus généralement comprise entre 10kHz et 100GHz.
Le dépôt de l'étape d) peut en outre être basé sur une technique de dépôt chimique en phase vapeur assisté par injection liquide directe (DLI-CVD, pour « Direct Liquide Injection - CVD »). Une telle technique procure de bons rendements entre les matières (précurseurs) apportés et les épaisseurs de dépôt atteintes, sans nécessité d'utiliser des précurseurs chlorés, ce qui limite les coûts et les contraintes environnementales. Le dépôt DLI-CVD met en œuvre un précurseur disilanebutane ou un précurseur polysilyléthylène, ledit précurseur étant pur ou dilué. Une telle technique est décrite dans la thèse de Guilhaume Boisselier (2013, « Dépôt chimique en phase vapeur de carbures de chrome, de silicium et d'hafnium assisté par injection liquide pulsée »), pour des applications de dépôt de revêtements céramiques sur des pièces, pour les protéger lors de traitements à très hautes températures, par exemple des pièces métalliques en acier ou alliages.
La demanderesse a développé une étape d) de dépôt basée sur la technique de DLI-CVD pour une application tout à fait différente, à savoir la formation d'un substrat support 20 en SiC sur une couche donneuse 110 en c-SiC, pour fabriquer un substrat composite destiné au domaine microélectronique. Les paramètres du dépôt (par exemple, pression de 6,7kPa, température entre 700°C et 850°C) sont déterminés pour que le substrat support 20 présente une bonne conductivité électrique, soit entre 0,015 et 0,03 ohm.cm, une haute conductivité thermique, soit supérieure ou égale à 200 W.m_1.K_1 et un coefficient de dilatation thermique similaire à celui de la couche mince 10, soit typiquement entre 3,8E-6 /K et 4,2E-6 /K à température ambiante.
Pour obtenir ces propriétés, le substrat support 20 peut par exemple présenter les caractéristiques structurelles suivantes : structure poly-cristalline, grains de type 3C SiC, orientés 111, de taille moyenne 1 à 10ym, dopage de type N pour une résistivité finale inférieure ou égale à 0,03 ohm.cm.
Avantageusement, le dépôt par CVD, quelle que soit la technique employée, est effectué à une vitesse supérieure à 10 microns/heure, voire supérieure à 50 microns/heure, voire encore supérieure à 100 microns/heure. En plus de la raison économique évidente, il est important d'atteindre rapidement une épaisseur significative de substrat support 20 de manière à assurer un effet raidisseur vis-à-vis du plan fragile enterré 12, dans lequel les cavités suivent une croissance activée thermiquement.
A l'issue de l'étape d), la couche support 20 présente une épaisseur supérieure ou égale à 50 microns, voire une épaisseur supérieure ou égale à 100 microns. L'empilement 211 résultant de l'étape d) comprend le substrat support 20 disposé sur la couche donneuse 110, elle-même disposée sur le substrat initial 11.
Le procédé selon la présente invention comprend ensuite une étape e) de séparation le long du plan fragile enterré 12, pour former d'une part la structure composite 1 et d'autre part le reste du substrat donneur 111' (figure 2e).
Selon un mode avantageux de mise en œuvre, l'étape e) de séparation est opérée en appliquant un traitement thermique à l'empilement 211, à une température de séparation supérieure ou égale à la température du dépôt de l'étape d). En effet, les microcavités présentes dans le plan fragile enterré 12 suivent une cinétique de croissance jusqu'à l'initiation d'une onde de fracture qui va se propager sur toute l'étendue du plan fragile enterré 12 et provoquer la séparation entre la structure composite 1, et le reste du substrat initial 111'. En pratique, la température pourra être comprise entre 950°C et 1200°C, en fonction des conditions d'implantation de l'étape c).
Selon un mode alternatif de mise en œuvre, l'étape e) de séparation est opérée par application d'une contrainte mécanique à l'empilement 211. La contrainte pourra par exemple être exercée par l'insertion d'un outil (ex : lame de rasoir) à proximité du plan fragile enterré 12. A titre d'exemple, la contrainte de séparation pourra être de l'ordre de quelques GPa, préférentiellement supérieure à 2GPa.
Selon encore un autre mode de mise en œuvre, une étape e) de séparation le long du plan fragile enterré 12 s'opère pendant ou directement à la fin de l'étape d) de formation du substrat support 20, en particulier lorsque les températures de dépôt à cette étape sont dans la gamme 800°C - 1100°C.
Comme cela est connu en soi, à l'issue de l'étape e) de séparation, la face libre 10a de la couche mince 10 de la structure composite 1 présente une rugosité de surface comprise entre 5 et 100 nm RMS (par mesure au microscope à force atomique (AFM), sur des scans de 20 microns x 20 microns).
Le procédé selon l'invention comprend donc une étape f) de traitement(s) mécanique (s) et/ou chimique (s) de la structure composite 1, pour lisser la surface libre 10a de la couche mince 10 et pour corriger l'uniformité d'épaisseur de la structure composite 1 (figure 2f).
L'étape f) peut donc comprendre un polissage mécano- chimique (CMP) de la face libre 10a de la couche mince 10, typiquement avec un retrait de matière de l'ordre de 50 nm à 1000 nm, de manière à obtenir une rugosité finale inférieure à 0,5 nm Rms (sur un champ AFM de 20x20ym), voire inférieure à 0,3 nm. L'étape f) peut également comprendre un traitement chimique ou plasma (nettoyage ou gravure), par exemple un nettoyage de type SC1/SC2 (Standard Clean 1, Standard Clean 2) et/ou HF (acide fluorhydrique), ou un plasma N2, Ar, CF4, etc, pour améliorer encore la qualité de la face libre 10a de la couche mince 10.
De plus, l'étape f) peut comprendre un polissage mécano- chimique (CMP) et/ou un traitement chimique (gravure ou nettoyage) et/ou un traitement mécanique (rectification) de la face arrière 20b du substrat support 20 ; cela afin d'améliorer l'uniformité d'épaisseur dudit substrat support 20 ainsi que sa rugosité en face arrière 20b. Une rugosité inférieure à 0,5 nm RMS (par mesure au microscope à force atomique (AFM), sur des champs de 20 microns x 20 microns) est souhaitée pour élaborer des composants verticaux, pour lesquels au moins une électrode métallique sera présente sur la face arrière 20b du substrat composite 1.
On pourra également réaliser lors de cette étape f) un polissage ou une rectification des bords de la structure composite 1 pour rendre compatible la forme de son contour circulaire et de la tombée de bord avec les exigences des procédés de fabrication microélectronique.
Selon un mode de réalisation avantageux, l'étape f) de traitement mécano-chimique comprend un polissage (CMP) simultané d'une face avant 10a et d'une face arrière 20b de la structure composite 1, pour lisser et améliorer l'uniformité d'épaisseur de ladite structure 1. Les paramètres de polissage pourront être différents entre la face avant et la face arrière, le lissage d'une surface de c-SiC et d'une surface de p-SiC requérant habituellement des consommables différents. On privilégie en particulier la composante mécanique du polissage pour la face arrière 20b lorsque le substrat support 20 est en p-SiC, pour limiter l'attaque préférentielle des joints de grains par la composante chimique du polissage. Au titre d'exemple, les paramètres de polissage, comme la vitesse de rotation (tête de polissage et plateau), la pression, la concentration et les propriétés physiques des abrasifs (i.e. diamètre de nanoparticules de diamant entre une dizaine de nm et lym), peuvent être modifiés pour accentuer la composante mécanique.
Toujours selon un mode de réalisation avantageux, une étape f') de traitement thermique à une température comprise entre 1000°C et 1800°C, pendant environ une heure et jusqu'à quelques heures, est opérée avant ou après l'étape f). L'objectif de cette étape est de stabiliser la structure composite 1, en faisant, le cas échéant, évoluer la configuration cristalline du substrat support 20, de sorte que la structure 1 soit compatible avec des traitements thermiques ultérieurs à hautes températures, requis pour la fabrication de composants sur la couche mince 10.
Le procédé selon l'invention peut comprendre une deuxième étape g) de croissance par épitaxie d'une couche additionnelle 10' de carbure de silicium monocristallin sur la couche mince 10 de la structure composite 1 (figure 2g). Une telle étape est appliquée lorsqu'une épaisseur relativement importante de couche utile 100 est nécessaire pour la fabrication de composants, typiquement, de l'ordre de 5 à 50 microns. Les conditions d'épitaxie peuvent éventuellement être choisies similaires à celles de l'étape b), préférentiellement à plus basse température de manière à limiter les contraintes induites dans la couche utile 100 (correspondant à l'ensemble couche mince 10 et couche additionnelle 10') du fait de la structure composite 1.
Enfin, le procédé de fabrication peut comprendre une étape de reconditionnement du reste 111' du substrat donneur en vue d'une réutilisation en tant que substrat initial 1 ou en tant que substrat donneur 111. Une telle étape de reconditionnement est basée sur un ou plusieurs traitements de la face 110'a (figure 2e), par polissage mécano-chimique de surface ou de bords, et/ou par rectification mécanique, et/ou par gravure chimique sèche ou humide. Préférentiellement, l'épaisseur de la couche donneuse 110 formée à l'étape b) est définie de sorte que le reste 111' du substrat donneur 111 puisse être réutilisé au moins deux fois en tant que substrat donneur 111. Préférentiellement, lorsque la couche de conversion 13 est présente, on prendra garde à conserver ladite couche intacte, c'est-à-dire à conserver toujours une part de couche donneuse 10 sur le reste 111' du substrat donneur. Ainsi, lorsque la part de couche donneuse 10 est insuffisante pour l'élaboration d'une structure composite 1, seule l'étape de croissance par épitaxie de couche donneuse 10 est nécessaire et non l'étape préalable de croissance de la couche de conversion 13.
Exemple 1 :
Selon un exemple non limitatif de mise en œuvre, la substrat initial 11 fourni à l'étape a) du procédé de fabrication est une plaquette de c-SiC, de polytype 4H, d'orientation 4.0° par rapport à l'axe <ll-20> ± 0.5°, de diamètre 150mm et d'épaisseur 350ym.
Une séquence classique de nettoyage de type RCA (Standard Clean 1 + Standard Clean 2), puis Caro (mélange d'acide sulfurique et d'eau oxygénée), puis HF (acide fluorhydrique), est opérée sur le substrat initial 11 préalablement à l'étape b) de croissance épitaxiale de la couche donneuse 110 en c-SiC.
La croissance est réalisée dans une chambre d'épitaxie, à une température de 1650°C, avec des précurseurs tels que le monosilane (Si.H4) et le propane (C3H8) ou l'éthylène (C2H4), générant la couche donneuse 110 en c-SiC de 30 microns d'épaisseur (vitesse de croissance : 10 microns/h). La couche donneuse présente une densité de défauts BPD de l'ordre de l/cm2.
L'implantation d'ions hydrogène est opérée à une énergie de 150 keV et une dose de 6E16 H+/cm2, à travers la surface libre de la couche donneuse 110. Un plan fragile enterré 12 est ainsi créé à une profondeur d'environ 800 nm dans le substrat initial 11. Une séquence de nettoyage de type RCA + Caro est opérée sur le substrat donneur 111, de manière à éliminer les potentielles contaminations sur la face libre de la couche donneuse 110.
Un dépôt DLI-CVD est effectué sur la couche donneuse 110, à une température de 850°C, avec le précurseur disilanebutane (DSB), sous une pression de 6,7kPa, pendant 7 minutes, de manière à atteindre une épaisseur d'au moins 10 microns pour le substrat support 20. Dans ces conditions, le substrat support 20 est poly-cristallin.
Un recuit à 1000°C est ensuite appliqué à l'empilement 211 pendant 50 minutes, et la séparation s'opère au niveau du plan fragile enterré 12 au cours dudit recuit.
A l'issue de cette étape e) de séparation, la structure composite 1 formée de la couche mince 10 et du substrat support 20 est séparée du reste 111' du substrat donneur.
Un polissage double face est opéré pour restaurer la rugosité de surface de la couche mince 10 et de la face arrière du substrat support 20.
Exemple 2 :
Selon un exemple non limitatif de mise en œuvre, la substrat initial 11 fourni à l'étape a) du procédé de fabrication est une plaquette de c-SiC, de polytype 4H, d'orientation 4.0° par rapport à l'axe <ll-20> ± 0.5°, de diamètre 150mm et d'épaisseur 350ym.
Une séquence classique de nettoyage de type RCA (Standard Clean 1 + Standard Clean 2), puis Caro (mélange d'acide sulfurique et d'eau oxygénée), puis HF (acide fluorhydrique), est opérée sur le substrat initial 11 préalablement à l'étape b) de croissance épitaxiale de la couche donneuse 110 en c-SiC.
La formation de la couche de conversion 13 est réalisée dans une chambre d'épitaxie. Avant le démarrage de la croissance épitaxiale de cette couche 13 sur le substrat initial 11, un recuit sous hydrogène est réalisé dans la chambre à une température de 1700°C, pendant une durée de 10 min à 20 min. La croissance épitaxiale de la couche de conversion 13 en c-SiC est ensuite réalisée à une température de 1650°C, avec des précurseurs tels que le monosilane (SiH4) et le propane (C3H8) ou l'éthylène (C2H4), et une vitesse de croissance d'environ 6 microns/h, pour atteindre 1 micron d'épaisseur. Le ratio C/Si issu des précurseurs gazeux est maintenu autour d'une valeur proche de 1, typiquement entre 0,95 et 1,05.
Dans la même chambre d'épitaxie, la croissance de la couche donneuse 110 en c-SiC est réalisée à une température de 1650°C, avec les mêmes précurseurs mais en ajustant le ratio C/Si autour d'une valeur de 1,2 ou sensiblement supérieure. Le débit global des précurseurs est augmenté par rapport aux débits mis en œuvre pour la croissance de la couche de conversion 13, par exemple, les débits sont doublés. Une couche donneuse 10 de 30 microns d'épaisseur est obtenue au bout d'environ 180 min (vitesse de croissance : 10 microns/h). La couche donneuse 10 présente une densité de défauts BPD de l'ordre de, voire inférieure à l/cm2.
L'implantation d'ions hydrogène est opérée à une énergie de 150 keV et une dose de 6E16 H+/cm2, à travers la surface libre de la couche donneuse 110. Un plan fragile enterré 12 est ainsi créé à une profondeur d'environ 800 nm dans le substrat initial 11.
Une séquence de nettoyage de type RCA + Caro est appliquée au substrat donneur 111, de manière à éliminer les potentielles contaminations sur la face libre de la couche donneuse 110.
Un dépôt PECVD est effectué sur la couche donneuse 110, à une température de 800°C, dans une atmosphère SiC14 / CH4 / Ar, avec une fréquence pour la génération du plasma de 3,3 MHz ; la pression dans l'enceinte de dépôt est ajustée de manière à atteindre une vitesse de dépôt de l'ordre de 300 microns/h pour le substrat support 20. La vitesse de dépôt ne doit pas être trop élevée pour limiter la rugosité après dépôt de la surface libre du substrat support 20. Dans ces conditions, le substrat support 20 est poly-cristallin.
Un recuit à 1100°C est ensuite appliqué à l'empilement 211 pendant 50 min, et la séparation s'opère au niveau du plan fragile enterré 12 au cours dudit recuit.
A l'issue de cette étape e) de séparation, la structure composite 1 formée de la couche mince 10 et du substrat support 20 est séparée du reste 111' du substrat donneur.
Un polissage double face est opéré pour restaurer la rugosité de surface de la couche mince 10 et de la face arrière 20b du substrat support 20.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure composite (1) comprenant une couche mince (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium, le procédé comprenant: a) une étape de fourniture d'un substrat initial (11) en carbure de silicium monocristallin, b) une étape de croissance par épitaxie d'une couche donneuse (110) en carbure de silicium monocristallin sur le substrat initial (11), effectuée à une température supérieure à 1200°C, préférentiellement comprise entre 1500°C et 1650°C, pour former un substrat donneur (111), la couche donneuse (110) présentant une densité de défauts cristallins inférieure à celle du substrat initial (11), c) une étape d'implantation ionique d'espèces légères dans la couche donneuse (110), pour former un plan fragile enterré (12) délimitant la couche mince (10) entre ledit plan fragile enterré (12) et une surface libre de ladite couche donneuse (110), d) une étape de formation d'un substrat support (20) en carbure de silicium sur la surface libre de la couche donneuse (110), comprenant un dépôt à une température comprise entre 400°C et 1100°C, et définissant une interface non-isolante entre la couche donneuse (110) et le substrat support (20), e) une étape de séparation le long du plan fragile enterré (12), pour former d'une part la structure composite (1) et d'autre part le reste (111') du substrat donneur, f) une étape de traitement(s) mécanique(s) et/ou chimique(s) de la structure composite (1), pour lisser la surface libre de la couche mince (10) et pour corriger l'uniformité d'épaisseur de la structure composite (1).
2. Procédé de fabrication selon la revendication précédente, dans lequel le dépôt de l'étape d) est effectué à une température comprise entre 600°C et 900°C, voire préférentiellement entre 700°C et 800°C, et est basé sur une technique de dépôt chimique en phase vapeur ou une technique de frittage ou une technique de dépôt en phase liquide d'une solution de poudre de céramique.
3. Procédé de fabrication selon la revendication précédente, dans lequel le dépôt de l'étape d) est un dépôt chimique en phase vapeur assisté par injection liquide directe.
4. Procédé de fabrication selon la revendication 2, dans lequel le dépôt de l'étape d) est un dépôt chimique en phase vapeur à basse pression ou assisté plasma.
5. Procédé de fabrication selon l'une des revendications précédentes, dans lequel le dépôt de l'étape d) est effectué à une vitesse supérieure à 10 microns/heure, voire préférentiellement supérieure à 50 microns/heure.
6. Procédé de fabrication selon l'une des revendications précédentes, dans lequel, à l'issue du dépôt de l'étape d), le substrat support (20) présente une épaisseur supérieure ou égale à 50 microns, voire une épaisseur supérieure ou égale à 100 microns.
7. Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape a) comprend la formation, sur le substrat initial (11), d'une couche monocristalline de conversion (13), pour convertir des défauts de type dislocation du plan basal du substrat initial (11) en défauts de type dislocations coin traversantes.
8. Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape e) de séparation est opérée à une température supérieure ou égale à la température du dépôt de l'étape d).
9. Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape f) comprend un polissage mécano-chimique simultané d'une face avant et d'une face arrière de la structure composite (1).
10. Procédé de fabrication selon l'une des revendications précédentes, comprenant une étape de traitement thermique à une température comprise entre 1000°C et 1800°C, avant ou après l'étape f).
11. Procédé de fabrication selon l'une des revendications précédentes, comprenant une étape de reconditionnement du reste (111') du substrat donneur en vue d'une réutilisation en tant que substrat initial ou en tant que substrat donneur .
PCT/FR2020/051928 2019-11-29 2020-10-26 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin WO2021105575A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP20807825.3A EP4066274A1 (fr) 2019-11-29 2020-10-26 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
US17/756,615 US20230260841A1 (en) 2019-11-29 2020-10-26 Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
JP2022523652A JP2023502572A (ja) 2019-11-29 2020-10-26 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
CN202080081990.XA CN114746980A (zh) 2019-11-29 2020-10-26 用于生产在多晶SiC的载体衬底上包含单晶SiC的薄层的复合结构的方法
KR1020227016662A KR20220107173A (ko) 2019-11-29 2020-10-26 다결정 SiC의 캐리어 기재 상에 단결정 SiC의 박층을 포함하는 복합 구조체를 제조하기 위한 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR1913553 2019-11-29
FR1913553A FR3103962B1 (fr) 2019-11-29 2019-11-29 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin

Publications (1)

Publication Number Publication Date
WO2021105575A1 true WO2021105575A1 (fr) 2021-06-03

Family

ID=69630512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2020/051928 WO2021105575A1 (fr) 2019-11-29 2020-10-26 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin

Country Status (8)

Country Link
US (1) US20230260841A1 (fr)
EP (1) EP4066274A1 (fr)
JP (1) JP2023502572A (fr)
KR (1) KR20220107173A (fr)
CN (1) CN114746980A (fr)
FR (2) FR3103962B1 (fr)
TW (1) TW202137284A (fr)
WO (1) WO2021105575A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114075699A (zh) * 2021-11-21 2022-02-22 无锡华鑫检测技术有限公司 一种双层复合碳化硅衬底及其制备方法
CN115058765A (zh) * 2022-05-18 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910755A (zh) * 2023-01-09 2023-04-04 宁波合盛新材料有限公司 一种碳化硅外延片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
DE102014103518A1 (de) * 2013-03-14 2014-09-18 Infineon Technologies Ag Ein verfahren zum herstellen eines siliziumkarbidsubstrats für eine elektrische siliziumkarbidvorrichtung, ein siliziumkarbidsubstrat und eine elektrische siliziumkarbidvorrichtung
US20150270351A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
EP3168862A1 (fr) 2014-07-10 2017-05-17 Kabushiki Kaisha Toyota Jidoshokki Substrat semi-conducteur et procédé de fabrication de substrat semi-conducteur
US20180251910A1 (en) * 2015-09-15 2018-09-06 Shin-Etsu Chemical Co., Ltd. MANUFACTURING METHOD OF SiC COMPOSITE SUBSTRATE
US20190013198A1 (en) * 2016-02-10 2019-01-10 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
DE102014103518A1 (de) * 2013-03-14 2014-09-18 Infineon Technologies Ag Ein verfahren zum herstellen eines siliziumkarbidsubstrats für eine elektrische siliziumkarbidvorrichtung, ein siliziumkarbidsubstrat und eine elektrische siliziumkarbidvorrichtung
US20150270351A1 (en) * 2014-03-19 2015-09-24 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
EP3168862A1 (fr) 2014-07-10 2017-05-17 Kabushiki Kaisha Toyota Jidoshokki Substrat semi-conducteur et procédé de fabrication de substrat semi-conducteur
US20180251910A1 (en) * 2015-09-15 2018-09-06 Shin-Etsu Chemical Co., Ltd. MANUFACTURING METHOD OF SiC COMPOSITE SUBSTRATE
US20190013198A1 (en) * 2016-02-10 2019-01-10 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
F.MU ET AL., ECS TRANSACTIONS, vol. 86, no. 5, 2018, pages 3 - 21

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2023052704A1 (fr) * 2021-09-29 2023-04-06 Soitec Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN114075699A (zh) * 2021-11-21 2022-02-22 无锡华鑫检测技术有限公司 一种双层复合碳化硅衬底及其制备方法
CN114075699B (zh) * 2021-11-21 2024-04-12 苏州晶瓴半导体有限公司 一种双层复合碳化硅衬底及其制备方法
CN115058765A (zh) * 2022-05-18 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法

Also Published As

Publication number Publication date
US20230260841A1 (en) 2023-08-17
EP4066274A1 (fr) 2022-10-05
JP2023502572A (ja) 2023-01-25
KR20220107173A (ko) 2022-08-02
FR3103961B1 (fr) 2021-10-29
FR3103962B1 (fr) 2021-11-05
FR3103962A1 (fr) 2021-06-04
TW202137284A (zh) 2021-10-01
CN114746980A (zh) 2022-07-12
FR3103961A1 (fr) 2021-06-04

Similar Documents

Publication Publication Date Title
WO2021105575A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP4128329B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP1922752A1 (fr) Procede de report d&#39;une couche mince sur un support
EP4008020B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4066275B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
WO2023052704A1 (fr) Procédé de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4085478B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince monocristalline sur un substrat support
WO2023057699A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
WO2021250333A1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d&#39;une couche utile a partir dudit substrat
WO2023186498A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
EP4315396A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
WO2022074318A1 (fr) Procédé de fabrication d&#39;un substrat pour la croissance épitaxiale d&#39;une couche d&#39;un alliage iii-n à base de gallium
EP4305660A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3121275A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
WO2023111446A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin
WO2022129726A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice comprenant une zone d&#39;interface incluant des agglomerats
WO2024009046A1 (fr) Procédé de fabrication d&#39;une structure semi-conductrice ou piézoélectrique
EP4305664A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
WO2022008809A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
FR2938373A1 (fr) Integration d&#39;une couche de diamant polycristallin, notamment dans une structure sod

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20807825

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022523652

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020807825

Country of ref document: EP

Effective date: 20220629