WO2023057699A1 - Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure - Google Patents

Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure Download PDF

Info

Publication number
WO2023057699A1
WO2023057699A1 PCT/FR2022/051765 FR2022051765W WO2023057699A1 WO 2023057699 A1 WO2023057699 A1 WO 2023057699A1 FR 2022051765 W FR2022051765 W FR 2022051765W WO 2023057699 A1 WO2023057699 A1 WO 2023057699A1
Authority
WO
WIPO (PCT)
Prior art keywords
surface layer
substrate
layer
silicon carbide
support substrate
Prior art date
Application number
PCT/FR2022/051765
Other languages
English (en)
Inventor
Gweltaz Gaudin
Christophe Maleville
Sidoine ODOUL
Radu Ionut
Hugo BIARD
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Priority to KR1020247014742A priority Critical patent/KR20240065325A/ko
Priority to CN202280067416.8A priority patent/CN118056263A/zh
Publication of WO2023057699A1 publication Critical patent/WO2023057699A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Definitions

  • TITLE COMPOS ITE STRUCTURE COMPRISING A USEFUL LAYER IN S IC MONOCRI STALLIN ON A SUPPORT SUBSTRATE IN S IC POLY-CRI STALLIN
  • the present invention relates to the field of semiconductor materials for microelectronic components. It relates in particular to a composite structure comprising a useful layer of monocrystalline silicon carbide arranged on a support substrate of polycrystalline silicon carbide, and a process for manufacturing said composite structure. The invention also relates to the polycrystalline silicon carbide support substrate.
  • SiC is increasingly widely used for the manufacture of innovative power devices, to meet the needs of rising areas of electronics, such as electric vehicles in particular.
  • Power devices and integrated power systems based on monocrystalline silicon carbide can handle much higher power density compared to their traditional silicon counterparts, and this with smaller active area dimensions.
  • To further limit the dimensions of power devices on SiC it is advantageous to manufacture vertical rather than lateral components.
  • vertical electrical conduction, between an electrode arranged on the front face of the Sic structure and an electrode arranged on the rear face, must be authorized by said structure.
  • Monocrystalline SiC substrates intended for the microelectronics industry nevertheless remain expensive and difficult to supply in large sizes. It is therefore advantageous to resort to solutions for transferring thin layers, to produce composite structures typically comprising a useful layer (the thin layer) of monocrystalline SiC (c-SiC) on a lower cost, monocrystalline (c-SiC) support substrate.
  • a well-known thin layer transfer solution is the Smart Cut® process, based on implantation of light ions and on assembly, by direct bonding, at a bonding interface.
  • the bonding interface must have a resistivity that is as low as possible, preferably less than 1 mohm.cm 2 , or even less than 0.1 mohm.cm 2 .
  • Chichignoud et al (“Processing of poly-SiC substrate with large grains for wafer bonding" - Materials Science Forum, vols 527 - 529 , p71 -74 (2006) ) proposes the transfer of a monocrystalline SiC layer onto a poly SiC support substrate -crystalline which has thermal and electrical properties favorable to power microelectronic applications, and physical properties (surface roughness, curvature) compatible with direct bonding.
  • the grains of the SiC poly-crystal are chosen to be large (typically greater than 1 cm) and mechanical-chemical polishing for surface preparation before assembly makes it possible to achieve average roughnesses of less than 5 nm.
  • Document EP3441506 proposes a p-SiC support substrate on which a c-SiC semiconductor layer can be transferred, via direct bonding.
  • the support substrate comprises grains of average size of the order of 10 ⁇ m and has a grain size variation rate between its front and rear faces, reduced to its thickness, of less than or equal to 0.43%; this last characteristic makes it possible to limit the residual stress in the support substrate and therefore its curvature.
  • An average roughness of less than Inm is reached at the surface of the support substrate to be assembled with the c-SiC layer.
  • the present invention proposes an alternative solution to the solutions of the state of the art, aiming to remedy all or part of the aforementioned drawbacks. It relates to a process for manufacturing a composite structure comprising a useful layer of monocrystalline SiC transferred onto a support substrate of polycrystalline SiC; the invention also relates to said support substrate and the composite structure obtained.
  • the invention relates to a method for manufacturing a composite structure comprising a useful layer of monocrystalline silicon carbide placed on a support substrate of polycrystalline silicon carbide, the method comprising: a) a step of providing an initial substrate polycrystalline silicon carbide, having a front face and comprising grains whose average size, in the plane of said front face, is greater than 0.5 ⁇ m; b) a step of forming a surface layer of polycrystalline silicon carbide, on the initial substrate, to form the support substrate, the surface layer being made up of grains whose average size is less than 500 nm and having a thickness comprised between 50nm and 50pm; c) a step of preparing a free surface of the superficial layer of the support substrate to obtain a roughness of less than Inm RMS; d) a step of transferring the useful layer to the support substrate, based on bonding by molecular adhesion, the surface layer being placed between the useful layer and the initial substrate.
  • step a) is carried out by a chemical vapor deposition technique, at a temperature between 1100° C. and 1500° C.;
  • step a) is performed by a sintering technique or by a physical vapor deposition technique
  • step b) comprises a deposition of a layer of polycrystalline silicon carbide and is operated by a technique of chemical vapor deposition at a temperature less than or equal to 1100°C, or even less than or equal to 1000° VS ;
  • step b) is carried out in the same equipment as step a) and following the latter, without returning the initial substrate to the ambient atmosphere;
  • step b) comprises depositing a layer of amorphous silicon carbide on the initial substrate and recrystallization annealing, to form the surface layer of polycrystalline silicon carbide;
  • the surface layer formed in step b) has a dopant concentration of between 1E18/cm 3 and 1 E 21 /cm 3 ;
  • step c) comprises mechanical-chemical polishing of the surface layer, involving a removal of between 1 and 10 times the average size of the grains constituting said surface layer;
  • step d) comprises the following phases: dl) providing a donor substrate; d2) the introduction of light species into the donor substrate to form a buried fragile plane delimiting, with a front face of the donor substrate, the useful layer to be transferred; d3) assembly of the front face of the donor substrate on the support substrate, by bonding by molecular adhesion; d4) the separation along the buried fragile plane leading to the transfer of the useful layer onto the support substrate;
  • the manufacturing process comprises the formation of a second surface layer, of the same nature as the surface layer, on the front face of the donor substrate, before or after phase d2);
  • step d) comprises, before assembly phase d3), the deposition of an additional film of a metallic or silicon material on the surface layer of the support substrate and/or on the front face of the donor substrate.
  • the invention also relates to a polycrystalline silicon carbide support substrate comprising: an initial substrate comprising grains of silicon carbide, said grains having an average size greater than 0.5 ⁇ m,
  • a free surface of the surface layer has a roughness of less than Inm RMS and less than 1 defect/cm 2 , for a measurement of defectiveness by dark field reflection microscopy, at a threshold of 0.5 ⁇ m;
  • the thickness of the surface layer is between 200 nm and 5 pm;
  • the surface layer has a dopant concentration of between 1E18/cm 3 and 1E21/cm 3 .
  • the invention relates to a composite structure comprising:
  • the composite structure may further comprise at least one power device on or in the useful layer.
  • Figure 1 shows a composite structure developed according to a manufacturing method according to the invention
  • FIG. 2d Figures 2a to 2d show steps of a manufacturing method according to the invention
  • FIG. 3c [Fig. 3d] Figures 3a to 3d present steps of a preferred mode of the manufacturing method according to the invention.
  • the same references in the figures may be used for elements of the same type.
  • the figures are schematic representations which, for the purpose of readability, are not to scale.
  • the thicknesses of the layers along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses of the layers between them are not necessarily observed in the figures.
  • the present invention relates to a method for manufacturing a composite structure 100 comprising a useful layer 10 of monocrystalline silicon carbide (“c-SiC” will be used hereafter to speak of monocrystalline silicon carbide) arranged on a support substrate 20 ( figure 1) .
  • the support substrate 20 is made of polycrystalline silicon carbide (“p-SiC” will be used to speak of polycrystalline SiC). It should be noted that, for the production of microelectronic components on and/or in the useful layer 10 of the composite structure 100, it is usually desired that the free face of the useful layer 10 in c-SiC be a silicon face.
  • the method firstly comprises a step a) of supplying an initial substrate 21 of polycrystalline silicon carbide, intended to provide its mechanical properties to the support substrate 20 (FIG. 2a).
  • the initial substrate 21 represents the major part of the thickness of the support substrate 20. front 21a and a rear face 21b, and of thickness typically between 200 ⁇ m and 800 ⁇ m.
  • the initial polycrystalline substrate 21 comprises grains of silicon carbide of the 4H, 6H and/or 3C type.
  • the grains have an average size, in the plane of the front face 21a, greater than 0.5 ⁇ m, typically between I ⁇ m and 10 ⁇ m.
  • the size of a grain, delimited by the grain joints, corresponds to the largest dimension of said grain, in the plane of the front face 21a.
  • the average size of the grains is defined by the average of the sizes of the different grains in the plane of the front face 21a. Very small grains, typically less than 50 nm, are preferentially excluded from the measurement to limit measurement uncertainties.
  • p-SiC grains favor good thermal conductivity and are therefore preferred for the initial substrate 21 .
  • n-type dopants for example nitrogen dopants.
  • Step a) can be performed by known techniques of the state of the art, such as sintering, physical vapor deposition (PVD) or even chemical vapor deposition (CVD).
  • Sintered substrates are advantageous due to their relatively low cost.
  • the CVD deposition technique is advantageous in that it makes it possible to obtain p-SiC substrates of good quality and of large diameter; the deposition is preferably carried out at a temperature between 1100°C and 1500°C.
  • the applicant has carried out numerous tests for preparing the surface of an initial substrate 21 as mentioned above, with a view to transferring a useful layer onto its front face 21a.
  • the typical initial RMS roughness on the front face of the initial substrate 21 can vary from a few nanometers to a few micrometers (measurement by AFM atomic force microscopy, on 20 ⁇ m x 20 ⁇ m scans), depending on the production techniques and the smoothing treatments applied by the supplier.
  • Mechanical-chemical polishing is necessary to reduce this roughness (target below Inm RMS, or even below 0.5nm RMS), so as to ensure excellent quality of direct bonding by molecular adhesion, and consequently excellent quality of useful layer 10 transferred.
  • the manufacturing method according to the present invention comprises a step b) of forming, on the initial substrate 21, a surface layer 22 of polycrystalline silicon carbide of particular morphology, to allow preparation of surface suitable for bonding by molecular adhesion of good quality, but without significantly degrading the thermal and electrical properties expected of the support substrate 20 (FIG. 2b).
  • the support substrate 20 formed includes the initial substrate 21 and the surface layer 22, and has a front face 22a (the free face of the surface layer 22) and a rear face 21b (the rear face of the initial substrate 21).
  • a layer of the same nature as the surface layer 22, could possibly also be deposited on the rear face 21b of the initial substrate 21 (not shown), in particular to avoid impacting the curvature of the initial substrate 21.
  • the surface layer 22 is formed on the front face 21a of the initial substrate 21, without a prior polishing step; the roughness of the initial substrate 21, at the time of the deposition of step b) is therefore typically between 10 nm and 3000 nm RMS.
  • the surface layer 22 is composed of silicon carbide grains of the 4H, 6H and/or 3C type. These grains have an average size of less than 500 nm, or even less than 100 nm, typically between 10 nm and 100 nm.
  • the size of a grain, delimited by the grain boundaries, corresponds to the largest dimension of said grain, in the plane of the free surface of surface layer 22.
  • the average size of the grains is defined by the average of the sizes of the different grains in said plane.
  • the p-SiC surface layer 22 advantageously has a concentration of p- or n-type dopants of between 1E18/cm 3 and 1E21/cm 3 , typically between 1E19/cm 3 and 1E20/cm 3 .
  • the type and level of doping of the superficial layer 22 are generally chosen respectively to be identical to and higher than those of the initial substrate 21.
  • step b) comprises a deposition of silicon carbide in polycrystalline form to form the surface layer 22.
  • said deposition is carried out by a chemical vapor deposition technique, in particular at low pressure (LPCVD) and at a temperature less than or equal to 1100° C., or even less than or equal to 1000° C.
  • LPCVD low pressure
  • surface diffusion decreases, causing an increase in the number of nucleation sites: this promotes the formation of very small p-SiC grains.
  • the thickness of the surface layer 22 generally remains low (typically less than 5 ⁇ m), the average size of the grains can easily be kept less than 500 nm, or even less than 100 nm.
  • the precursors can be chosen from methylsilane, dimethyldichlorosilane or even dichlorosilane and i-butane, preferably with a C/Si ratio greater than 1.
  • step b) has been described as carried out on the initial substrate 21, at the end of step a), it is possible that it be carried out with the same deposition technique and in the same equipment as step a), and following it, without returning the initial substrate 21 to the ambient atmosphere.
  • step b) comprises a deposition of silicon carbide in amorphous form, then recrystallization annealing in polycrystalline form to form the surface layer 22.
  • the deposition of amorphous SiC can be carried out by a technique of chemical vapor deposition (for example, assisted by PECVD plasma, or assisted by direct liquid injection DLI-CVD), by a technique of physical vapor deposition, or by any other known technique. Recrystallization annealing is then carried out at a temperature typically greater than 900°C, preferably greater than or equal to 1100°C, 1200°C, or even 1400°C. This annealing is carried out so as to obtain a surface layer 22 composed of silicon carbide grains of the 4H, 6H and/or 3C type having an average size of less than 500 nm, or even less than 100 nm, typically between 1 0 nm and 100 nm.
  • a technique of chemical vapor deposition for example, assisted by PECVD plasma, or assisted by direct liquid injection DLI-CVD
  • Recrystallization annealing is then carried out at a temperature typically greater than 900°C, preferably greater than or equal to 1100°C,
  • the latter then comprises a step c) of preparing the free surface 22a of the surface layer 22 to obtain a roughness less than or equal to Inm RMS, advantageously less than or equal to 0.5 nm RMS (figure 2c).
  • Step c) can be carried out in different ways:
  • the nanometric size of the p-SiC grains of the surface layer 22 is favorable in that it is much lower than the typical planarization length of mechanical-chemical polishing techniques, of the order of 1 jim.
  • step c) is based on chemical-mechanical polishing of the surface layer 22, it typically involves a removal of between 1 and 10 times the average grain size of the surface layer 22, depending on the roughness of the initial substrate 21 and the thickness of surface layer 22 deposited.
  • Step c) makes it possible to obtain a roughness less than or equal to Inm RMS, preferably less than or equal to 0.5 nm RMS, for example of the order of 0.1 nm to 0.5 nm RMS, over ranges of spatial wavelength ranging from a few tens of nanometers to a few tens of micrometers.
  • a conventional cleaning (of the chemical type with potentially brushing), after the smoothing step, is applied to the support substrate 20: the level of defectivity obtained is very low, with less
  • the method finally comprises a step d) of transferring a useful layer 10 of monocrystalline silicon carbide onto the support substrate 20, based on bonding by molecular adhesion: the surface layer 22 is then placed between the useful layer 10 and the initial substrate 21 (FIG. 2d).
  • a second surface layer can be formed, prior to bonding by molecular adhesion, on the face of the useful layer 10 intended to be bonded to the support substrate 20.
  • This has the advantage of assembling layers (the surface layer 22 and the second surface layer) of the same nature, namely in p-SiC with nano-grains; such a configuration can improve the quality of direct bonding.
  • step d) of the process involves implantation of light species according to the principle of the Smart Cut® process.
  • a donor substrate 1 in monocrystalline silicon carbide, from which the useful layer 10 will come is provided (FIG. 3a).
  • the donor substrate 1 is preferably in the form of a wafer with a diameter of 100 mm or 150 mm or even 200 mm (identical to that of the support substrate 20) and with a thickness typically comprised between 300 ⁇ m and 800 ⁇ m. It has a front face 1a and a rear face 1b.
  • the surface roughness of the front face 1a is advantageously chosen to be less than Inm RMS, or even less than 0.5 nm RMS, measured by atomic force microscopy (AFM) on a 20 ⁇ m ⁇ 20 ⁇ m scan.
  • AFM atomic force microscopy
  • a carbon face will be chosen as the front face of the donor substrate 1.
  • the donor substrate 1 can be of 4H or 6H polytype, and have an n or p type doping, depending on the needs of the components which will be produced on and/or in the useful layer 10 of the composite structure 100.
  • a second phase d2) corresponds to the introduction of light species into the donor substrate 1 to form a buried fragile plane 11 delimiting, with a front face of the donor substrate 1, the useful layer 10 to be transferred (FIG. 3b).
  • the light species are preferably hydrogen, helium or a co-implantation of these two species, and are implanted at a determined depth in the donor substrate 1, consistent with the thickness of the intended useful layer 10 .
  • These light species will form, around the determined depth, microcavities distributed in a thin layer parallel to the free surface la of the donor substrate 1, ie parallel to the plane (x,y) in the figures. This thin layer is called the buried fragile plane 11, for simplicity.
  • the implantation energy of the light species is chosen so as to reach the determined depth.
  • hydrogen ions will be implanted at an energy of between 10 keV and 250 keV, and at a dose of between 5 E 16/cm 2 and 1 E 17/cm 2 , to delimit a useful layer 10 having a thickness of 1 order of 100nm to 1500nm.
  • a protective layer could be deposited on the front face 1a of the donor substrate 1, prior to the ion implantation step. This protective layer can be composed of a material such as silicon oxide or silicon nitride for example. It is removed prior to the next phase.
  • a second surface layer (of the same nature as the surface layer 22) can be formed on the front face la of the donor substrate 1, before or after the second phase d2) of introduction of the light species .
  • the formation and preparation of this second surface layer may be carried out under the aforementioned conditions of steps b) and c).
  • the implantation energy (and potentially the dose) of the light species will be adjusted when crossing this additional layer.
  • care will be taken to form this second superficial layer by applying a thermal budget lower than the bubbling thermal budget, said bubbling thermal budget corresponding to the appearance of blisters on the surface of the donor substrate 1 due to growth and excessive pressurization of the microcavities in the buried fragile plane 11.
  • the transfer step d) then comprises a third phase d3) of assembling the front face 1a of the donor substrate 1 on the front face 22a of the support substrate 20, by bonding by molecular adhesion, along a bonding interface 3 ( Figure 3c).
  • a bonding interface 3 Figure 3c
  • direct bonding by molecular adhesion does not require an adhesive material, bonds being established on the atomic scale between the assembled surfaces.
  • Several types of bonding by molecular adhesion exist, which differ in particular by their conditions of temperature, pressure, atmosphere or treatments prior to bringing the surfaces into contact.
  • the assembly phase d3) may comprise, prior to bringing the faces 1a, 22a to be assembled into contact, conventional sequences of chemical cleaning (for example, RCA cleaning), surface activation (for example, by oxygen or nitrogen plasma) or other surface preparations (such as cleaning by brushing (“scrubbing”), likely to promote the quality of the bonding interface 3 (low defectivity, high adhesion energy).
  • chemical cleaning for example, RCA cleaning
  • surface activation for example, by oxygen or nitrogen plasma
  • other surface preparations such as cleaning by brushing (“scrubbing”), likely to promote the quality of the bonding interface 3 (low defectivity, high adhesion energy).
  • the low level of roughness and defectiveness of the front face 22a of the support substrate 20 is particularly advantageous to obtain a high quality bonding interface 3.
  • the quality of the bonding direct can be further improved due to the assembly of two surfaces of the same polycrystalline nature, or even of the same polytype, preferably 3C.
  • step d) comprises, before assembly phase d3), the deposition of an additional film in a metallic material or in amorphous or polycrystalline silicon, on the prepared front face 22a of the surface layer 22 and/or on the front face of the donor substrate 1.
  • the metallic material may be chosen from tungsten, nickel, titanium, etc.
  • the surface roughness of the free face 22a of the surface layer 22 being very low, the thickness of this additional film is advantageously limited, typically between a few nanometers and a few tens of nanometers.
  • a fourth step d4) comprises the separation along the buried fragile plane 11, which leads to the transfer of the useful layer 10 onto the support substrate 20 (FIG. 3d).
  • the separation along the buried fragile plane 11 usually takes place by applying a heat treatment at a temperature between 800°C and 1200°C. Such a heat treatment induces the development of cavities and microcracks in the buried fragile plane 11, and their pressurization by the light species present in gaseous form, until the propagation of a fracture along said fragile plane 11 .
  • a mechanical stress can be applied to the bonded assembly and in particular at the level of the buried fragile plane 11, so as to mechanically propagate or help to propagate the fracture leading to separation.
  • the semiconductor structure 100 comprising the support substrate 20 and the useful layer 10 transferred in monocrystalline SiC, and on the other hand, the remainder 1' of the donor substrate.
  • the level and the type of doping of the useful layer 10 are defined by the choice of the properties of the donor substrate 1 or can be adjusted later via known techniques for doping semiconductor layers.
  • the free surface 10a of the useful layer 10 is usually rough after separation: for example, it has a roughness of between 5 nm and 10 Onm RMS (AFM, scan 20 ⁇ m ⁇ 20 ⁇ m).
  • Cleaning and/or smoothing phases can be applied to restore a good surface state (typically, a roughness lower than a few Angstroms RMS on a 20pm x 20pm scan by AFM).
  • these phases can comprise a mechanical-chemical smoothing treatment of the free surface of the useful layer 10 .
  • a removal of between 50 nm and 300 nm makes it possible to effectively restore the surface state of said layer 10 .
  • They may also comprise at least one heat treatment at a temperature of between 1300° C. and 1800° C.
  • Such a heat treatment is applied to evacuate the residual light species from the useful layer 10 and to promote the rearrangement of the crystal lattice of the useful layer 10 .
  • I t also makes it possible to reinforce the bonding interface 3 .
  • a heat treatment in this temperature range can also induce an increase in the size of the grains of the surface layer 22 (and of the second surface layer, if it is present) which is of interest for improving the thermal conductivity properties of the composite structure 100 .
  • step d) of transfer can comprise a step of reconditioning the remainder 1' of the donor substrate with a view to reuse as donor substrate 1 for a new composite structure 100 .
  • Mechanical and/or chemical treatments similar to those applied to the composite structure 100, can be implemented at the level of the front face a of the remaining substrate 1'.
  • the reconditioning step can also comprise one or more treatments of the edges of the remaining substrate 1' and/or of its rear face 1'b, by mechanical-chemical polishing, by mechanical rectification, and/or by dry or wet chemical etching.
  • the invention also relates to the support substrate 20, resulting from steps a) and b) of the manufacturing method detailed above (FIG. 2b), which comprises:
  • an initial substrate 21 comprising grains of silicon carbide, said grains having an average size greater than 0.5 ⁇ m,
  • a layer of the same nature as the surface layer 22 can also be present on the rear face and the edges of the initial substrate 21, and allow the encapsulation of said substrate 21: a low quality of the initial substrate (for example sintered substrate) can thus be chosen to limit the costs of the support substrate 20.
  • the free surface 22a of the superficial layer of the support substrate 20 has a roughness of less than Inm RMS, or even less than or equal to 0.5 nm RMS, and less than 10 defects/ cm 2 , or even less than 1 defect/cm 2 , by measuring defectivity by reflection microscopy in a dark field, at a threshold of 0.5 ⁇ m.
  • These characteristics make the support substrate 20 particularly suitable for the implementation of an assembly step by bonding by molecular adhesion, between a useful layer 10 (or a donor substrate 1) in monocrystalline silicon carbide (or in p-SiC when a second surface layer is present) and the front face 22a in p-SiC with nano-grains.
  • the invention relates to the composite structure 100 resulting from the aforementioned manufacturing process, which comprises:
  • Such a composite structure 100 is extremely robust to heat treatments at very high temperatures likely to be applied to improve the quality of the useful layer 10 or to manufacture components on and/or in said layer 10.
  • the composite structure 100 according to the invention is particularly suitable for producing one (or more) high-voltage microelectronic component(s), such as for example Schottky diodes, MOSFET transistors, etc.
  • the composite structure 100 responds more generally to power microelectronic applications, by allowing a excellent vertical electrical conductivity, good thermal conductivity and providing a useful layer of high quality c-SiC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Products (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d'un substrat initial (en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne, dans le plan de ladite face avant, est supérieure à 0,5µm; b) une étape de formation d'une couche superficielle en carbure de silicium poly-cristallin, sur le substrat initial, pour former le substrat support, la couche superficielle étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50µm; c) une étape de préparation d'une surface libre de la couche superficielle du substrat support pour obtenir une rugosité inférieure à 1nm RMS; d) une étape de transfert de la couche utile sur le substrat support, basée sur un collage par adhésion moléculaire, la couche superficielle se trouvant disposée entre la couche utile et le substrat initial. L'invention concerne en outre le substrat support en carbure de silicium poly-cristallin, et la structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support.

Description

DESCRIPTION
TITRE : STRUCTURE COMPOS ITE COMPRENANT UNE COUCHE UTILE EN S IC MONOCRI STALLIN SUR UN SUBSTRAT SUPPORT EN S IC POLY-CRI STALLIN
ET PROCEDE DE FABRICATION DE LADITE STRUCTURE
DOMAINE DE L' INVENTION
La présente invention concerne le domaine des matériaux semi - conducteurs pour composants microélectroniques . Elle concerne en particulier une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, et un procédé de fabrication de ladite structure composite . L' invention concerne également le substrat support en carbure de silicium poly- cristallin .
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
Le SiC est de plus en plus largement utilisé pour la fabrication de dispositifs de puissance innovants , pour répondre aux besoins de domaines montants de l ' électronique , comme notamment les véhicules électriques .
Les dispositifs de puissance et les systèmes intégrés d ' alimentation basés sur du carbure de silicium monocristallin peuvent gérer une densité de puissance beaucoup plus élevée par rapport à leurs homologues traditionnels en silicium, et ce avec des dimensions de zone active inférieures . Pour limiter encore les dimensions des dispositifs de puissance sur Sic, il est avantageux de fabriquer des composants verticaux plutôt que latéraux . Pour cela, une conduction électrique verticale , entre une électrode disposée en face avant de la structure Sic et une électrode disposée en face arrière , doit être autorisée par ladite structure . Les substrats en SiC monocristallin destinés à l'industrie microélectronique restent néanmoins chers et difficiles à approvisionner en grande taille. Il est donc avantageux de recourir à des solutions de transfert de couches minces, pour élaborer des structures composites comprenant typiquement une couche utile (la couche mince) en SiC monocristallin (c-SiC) sur un substrat support plus bas coût, monocristallin (c-SiC) ou poly-cristallin (p-SiC) . Une solution de transfert de couche mince bien connue est le procédé Smart Cut®, basé sur une implantation d'ions légers et sur un assemblage, par collage direct, au niveau d'une interface de collage. L'interface de collage doit présenter une résistivité aussi faible que possible, préférentiellement inférieure à 1 mohm.cm2, voire inférieure à 0,1 mohm.cm2.
De nombreuses solutions de l'état de la technique proposent de réaliser un collage conducteur à partir de couches métalliques déposées sur les surfaces à assembler. Par exemple, la publication de Letertre (« Silicon carbide and related materials », Material Science Forum - vol 389-393, avril 2002) ou le document US7208392, décrit le dépôt d'une couche de tungstène et d'une couche de silicium, pour former une couche intermédiaire conductrice à base de siliciure de tungstène (WSi2) . Un inconvénient de cette approche peut venir de la formation de trous (« voids ») dans cette couche intermédiaire, du fait de la contraction du siliciure par rapport aux matériaux initialement déposés : cela peut notamment affecter la qualité de la couche semi-conductrice superficielle et potentiellement de la structure semi-conductrice dans son ensemble. De plus, avec ce type de couche intermédiaire, il apparait difficile d'abaisser la résistivité de l'interface de collage au niveau requis par des applications nécessitant une très bonne conduction électrique verticale. I l est également envisageable d' assembler directement entre elles les surfaces Sic de la couche utile et du substrat support , mais cela reste difficile , en particulier lorsqu' un substrat support poly-cristallin est impliqué , en vue d' un transfert de couche utile monocristalline , par collage direct , avec la qualité d' interface de collage requise ( faible densité de défauts , forte énergie de collage , très faible résistivité ) . G . Chichignoud et al ("Processing of poly-SiC substrate with large grains for wafer bonding" - Materials Science Forum, vols 527 - 529 , p71 -74 ( 2006 ) ) propose le transfert d' une couche SiC monocristalline sur un substrat support SiC poly-cristallin qui présente des propriétés thermiques et électriques favorables aux applications microélectroniques de puissance , et des propriétés physiques ( rugosité de surface , courbure ) compatibles avec un collage direct . Les grains du poly-cristal SiC sont choisis de grande dimension ( typiquement supérieure à 1 cm) et le polissage mécano-chimique de préparation de surface avant assemblage permet d' atteindre des rugosités moyennes inférieures à 5nm .
Le document EP3441506 propose un substrat support en p-SiC sur lequel peut être reportée une couche semi-conductrice en c-SiC, via un collage direct . Le substrat support comprend des grains de taille moyenne de l ' ordre de 10pm et présente un taux de variation de la taille de grain entre ses faces avant et arrière , ramené à son épaisseur, inférieur ou égal à 0 , 43% ; cette dernière caractéristique permet de limiter la contrainte résiduelle dans le substrat support et donc sa courbure . Une rugosité moyenne inférieure à Inm est atteinte au niveau de la surface du substrat support à assembler avec la couche en c-SiC .
Avec des substrats supports en p-SiC tels que proposés dans les deux documents ci-dessus , la demanderesse a néanmoins remarqué qu' il demeure des résidus de reliefs (en creux ou bosses ) , dus à des enlèvements irréguliers au niveau des régions inter-grains ou à des arrachements de tout ou partie des grains en surface : cela affecte la qualité de l ' interface de collage (défauts de collage ) et donc les performances globales de la structure composite obtenue .
OBJET DE L' INVENTION
La présente invention propose une solution alternative aux solutions de l ' état de la technique , visant à remédier à tout ou partie des inconvénients précités . Elle concerne un procédé de fabrication d' une structure composite comprenant une couche utile en SiC monocristallin transférée sur un substrat support en SiC poly-cristallin ; l ' invention concerne également ledit substrat support et la structure composite obtenue .
BREVE DESCRIPTION DE L' INVENTION
L' invention concerne un procédé de fabrication d' une structure composite comprenant une couche utile en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d' un substrat initial en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne , dans le plan de ladite face avant , est supérieure à 0 , 5pm ; b) une étape de formation d' une couche superficielle en carbure de silicium poly-cristallin, sur le substrat initial , pour former le substrat support , la couche superficielle étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50pm ; c) une étape de préparation d' une surface libre de la couche superficielle du substrat support pour obtenir une rugosité inférieure à Inm RMS ; d) une étape de transfert de la couche utile sur le substrat support, basée sur un collage par adhésion moléculaire, la couche superficielle se trouvant disposée entre la couche utile et le substrat initial.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• l'étape a) est opérée par une technique de dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1500°C ;
• l'étape a) est opérée par une technique de frittage ou par une technique de dépôt physique en phase vapeur ;
• l'étape b) comprend un dépôt d'une couche en carbure de silicium poly-cristallin et est opérée par une technique de dépôt chimique en phase vapeur à une température inférieure ou égale à 1100°C, voire inférieure ou égale à 1000°C ;
• l'étape b) est réalisée dans le même équipement que l'étape a) et à la suite de celle-ci, sans ramener le substrat initial à l'atmosphère ambiante ;
• l'étape b) comprend un dépôt d'une couche en carbure de silicium amorphe sur le substrat initial et un recuit de recristallisation, pour former la couche superficielle en carbure de silicium poly-cristallin ;
• la couche superficielle formée à l'étape b) présente une concentration en dopants comprise entre lE18/cm3 et 1 E 21 / cm3 ;
• l'étape c) comprend un polissage mécano-chimique de la couche superficielle, impliquant un enlèvement compris entre 1 et 10 fois la taille moyenne des grains constituant ladite couche superficielle ;
• l'étape d) comprend les phases suivantes : dl) la fourniture d'un substrat donneur ; d2 ) l ' introduction d' espèces légères dans le substrat donneur pour former un plan fragile enterré délimitant , avec une face avant du substrat donneur, la couche utile à transférer ; d3 ) l ' assemblage de la face avant du substrat donneur sur le substrat support , par collage par adhésion moléculaire ; d4 ) la séparation le long du plan fragile enterré menant au report de la couche utile sur le substrat support ;
• le procédé de fabrication comprend la formation d' une deuxième couche superficielle , de même nature que la couche superficielle , sur la face avant du substrat donneur, avant ou après la phase d2 ) ;
• l ' étape d) comprend, avant la phase d3 ) d' assemblage , le dépôt d' un film additionnel en un matériau métallique ou en silicium sur la couche superficielle du substrat support et/ou sur la face avant du substrat donneur .
L' invention concerne également un substrat support en carbure de silicium poly-cristallin comprenant : un substrat initial comportant des grains de carbure de silicium, lesdits grains présentant une taille moyenne supérieure à 0 , 5p.m,
- une couche superficielle disposée au moins sur une face avant du substrat initial , comportant des grains de carbure de silicium dont la taille moyenne est inférieure à 500nm, et présentant une épaisseur comprise entre 50nm et 50pm .
Selon d' autres caractéristiques avantageuses et non limitatives de l ' invention, prises seules ou selon toute combinaison techniquement réalisable : une surface libre de la couche superficielle présente une rugosité inférieure à Inm RMS et moins de 1 défaut/cm2 , par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0,5pm ;
• l'épaisseur de la couche superficielle est comprise entre 200nm et 5pm ;
• la couche superficielle présente une concentration en dopants comprise entre lE18/cm3 et lE21/cm3.
Enfin, l'invention concerne une structure composite comprenant :
- le substrat support tel que précité,
- une couche utile en carbure de silicium monocristallin disposée sur la couche superficielle.
La structure composite peut en outre comprendre au moins un dispositif de puissance sur ou dans la couche utile.
BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente une structure composite élaborée selon un procédé de fabrication conforme à l'invention ;
[Fig. 2a]
[Fig. 2b]
[Fig. 2c]
[Fig. 2d] Les figures 2a à 2d présentent des étapes d'un procédé de fabrication conforme à l'invention ;
[Fig. 3a]
[Fig. 3b]
[Fig. 3c] [Fig. 3d] Les figures 3a à 3d présentent des étapes d'un mode préféré du procédé de fabrication conforme à l'invention.
Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
DESCRIPTION DETAILLEE DE L'INVENTION
La présente invention concerne un procédé de fabrication d'une structure composite 100 comprenant une couche utile 10 en carbure de silicium monocristallin (« c-SiC » sera utilisé par la suite pour parler de carbure de silicium monocristallin) disposée sur un substrat support 20 (figure 1) . Le substrat support 20 est en carbure de silicium poly-cristallin (« p-SiC » sera utilisé pour parler de SiC poly-cristallin) . Notons que, pour l'élaboration de composants microélectroniques sur et/ou dans la couche utile 10 de la structure composite 100, il est habituellement souhaité que la face libre de la couche utile 10 en c-SiC soit une face silicium.
Le procédé comprend en premier lieu une étape a) de fourniture d'un substrat initial 21 en carbure de silicium poly-cristallin, destiné à procurer ses propriétés mécaniques au substrat support 20 (figure 2a) . En d'autres termes, le substrat initial 21 représente la part majoritaire de l'épaisseur du substrat support 20. Il se présente préférentiellement sous la forme d'une plaquette de diamètre 100mm ou 150mm voire 200mm, avec une face avant 21a et une face arrière 21b, et d' épaisseur comprise typiquement entre 200pm et 800p.m .
Le substrat initial 21 poly-cristallin comporte des grains de carbure de silicium de type 4H, 6H et/ou 3C . Les grains présentent une taille moyenne , dans le plan de la face avant 21a, supérieure à 0 , 5pm, typiquement comprise entre Ipm et 10 ,m . La taille d' un grain, délimité par les j oints de grain, correspond à la plus grande dimension dudit grain, dans le plan de la face avant 21a . On définit la taille moyenne des grains par la moyenne des tailles des différents grains dans le plan de la face avant 21a . Les grains de très petite taille , typiquement inférieure à 50nm, sont préférentiellement exclus de la mesure pour limiter les incertitudes de mesure . Pour mesurer les dimensions des grains ou distances entre j oints de grain , il est possible de se baser sur des images obtenues par microscopie électronique à balayage (MEB) classique ou impliquant une diffraction électronique (EBSD « Electron Back Scattered Diffraction ») . I l est également envisageable d' utiliser des cristallographies par rayons X .
Les grains de p-SiC de grandes dimensions sont favorables à une bonne conductivité thermique et sont donc préférés pour le substrat initial 21 . Pour les applications visées ( composants électroniques verticaux) , une conductibilité thermique supérieure à 200W/m/K, préférentiellement supérieure à 250W/m/K, et une résistivité inférieure à l OmOhm . cm, préférentiellement inférieure à 5m0hm . cm, sont attendues pour le substrat support
20 ; de telles caractéristiques électrique et thermique sont donc choisies pour le substrat initial 21 . Le substrat initial
21 présente préférentiellement une concentration en dopants comprise entre lE18 /cm3 et lE21 /cm3 , typiquement comprise entre lE19/cm3 et lE20 /cm3 . Même si des dopants de type p et n peuvent être envisagés , il est habituel , pour les dispositifs électroniques qui seront élaborés sur la structure composite 100, de mettre en œuvre des dopants de type n, par exemple dopants azote.
L'étape a) peut être opérée par des techniques connus de l'état de l'art, telles que le frittage, le dépôt physique en phase vapeur (PVD) ou encore le dépôt chimique en phase vapeur (CVD) . Les substrats frittés sont avantageux du fait de leur coût relativement limité. La technique de dépôt CVD est avantageuse en ce qu'elle permet l'obtention de substrats en p-SiC de bonne qualité et de grand diamètre ; le dépôt est préférentiellement effectué à une température comprise entre 1100°C et 1500°C.
La demanderesse a effectué de nombreux essais de préparation de la surface d'un substrat initial 21 tel que précité, en vue d'un transfert de couche utile sur sa face avant 21a. La rugosité RMS initiale typique en face avant du substrat initial 21 peut varier de quelques nanomètres à quelques micromètres (mesure par microscopie à force atomique AFM, sur des scans de 20pm x 20pm) , selon les techniques d'élaboration et les traitements de lissage appliqués par le fournisseur. Un polissage mécano-chimique est nécessaire pour réduire cette rugosité (visée en-dessous de Inm RMS, voire en-dessous de 0,5nm RMS) , de manière à assurer une excellente qualité de collage direct par adhésion moléculaire, et par suite une excellente qualité de couche utile 10 transférée .
Il est connu que le SiC est un matériau difficile à polir du fait de sa dureté. La demanderesse a en outre observé que le polissage d'une surface en p-SiC génère des arrachements locaux de grains ou de portions de grains qui laissent des trous et autres défauts sur la face polie. Même si la rugosité, très localement, peut atteindre après polissage les valeurs visées, à l'échelle du substrat, la densité de trous et autres défauts de surface reste élevée. Pour adresser ce problème de défectivité, le procédé de fabrication selon la présente invention comprend une étape b) de formation, sur le substrat initial 21, d'une couche superficielle 22 en carbure de silicium poly-cristallin de morphologie particulière, pour permettre une préparation de surface adaptée à un collage par adhésion moléculaire de bonne qualité, mais sans dégrader significativement les propriétés thermiques et électriques attendues du substrat support 20 (figure 2b) . Le substrat support 20 formé inclut le substrat initial 21 et la couche superficielle 22, et présente une face avant 22a (la face libre de la couche superficielle 22) et une face arrière 21b (la face arrière du substrat initial 21) .
Notons qu'une couche, de même nature que la couche superficielle 22, pourrait éventuellement être également déposée sur la face arrière 21b du substrat initial 21 (non représenté) , notamment pour éviter d' impacter la courbure du substrat initial 21.
La couche superficielle 22 est formée sur la face avant 21a du substrat initial 21, sans étape préalable de polissage ; la rugosité du substrat initial 21, au moment du dépôt de l'étape b) est donc typiquement comprise entre lOnm et 3000nm RMS . L'épaisseur de la couche superficielle 22, comprise entre 50nm et 50pm, typiquement comprise entre lOOnm et 5pm, est ajustée en fonction de la rugosité du substrat initial 21. Pour une rugosité dudit substrat 21 de l'ordre de 15nm RMS, l'épaisseur de la couche superficielle 22 est préférentiellement choisie entre 200nm et 500nm.
La couche superficielle 22 est composée de grains de carbure de silicium de type 4H, 6H et/ou 3C. Ces grains présentent une taille moyenne inférieure à 500 nm, voire inférieure à lOOnm, typiquement comprise entre lOnm et lOOnm. La taille d'un grain, délimité par les joints de grain, correspond à la plus grande dimension dudit grain, dans le plan de la surface libre de la couche superficielle 22. On définit la taille moyenne des grains par la moyenne des tailles des différents grains dans ledit plan.
La couche superficielle 22 en p-SiC présente avantageusement une concentration en dopants, de type p ou n, comprise entre lE18/cm3 et lE21/cm3, typiquement comprise entre lE19/cm3 et lE20/cm3. Le type et le niveau de dopage de la couche superficielle 22 sont en général choisis respectivement identique et supérieur à ceux du substrat initial 21.
Selon un premier mode de réalisation, l'étape b) comprend un dépôt de carbure de silicium sous forme poly-cristalline pour former la couche superficielle 22.
Avantageusement, ledit dépôt est opéré par une technique de dépôt chimique en phase vapeur, en particulier à faible pression (LPCVD) et à une température inférieure ou égale à 1100°C, voire inférieure ou égale à 1000°C. En abaissant la température de dépôt, la diffusion de surface diminue, provoquant une augmentation du nombre de sites de nucléation : cela favorise la formation de très petits grains de p-SiC. L'épaisseur de la couche superficielle 22 demeurant en général faible (typiquement inférieure à 5pm) , la taille moyenne des grains peut être aisément maintenue inférieure à 500nm, voire inférieure à lOOnm. Les précurseurs peuvent être choisis parmi le methylsilane, le diméthyldichlorosilane ou encore le dichlorosilane et i-butane, préférentiellement avec un rapport C/Si supérieur à 1.
Bien sûr, d'autres températures peuvent être mises en œuvre pour le dépôt de p-SiC, par exemple inférieures à 1400°C, à condition de respecter la taille de grains précitée.
Même si l'étape b) a été décrite comme réalisée sur le substrat initial 21, à l'issue de l'étape a) , il est envisageable qu'elle soit effectuée avec la même technique de dépôt et dans le même équipement que l'étape a) , et à la suite de celle-ci, sans ramener le substrat initial 21 à l'atmosphère ambiante.
Selon un deuxième mode de réalisation, l'étape b) comprend un dépôt de carbure de silicium sous forme amorphe, puis un recuit de recristallisation sous forme poly-cristalline pour former la couche superficielle 22.
Le dépôt de SiC amorphe peut être effectué par une technique de dépôt chimique en phase vapeur (par exemple, assisté par plasma PECVD, ou assisté par injection liquide directe DLI-CVD) , par une technique de dépôt physique en phase vapeur, ou par toute autre technique connue. Le recuit de recristallisation est ensuite réalisé à une température typiquement supérieure à 900°C, préférentiellement supérieure ou égale à 1100°C, à 1200°C, voire à 1400°C. Ce recuit est opéré de manière à obtenir une couche superficielle 22 composée de grains de carbure de silicium de type 4H, 6H et/ou 3C présentant une taille moyenne inférieure à 500 nm, voire inférieure à lOOnm, typiquement comprise entre lOnm et lOOnm.
Revenant à la description générale du procédé, ce dernier comprend ensuite une étape c) de préparation de la surface libre 22a de la couche superficielle 22 pour obtenir une rugosité inférieure ou égale à Inm RMS, avantageusement inférieure ou égale à 0,5nm RMS (figure 2c) .
L'étape c) peut être opérée de différentes manières :
- par lissage chimique (gravure sèche ou humide) ,
- par traitement thermique dans une gamme de températures et une atmosphère aptes à lisser la surface de la couche superficielle 22,
- par polissage mécano-chimique, selon les procédés classiques de polissage du carbure de silicium,
- ou encore par polissage mécanique (rodage fin appelé « fine grinding ») . En référence à cette dernière option, la taille nanométrique des grains p-SiC de la couche superficielle 22 est favorable en ce qu'elle est très inférieure à la longueur de planarisation typique des techniques de polissage mécano-chimique, de l'ordre de 1 jim .
Lorsque l'étape c) est basée sur un polissage mécano-chimique de la couche superficielle 22, elle implique typiquement un enlèvement compris entre 1 et 10 fois la taille moyenne des grains de la couche superficielle 22, selon la rugosité du substrat initial 21 et l'épaisseur de couche superficielle 22 déposée .
L'étape c) permet l'obtention d'une rugosité inférieure ou égale à Inm RMS, préférentiellement inférieure ou égale à 0,5nm RMS, par exemple de l'ordre de 0,lnm à 0,5nm RMS, sur des gammes de longueur d'onde spatiale allant de quelques dizaines de nanomètres à quelques dizaines de micromètres. Un nettoyage classique (de type chimique avec potentiellement un brossage) , après l'étape de lissage, est appliqué au substrat support 20 : le niveau de défectivité obtenu est très faible, avec moins de
10 défauts/cm2, préférentiellement, moins de 1 défaut/cm2, par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0,5pm.
Le procédé comprend enfin une étape d) de transfert d'une couche utile 10 en carbure de silicium monocristallin sur le substrat support 20, basée sur un collage par adhésion moléculaire : la couche superficielle 22 se trouve alors disposée entre la couche utile 10 et le substrat initial 21 (figure 2d) .
11 est à noter qu'une deuxième couche superficielle peut être formée, préalablement au collage par adhésion moléculaire, sur la face de la couche utile 10 destinée à être collée sur le substrat support 20. Cela présente l'avantage d'assembler des couches (la couche superfic .elle 22 et la deuxième couche superficielle) de même nature, à savoir en p-SiC à nano-grains ; une telle configuration peut améliorer la qualité du collage direct .
Il existe différentes options, connues de l'état de la technique pour effectuer un transfert de couche, qui ne seront pas décrites ici de manière exhaustive.
Selon un mode préféré, l'étape d) du procédé implique une implantation d'espèces légères selon le principe du procédé Smart Cut®.
Dans une première phase dl) , un substrat donneur 1 en carbure de silicium monocristallin, dont sera issue la couche utile 10, est fourni (figure 3a) . Le substrat donneur 1 se présente préférentiellement sous la forme d'une plaquette de diamètre 100mm ou 150mm voire 200mm (identique à celui du substrat support 20) et d'épaisseur comprise typiquement entre 300pm et 800pm. Il présente une face avant la et une face arrière 1b. La rugosité de surface de la face avant la est avantageusement choisie inférieure à Inm RMS, voire inférieure à 0,5nm RMS, mesurée par microscopie à force atomique (AFM) sur un scan de 20pm x 20pm. De manière à obtenir une face libre silicium pour la couche utile 10 dans la structure composite 100, on choisira comme face avant la du substrat donneur 1 une face carbone. Le substrat donneur 1 peut être de polytype 4H ou 6H, et présenter un dopage de type n ou p, en fonction des besoins des composants qui seront élaborés sur et/ou dans la couche utile 10 de la structure composite 100.
Une deuxième phase d2) correspond à l'introduction d'espèces légères dans le substrat donneur 1 pour former un plan fragile enterré 11 délimitant, avec une face avant du substrat donneur 1, la couche utile 10 à transférer (figure 3b) . Les espèces légères sont préférentiellement de l'hydrogène, de l'hélium ou une co-implantation de ces deux espèces, et sont implantées à une profondeur déterminée dans le substrat donneur 1, cohérente avec l'épaisseur de la couche utile 10 visée. Ces espèces légères vont former, autour de la profondeur déterminée, des microcavités distribuées dans une fine couche parallèle à la surface libre la du substrat donneur 1, soit parallèle au plan (x,y) sur les figures. On appelle cette fine couche le plan fragile enterré 11, par souci de simplification.
L'énergie d'implantation des espèces légères est choisie de manière à atteindre la profondeur déterminée. Par exemple, des ions hydrogène seront implantés à une énergie comprise entre 10 keV et 250 keV, et à une dose comprise entre 5E16/cm2 et lE17/cm2, pour délimiter une couche utile 10 présentant une épaisseur de l'ordre de lOOnm à 1500nm. Notons qu'une couche de protection pourra être déposée sur la face avant la du substrat donneur 1, préalablement à l'étape d'implantation ionique. Cette couche de protection peut être composée par un matériau tel que l'oxyde de silicium ou le nitrure de silicium par exemple. Elle est retirée préalablement à la phase suivante.
Optionnellement , comme cela a été évoqué précédemment, une deuxième couche superficielle (de même nature que la couche superficielle 22) peut être formée sur la face avant la du substrat donneur 1, avant ou après la deuxième phase d2) d'introduction des espèces légères. La formation et la préparation de cette deuxième couche superficielle pourront être faites dans les conditions précitées des étapes b) et c) .
Dans le cas où la deuxième couche superficielle est formée avant la phase d2) , l'énergie d'implantation (et potentiellement la dose) des espèces légères sera ajustée à la traversée de cette couche supplémentaire. Dans le cas où la deuxième couche superficielle est formée après la phase d2) , on prendra soin de former cette deuxième couche superficielle en appliquant un budget thermique inférieur au budget thermique de bullage, ledit budget thermique de bullage correspondant à l'apparition de cloques à la surface du substrat donneur 1 du fait d'une croissance et d'une mise sous pression trop importante des microcavités dans le plan fragile enterré 11.
L'étape d) de transfert comprend ensuite une troisième phase d3) d'assemblage de la face avant la du substrat donneur 1 sur la face avant 22a du substrat support 20, par collage par adhésion moléculaire, le long d'une interface de collage 3 (figure 3c) . Comme cela est bien connu en soi, le collage direct par adhésion moléculaire ne nécessite pas une matière adhésive, des liaisons s'établissant à l'échelle atomique entre les surfaces assemblées. Plusieurs types de collage par adhésion moléculaire existent, qui diffèrent notamment par leurs conditions de température, de pression, d'atmosphère ou de traitements préalables à la mise en contact des surfaces. On peut citer le collage à température ambiante avec ou sans activation préalable par plasma des surfaces à assembler, le collage par diffusion atomique (« Atomic diffusion bonding » ou ADB selon la terminologie anglo-saxonne) , le collage avec activation de surface (« Surface-activated bonding » ou SAB) , etc.
La phase d3) d' assemblage peut comprendre, préalablement à la mise en contact des faces la, 22a à assembler, des séquences classiques de nettoyages par voie chimique (par exemple, nettoyage RCA) , d'activation de surface (par exemple, par plasma oxygène ou azote) ou autres préparations de surface (telles que le nettoyage par brossage (« scrubbing ») ) , susceptibles de favoriser la qualité de l'interface de collage 3 (faible défectivité, forte énergie d'adhésion) .
Le faible niveau de rugosité et de défectivité de la face avant 22a du substrat support 20 (du fait de la préparation de surface de la couche superficielle 22) est particulièrement avantageux pour l'obtention d'une haute qualité d'interface de collage 3. Dans le cas où le substrat donneur 1 est également muni d'une deuxième couche superficielle de même nature que la couche superficielle 22 du substrat support 20, la qualité du collage direct peut encore être améliorée du fait de l'assemblage de deux surfaces de même nature poly-cristalline, voire de même polytype, préférentiellement 3C.
De manière optionnelle, l'étape d) comprend, avant la phase d3) d'assemblage, le dépôt d'un film additionnel en un matériau métallique ou en silicium amorphe ou poly-cristallin, sur la face avant 22a préparée de la couche superficielle 22 et/ou sur la face avant du substrat donneur 1. Le matériau métallique pourra être choisi parmi le tungstène, le nickel, le titane, etc. La rugosité de surface de la face libre 22a de la couche superficielle 22 étant très faible, l'épaisseur de ce film additionnel est avantageusement limitée, typiquement entre quelques nanomètres et quelques dizaines de nanomètres. Son objectif est essentiellement de favoriser l'énergie de collage (notamment dans la gamme de températures intermédiaires, inférieures à 1100°C) , du fait de la formation de liaisons covalentes à plus basses températures que dans le cas de deux surfaces Sic assemblées directement ; un autre avantage de ce film additionnel peut être d'améliorer la conduction électrique verticale de l'interface de collage 3.
Enfin, une quatrième étape d4) comprend la séparation le long du plan fragile enterré 11, qui mène au report de la couche utile 10 sur le substrat support 20 (figure 3d) .
La séparation le long du plan fragile enterré 11 s'opère habituellement par l'application d'un traitement thermique à une température comprise entre 800°C et 1200°C. Un tel traitement thermique induit le développement des cavités et microfissures dans le plan fragile enterré 11, et leur mise sous pression par les espèces légères présentes sous forme gazeuse , j usqu' à la propagation d' une fracture le long dudit plan fragile 11 . Alternativement ou con ointement , une sollicitation mécanique peut être appliquée à l ' ensemble collé et en particulier au niveau du plan fragile enterré 11 , de manière à propager ou aider à propager mécaniquement la fracture menant à la séparation . A l ' issue de cette séparation, on obtient d' une part la structure semi-conductrice 100 comprenant le substrat support 20 et la couche utile 10 transférée en SiC monocristallin, et d' autre part , le reste 1 ' du substrat donneur . Le niveau et le type de dopage de la couche utile 10 sont définis par le choix des propriétés du substrat donneur 1 ou peuvent être aj ustés ultérieurement via les techniques connues de dopage de couches semi-conductrices .
La surface libre 10a de la couche utile 10 est habituellement rugueuse après séparation : par exemple , elle présente une rugosité comprise entre 5nm et l O Onm RMS (AFM, scan 20pm x 20pm) . Des phases de nettoyage et/ou de lissage peuvent être appliquées pour restaurer un bon état de surface ( typiquement , une rugosité inférieure à quelques angstroms RMS sur un scan de 20pm x 20pm par AFM) . En particulier, ces phases peuvent comprendre un traitement de lissage mécano-chimique de la surface libre de la couche utile 10 . Un enlèvement compris entre 50nm et 300nm permet de restaurer efficacement l ' état de surface de ladite couche 10 . Elles peuvent également comprendre au moins un traitement thermique à une température comprise entre 1300 ° C et 1800 ° C . Un tel traitement thermique est appliqué pour évacuer les espèces légères résiduelles de la couche utile 10 et pour favoriser le réarrangement du réseau cristallin de la couche utile 10 . I l permet en outre de renforcer l ' interface de collage 3 . Un traitement thermique dans cette gamme de température peut également induire une augmentation de la taille des grains de la couche superficielle 22 (et de la deuxième couche superficielle , si elle est présente ) ce qui présente un intérêt pour améliorer les propriétés de conductivité thermique de la structure composite 100 .
Enfin, notons que l ' étape d) de transfert peut comprendre une étape de reconditionnement du reste 1 ' du substrat donneur en vue d' une réutilisation en tant que substrat donneur 1 pour une nouvelle structure composite 100 . Des traitements mécaniques et/ou chimiques , similaires à ceux appliqués à la structure composite 100 , peuvent être mis en œuvre au niveau de la face avant l ' a du substrat restant 1 ' . L' étape de reconditionnement peut également comprendre un ou plusieurs traitements des bords du substrat restant 1 ' et/ou de sa face arrière l ' b, par polissage mécano-chimique , par rectification mécanique , et/ou par gravure chimique sèche ou humide .
L' invention concerne également le substrat support 20 , issu des étapes a) et b) du procédé de fabrication détaillé précédemment ( figure 2b) , qui comprend :
- un substrat initial 21 comportant des grains de carbure de silicium, lesdits grains présentant une taille moyenne supérieure à 0 , 5pm,
- une couche superficielle 22 disposée au moins sur une face avant du substrat initial 21 , comportant des grains de carbure de silicium dont la taille moyenne est inférieure à 500nm, préférentiellement inférieure à l O Onm, et présentant une épaisseur comprise entre 50nm et 50pm, préférentiellement entre l O Onm et 5pm, voire entre 200nm et 500nm .
Comme évoqué en référence au procédé de fabrication, une couche de même nature que la couche superficielle 22 peut également être présente sur la face arrière et les bords du substrat initial 21 , et permettre l ' encapsulation dudit substrat 21 : une faible qualité du substrat initial (par exemple substrat fritté) peut ainsi être choisie pour limiter les coûts du substrat support 20.
Après l'étape c) du procédé de fabrication (figure 2c) , la surface libre 22a de la couche superficielle du substrat support 20 présente une rugosité inférieure Inm RMS, voire inférieure ou égale à 0,5nm RMS, et moins de 10 défauts/cm2, voire moins de 1 défaut/cm2, par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0,5pm. Ces caractéristiques rendent le substrat support 20 particulièrement adapté à la mise en œuvre d'une étape d'assemblage par collage par adhésion moléculaire, entre une couche utile 10 (ou un substrat donneur 1) en carbure de silicium monocristallin (ou en p-SiC lorsqu'une deuxième couche superficielle est présente) et la face avant 22a en p-SiC à nano-grains.
Enfin, l'invention concerne la structure composite 100 issue du procédé de fabrication précité, qui comprend :
- le substrat support 20 tel que précité,
- une couche utile 10 en carbure de silicium monocristallin disposée sur la couche superficielle 22.
Une telle structure composite 100 est extrêmement robuste aux traitements thermiques à très hautes températures susceptibles d'être appliqués pour améliorer la qualité de la couche utile 10 ou pour fabriquer des composants sur et/ou dans ladite couche 10.
La structure composite 100 selon l'invention est particulièrement adaptée pour l'élaboration d'un (ou plusieurs) composant (s) microélectronique ( s ) à haute tension, tels que par exemple des diodes Schottky, des transistors MOSFET, etc. La structure composite 100 répond plus généralement aux applications microélectroniques de puissance, en autorisant une excellente conduction électrique verticale, une bonne conductibilité thermique et en procurant une couche utile en c- SiC de haute qualité.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims

23 REVENDICATIONS
1. Procédé de fabrication d'une structure composite (100) comprenant une couche utile (10) en carbure de silicium monocristallin disposée sur un substrat support (20) en carbure de silicium poly-cristallin, le procédé comprenant: a) une étape de fourniture d'un substrat initial (21) en carbure de silicium poly-cristallin, présentant une face avant et comportant des grains dont la taille moyenne, dans le plan de ladite face avant, est supérieure à 0,5pm ; b) une étape de formation d'une couche superficielle (22) en carbure de silicium poly-cristallin, sur le substrat initial (21) , pour former le substrat support (20) , la couche superficielle (22) étant constituée de grains dont la taille moyenne est inférieure à 500nm et présentant une épaisseur comprise entre 50nm et 50pm ; c) une étape de préparation d'une surface libre de la couche superficielle (22) du substrat support (20) pour obtenir une rugosité inférieure à Inm RMS ; d) une étape de transfert de la couche utile (10) sur le substrat support (20) , basée sur un collage par adhésion moléculaire, la couche superficielle (22) se trouvant disposée entre la couche utile (10) et le substrat initial (21) .
2. Procédé de fabrication selon la revendication précédente, dans lequel l'étape a) est opérée par une technique de dépôt chimique en phase vapeur, à une température comprise entre 1100°C et 1500°C.
3. Procédé de fabrication selon la revendication 1, dans lequel l'étape a) est opérée par une technique de frittage ou par une technique de dépôt physique en phase vapeur. Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape b) comprend un dépôt d'une couche en carbure de silicium poly-cristallin et est opérée par une technique de dépôt chimique en phase vapeur à une température inférieure ou égale à 1100°C, voire inférieure ou égale à 1000°C. Procédé de fabrication selon l'une des revendications précédentes, dans lequel, l'étape b) est réalisée dans le même équipement que l'étape a) et à la suite de celle-ci, sans ramener le substrat initial à l'atmosphère ambiante. Procédé de fabrication selon l'une des revendications 1 à 3, dans lequel l'étape b) comprend un dépôt d'une couche en carbure de silicium amorphe sur le substrat initial (21) et un recuit de recristallisation, pour former la couche superficielle (22) en carbure de silicium poly-cristallin. Procédé de fabrication selon l'une des revendications précédentes, dans lequel la couche superficielle (22) formée à l'étape b) présente une concentration en dopants comprise entre lE18/cm3 et lE21/cm3. Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape c) comprend un polissage mécano-chimique de la couche superficielle (22) , impliquant un enlèvement compris entre 1 et 10 fois la taille moyenne des grains constituant ladite couche superficielle (22) . Procédé de fabrication selon l'une des revendications précédentes, dans lequel l'étape d) comprend les phases suivantes : dl) la fourniture d'un substrat donneur (1) ; d2) l'introduction d'espèces légères dans le substrat donneur (1) pour former un plan fragile enterré (11) délimitant, avec une face avant du substrat donneur (1) , la couche utile (10) à transférer ; d3) l'assemblage de la face avant du substrat donneur (1) sur le substrat support (20) , par collage par adhésion moléculaire ; d4) la séparation le long du plan fragile enterré (11) menant au report de la couche utile (10) sur le substrat support (20) . Procédé de fabrication selon la revendication précédente, comprenant la formation d'une deuxième couche superficielle, de même nature que la couche superficielle (22) , sur la face avant du substrat donneur (1) , avant ou après la phase d2) . Procédé de fabrication selon l'une des deux revendications précédentes, dans lequel l'étape d) comprend, avant la phase d3) d'assemblage, le dépôt d'un film additionnel en un matériau métallique ou en silicium sur la couche superficielle (22) du substrat support (20) et/ou sur la face avant du substrat donneur (1) . Substrat support (20) en carbure de silicium poly- cristallin comprenant :
- un substrat initial (21) comportant des grains de carbure de silicium, lesdits grains présentant une taille moyenne supérieure à 0,5pm,
- une couche superficielle (22) disposée au moins sur une face avant du substrat initial (21) , comportant des grains de carbure de silicium dont la taille moyenne est inférieure à 500nm, et présentant une épaisseur comprise entre 50nm et 50pm. 26 Substrat support (20) selon la revendication précédente, dans lequel une surface libre de la couche superficielle (22) présente une rugosité inférieure à Inm RMS et moins de 1 défaut/cm2, par une mesure de défectivité par microscopie par réflexion en champ sombre, à un seuil de 0 , 5pm. Substrat support (20) selon l'une des deux revendications précédentes, dans lequel l'épaisseur de la couche superficielle (22) est comprise entre 200nm et 5pm. Substrat support (20) selon l'une des trois revendications précédentes, dans lequel la couche superficielle (22) présente une concentration en dopants comprise entre lE18/cm3 et lE21/cm3. Structure composite (100) comprenant : le substrat support (20) selon l'une des quatre revendications précédentes, une couche utile (10) en carbure de silicium monocristallin disposée sur la couche superficielle (22) . Structure composite (100) selon la revendication précédente, comprenant en outre au moins un dispositif de puissance sur ou dans la couche utile (10) .
PCT/FR2022/051765 2021-10-05 2022-09-20 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure WO2023057699A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020247014742A KR20240065325A (ko) 2021-10-05 2022-09-20 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
CN202280067416.8A CN118056263A (zh) 2021-10-05 2022-09-20 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2110493A FR3127842A1 (fr) 2021-10-05 2021-10-05 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
FRFR2110493 2021-10-05

Publications (1)

Publication Number Publication Date
WO2023057699A1 true WO2023057699A1 (fr) 2023-04-13

Family

ID=78649447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/051765 WO2023057699A1 (fr) 2021-10-05 2022-09-20 Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Country Status (5)

Country Link
KR (1) KR20240065325A (fr)
CN (1) CN118056263A (fr)
FR (1) FR3127842A1 (fr)
TW (1) TW202320128A (fr)
WO (1) WO2023057699A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151155A1 (en) * 2000-06-16 2005-07-14 S.O.I. Tec Silicon On Insulator Technologies, A French Company Method of fabricating substrates and substrates obtained by this method
US7208392B1 (en) 1999-09-08 2007-04-24 Soitec Creation of an electrically conducting bonding between two semi-conductor elements
EP3441506A1 (fr) 2016-04-05 2019-02-13 Sicoxs Corporation SUBSTRAT DE SiC POLYCRISTALLIN ET PROCÉDÉ POUR SA FABRICATION

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208392B1 (en) 1999-09-08 2007-04-24 Soitec Creation of an electrically conducting bonding between two semi-conductor elements
US20050151155A1 (en) * 2000-06-16 2005-07-14 S.O.I. Tec Silicon On Insulator Technologies, A French Company Method of fabricating substrates and substrates obtained by this method
EP3441506A1 (fr) 2016-04-05 2019-02-13 Sicoxs Corporation SUBSTRAT DE SiC POLYCRISTALLIN ET PROCÉDÉ POUR SA FABRICATION

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHICHIGNOUD G ET AL: "High temperature processing of poly-SiC substrates from the vapor phase for wafer-bonding", SURFACE AND COATINGS TECHNOLOGY, ELSEVIER, NL, vol. 201, no. 7, 20 December 2006 (2006-12-20), pages 4014 - 4020, XP024995930, ISSN: 0257-8972, [retrieved on 20061220], DOI: 10.1016/J.SURFCOAT.2006.08.097 *
G. CHICHIGNOUD ET AL.: "Processing of poly-SiC substrate with large grains for wafer bonding", MATERIALS SCIENCE FORUM, vol. 527-529, 2006, pages 71 - 74, XP055342308, DOI: 10.4028/www.scientific.net/MSF.527-529.71
LETERTRE: "Silicon carbide and related materials", MATERIAL SCIENCE FORUM, vol. 389-393, April 2002 (2002-04-01)

Also Published As

Publication number Publication date
CN118056263A (zh) 2024-05-17
KR20240065325A (ko) 2024-05-14
FR3127842A1 (fr) 2023-04-07
TW202320128A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
FR2953328A1 (fr) Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP4128329B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3103962A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
EP4008020B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2023047035A1 (fr) Procede de fabrication d'un substrat support en carbure de silicium poly-cristallin
WO2023057699A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
WO2021105576A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
WO2023186498A1 (fr) Structure composite comprenant une couche mince monocristalline sur un substrat support en carbure de silicium poly-cristallin et procede de fabrication associe
WO2023052704A1 (fr) Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2023156193A1 (fr) Structure composite et procede de fabrication associe
EP4305660A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
WO2022189732A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4085478B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support
EP4315396A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
WO2022008809A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
WO2022117930A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
FR3117666A1 (fr) Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats
WO2022254131A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees
FR3111232A1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat
FR2938373A1 (fr) Integration d'une couche de diamant polycristallin, notamment dans une structure sod

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22789271

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20247014742

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2022789271

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022789271

Country of ref document: EP

Effective date: 20240506