CN114175212A - 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法 - Google Patents

包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法 Download PDF

Info

Publication number
CN114175212A
CN114175212A CN202080054640.4A CN202080054640A CN114175212A CN 114175212 A CN114175212 A CN 114175212A CN 202080054640 A CN202080054640 A CN 202080054640A CN 114175212 A CN114175212 A CN 114175212A
Authority
CN
China
Prior art keywords
intermediate layer
layer
sic
deposition
initial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080054640.4A
Other languages
English (en)
Inventor
Y·斯奎因
J-M·贝斯奥谢
D·拉迪森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN114175212A publication Critical patent/CN114175212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种制造复合结构的方法，所述复合结构包括布置在多晶SiC载体衬底上的单晶SiC的薄层，所述方法包括：‑提供单晶碳化硅的初始衬底的步骤，‑在高于1000℃的温度下的第一沉积步骤，以在所述初始衬底上形成多晶碳化硅的中间层，所述中间层的厚度大于或等于1.5微米，‑穿过所述中间层植入轻物质的步骤，以形成嵌入所述初始衬底中的脆弱平面，从而形成在嵌入脆弱平面与所述中间层之间的薄层的边界，‑在高于1000℃的温度下的第二沉积步骤，以在中间层上形成多晶碳化硅的附加层，所述中间层和所述附加层形成所述载体衬底，在所述第二沉积步骤期间沿着所述嵌入脆弱平面执行分离。

Description

包括多晶SIC载体衬底上的单晶SIC薄层的复合结构制造方法
技术领域
本发明涉及用于微电子部件的半导体材料领域。本发明具体地涉及用于制造复合结构的方法，该复合结构包括在由多晶碳化硅制成的载体衬底上的单晶碳化硅的薄层。
背景技术
过去几年对碳化硅(SiC)的关注已经显著增加，因为这种半导体材料能够增加处理能量的能力。SiC越来越广泛地用于制造创新型功率器件，以满足电子器件(特别是诸如电动车辆)领域中的日益增长的需要。
基于单晶碳化硅的功率器件和集成电源系统相对于它们的传统硅同系物能够管理高得多的能量密度，并且能够以更小的有源区尺寸来进行管理。为了进一步限制SiC上的功率器件的尺寸，生产竖直部件而不是横向部件是有利的。为此，所述结构必须允许布置在SiC结构的前面上的电极与布置在后面上的电极之间的竖直导电。
然而，旨在用于微电子工业的单晶SiC衬底仍然昂贵且难以以大尺寸供应。因此，有利的是利用薄层转移解决方案来制造复合结构，该复合结构通常包括在较便宜的载体衬底上的单晶SiC薄层。一种公知的薄层转移解决方案是Smart CutTM方法，其基于植入轻离子和通过直接接合来连接。这样的方法使得可以例如制造包括单晶SiC(c-SiC)薄层的复合结构，该单晶SiC(c-SiC)薄层取自c-SiC施主衬底，与由多晶SiC(p-SiC)制成的载体衬底直接接触，并允许竖直导电。然而，通过由c-SiC和p-SiC制成的两个衬底之间的分子粘附来实现高质量的直接接合仍然是困难的，因为管理所述衬底的表面状态和粗糙度是复杂的。
从该方法得出的各种方法也从现有技术中获知。例如，F.Mu等人(ECSTransactions，86(5)3-21，2018)在通过氩轰击激活待连接的表面之后实施直接接合(用于“表面激活接合”的SAB)：在结合之前的这种处理生成非常高密度的悬挂键(danglingbond)，悬挂键促进在连接界面处形成共价键，并因此产生高接合能。然而，该方法具有在单晶SiC供体衬底的表面处生成非晶层的缺点，这不利地影响c-SiC薄层与由p-SiC制成的载体衬底之间的竖直导电。
已经提出了解决该问题的解决方案，特别是在文献EP3168862中，实施将掺杂剂物质植入到所述非晶层中以便恢复其电性能。这种方法的主要缺点是其复杂性以及因此其成本。
还已知文献US8436363，该文献描述了一种制造复合结构的方法，该复合结构包括布置在金属载体衬底上的c-SiC薄层，该金属载体衬底的热膨胀系数与薄层的热膨胀系数匹配。该制造方法包括以下步骤：
-在c-SiC供体衬底中形成掩埋脆弱平面，在所述掩埋脆弱平面与供体衬底的前面之间界定薄层，
-在供体衬底的前面上沉积金属层，例如钨或钼层，以形成具有足够厚度以执行硬化功能的载体衬底，
-沿着掩埋脆弱平面分离，一方面形成包括金属载体衬底和c-SiC薄层的复合结构，另一方面形成c-SiC供体衬底的其余部分。
然而，当形成载体衬底的材料是p-SiC时，这样的制造方法是不兼容的，p-SiC需要在高于1000℃的温度下(例如，在1200℃下)沉积：具体地，在这些高温下，存在于掩埋脆弱平面中的空腔的生长动力学比p-SiC层的生长动力学快，并且在起泡(blistering)开始发生之前没有达到硬化效果所需的厚度，这与竖直地与空腔成直线的层的变形有关。
应注意，在高温(>1000℃)下沉积p-SiC是特别有利的，因为其赋予结构性能(晶粒尺寸、晶体取向等)，所述结构性能有利于良好的导电、良好的导热和非常接近于沉积的p-SiC层上的c-SiC的热膨胀系数：所述性能是针对旨在容纳功率器件的基于SiC的衬底的通常期望的。高沉积温度也是有利的，因为它们允许高生长速度。
发明主题
本发明涉及作为现有技术的解决方案的另选方式的解决方案，并且旨在完全或部分地克服上述缺点。本发明具体地涉及一种用于制造复合结构的方法，该复合结构包括布置在由高温沉积产生的p-SiC制成的载体衬底上的c-SiC薄层。
发明内容
本发明涉及一种制造复合结构的方法，所述复合结构包括布置在由多晶SiC制成的载体衬底上的单晶碳化硅的薄层。所述方法包括：
-提供由单晶碳化硅制成的初始衬底的步骤，
-在高于1000℃的温度下的第一沉积步骤，以在所述初始衬底上形成多晶碳化硅的中间层，所述中间层的厚度大于或等于1.5微米，
-穿过所述中间层植入轻离子物质的步骤，以在所述初始衬底中形成掩埋脆弱平面，在所述掩埋脆弱平面与所述中间层之间界定所述薄层，
-在高于1000℃的温度下的第二沉积步骤，以在中间层上形成多晶碳化硅的附加层，所述中间层和所述附加层形成所述载体衬底，在所述第二沉积步骤期间沿着所述掩埋脆弱平面发生分离。
单独或以根据任何可行的组合考虑根据本发明的其它有利和非限制特征：
·所述第一沉积步骤和所述第二沉积步骤通过化学气相沉积在1000℃至1600℃、优选地1200℃至1600℃的温度下执行；
·第一沉积步骤和第二沉积步骤在相同温度下执行；
·第一沉积步骤和/或第二沉积步骤从氯化前体(chlorinated precursor)开始执行；
·在完成所述第一沉积步骤后，所述中间层的厚度大于或等于3微米，或甚至大于或等于5微米；
·所植入的轻物质选自氢和/或氦；
·氢离子以260keV至2000keV的能量和5E16/cm2至1E17/cm2的剂量植入；
·在所述第一沉积步骤之前，所述方法包括制备所述初始衬底的步骤，所述步骤包括对所述初始衬底的前面进行脱氧的至少一个操作；
·在所述第二沉积步骤之后，所述方法包括施加到复合结构的精加工步骤，所述步骤包括薄层的自由面的化学机械抛光和/或载体衬底的自由面的化学机械抛光；
·薄层和载体衬底的化学机械抛光通过使用双面抛光设备来同时执行。
附图说明
本发明的其它特征和优点将从以下参考附图给出的本发明的详细描述中变得显而易见，在附图中：
[图1]图1示出了按照根据本发明的制造方法来制造的复合结构；
[图2a、图2b、图2c、图2d、图2e、图2f]图2a至图2f示出了根据本发明的制造方法的步骤。
具体实施方式
在说明书中，附图中的相同附图标记将用于相同类型的元件。这些附图是示意表示，出于易读性起见，它们不是按比例绘制的。尤其是，层的沿着z轴的厚度相对于沿着x轴和y轴的横向尺寸不成比例；并且在附图中不必考虑层相对于另一层的相对厚度。
本发明涉及一种制造复合结构1的方法，所述复合结构1包括布置在由多晶SiC制成的载体衬底20上的单晶碳化硅薄层10(图1)。
该方法首先包括提供由单晶碳化硅制成的初始衬底11的步骤(图2a)。贯穿说明书的其余部分，“c-SiC”将用于指单晶碳化硅。
初始衬底11优选地采用直径为100mm或150mm或甚至200mm且厚度通常在300微米至800微米之间的晶片的形状。初始衬底11具有前面11a和后面11b。前面11a的表面粗糙度有利地被选择为低于1nm Ra(平均粗糙度)，这是通过原子力显微镜(AFM)在20微米×20微米的扫描中测量的。
在完成本发明的方法后，将从初始衬底11开始形成复合结构1的c-Si薄层10；因此，初始衬底11的晶体取向、晶体质量和掺杂水平被选择成满足在薄层10上形成的竖直部件的所需规格。通常，由c-SiC制成的初始衬底11具有4H或6H多型体(polytype)，相对于<11-20>晶轴的边料角(offcut angle)小于4.0°±0.5°，并且微管密度小于或等于5/cm2，或甚至1/cm2。N-(氮-)掺杂的，其优选地表现出0.015ohm.cm至0.030ohm.cm的电阻率。可选地，根据部件对这些缺陷的敏感性，可以选择表现出低密度BPD(基面位错)(通常低于或等于1500/cm2)的初始衬底11。
另选地，初始衬底11可以包括在其前面11a上的表面层，该表面层例如通过外延产生，并且表现出在完成本发明的方法后将从所述表面层开始形成的将来薄层10所需的性能。
该方法包括在高于1000℃的温度下的第一沉积步骤，以在初始衬底11的前面11a上形成p-SiC的中间层21(图2b)。中间层21的厚度大于1.5微米。有利地，中间层21的厚度大于或等于3微米，或甚至大于或等于5微米。该最小厚度被限定成在中间层21上赋予足以用于该方法的稍后的第二步骤的硬化功能，这将在下面进一步描述。
优选地，中间层21的厚度保持在30微米以下，以便限制在方法的后续步骤中穿过所述层所需的植入能量。
该第一沉积有利地使用基于氯化前体的化学气相沉积(CVD)技术并且在1000℃至1600℃之间的温度下执行。还更有利地，沉积温度在1200℃至1600℃之间，如Chichignoud等人的文献(“Chlorinated silicon carbide CVD revisited for polycrystallinebulk growth”,Volume 201,Issues 22–23,25September 2007,Pages 8888-8892,Surfaceand Coatings Technology)中所提出的。确定第一沉积的参数，使得中间层21表现出良好的电导率(即，0.015ohm.cm至0.03ohm.cm)、高热导率(即，高于或等于200W·m-1·K-1)和类似于薄层10的热膨胀系数的热膨胀系数(即，在环境温度下通常为3.8E-6/K至4.2E-6/K)。
为了获得这些性能，例如中间层21可以表现出以下结构特征：3C SiC晶粒、111取向、平均尺寸为1μm至10μm、N-掺杂以获得低于或等于0.03ohm.cm的最终电阻率。
根据本发明的制造方法还包括穿过中间层21在初始衬底11中向下植入轻离子物质到给定深度的步骤。该植入在初始衬底11中产生掩埋脆弱平面12(图2c)。
植入的轻物质优选为氢、氦或这两种物质共植入。如参考SmartcutTM方法所熟知的，这些轻物质将在给定深度周围形成微空腔(microcavities)，微空腔分布在平行于中间层21的自由面(即平行于图中的平面(x，y))的薄层中。为了简单起见，该薄层将被称为掩埋脆弱平面。
掩埋脆弱平面12与初始衬底11的前面一起界定将来的薄层10。换句话说，在该阶段，在制造方法完成后获得的复合结构1的薄层10被布置在掩埋脆弱平面12与中间层21之间。
轻物质的植入能量被选择成使得轻物质穿过中间层21并到达初始衬底11中的给定深度，所述深度对应于薄层10的目标厚度。
通常，将以260keV至2000keV之间的能量和5E16/cm2至1E17/cm2之间的剂量植入氢离子，以便穿过1.5微米至30微米的中间层21并界定大约100nm至1500nm的薄层10。
应当注意，可以在离子植入步骤之前在中间层21的自由面上沉积保护层。该保护层可以由诸如氧化硅或氮化硅的材料构成。
制造方法最后包括在高于1000℃的温度下的第二沉积步骤，以在中间层21上形成p-SiC的附加层22(图2d)。
该第二沉积有利地使用基于氯化前体的化学气相沉积(CVD)技术并且在1000℃至1600℃之间的温度下执行。还更有利地，类似于第一沉积，沉积的温度在1200℃至1600℃之间。类似于第一沉积，第二沉积的参数被确定成使得附加层22表现出良好的电导率(即，0.015ohm.cm至0.03ohm.cm)、高热导率(即，高于或等于200W.m-1.K-1)和类似于薄层10的热膨胀系数的热膨胀系数(即，在环境温度下通常为3.8E-6/K至4.2E-6/K)。
第二沉积的温度和条件可以与第一沉积的温度和条件相同或不同，目的是获得上述附加层22的电、热和机械性能。
如以上对于中间层21所呈现的，为了获得这些性能，例如附加层22将有可能展现出以下结构特征：3C SiC晶粒、111取向、平均尺寸为1μm至10μm、N-掺杂以获得低于或等于0.03ohm.cm的最终电阻率。
由中间层21和附加层22形成的组件旨在形成复合结构1的载体衬底20。因此，将为载体衬底20提供上面呈现的电、热和机械性能，从而满足竖直功率器件的预期规格。
载体衬底20的目标最终厚度通常在50微米至300微米的范围内。
在第二沉积步骤期间，由于施加到由初始衬底11、中间层21和生长的附加层22形成的结构上的热预算，将发生沿着掩埋脆弱平面12的分离(图2e)。具体地，存在于掩埋脆弱平面12中的微空腔遵循生长动力学直到引发断裂波为止，该断裂波将跨掩埋脆弱平面12的整个范围传播，并导致由薄层10、中间层21和附加层22形成的组件与初始衬底11'的其余部分之间的分离。
根据第一变型，在附加层22达到其目标厚度之前进行分离。当发生分离时，不管附加层22的厚度如何，断裂波将跨掩埋脆弱平面12的整个范围传播，因为中间层21本身足够厚以提供硬化效果：因此，空腔不会因起泡而使层变形。然后可以继续第二沉积，直到达到附加层22的目标厚度并获得最终的复合结构1为止(图2f)。附加层22的目标厚度和中间层21的厚度之和构成载体衬底20的最终厚度。
根据第二变型，基本上在附加层22达到其目标厚度的时刻发生分离。
很好理解，根据植入参数、第二沉积的温度和附加层22的目标厚度(其决定第二沉积的持续时间)，分离将根据上述第一变型或第二变型而发生。
有利地，在第一沉积步骤之前和/或在第二沉积步骤之前，该制造方法包括制备初始衬底11的步骤，该步骤包括对所述初始衬底11的前面进行脱氧的至少一个过程。例如，该过程可以通过浸入氢氟酸(HF)浴中或通过暴露于HF蒸气来执行。制备步骤还可以包括清洁过程，以便去除可能存在于初始衬底11的面11a、11b上的全部或一些金属或有机颗粒污染物。
根据一个有利的实施方法，制造方法包括应用于在完成第二沉积步骤时获得的最终复合结构1的精加工步骤。这些精加工步骤特别旨在改进薄层10的自由面(最终复合结构1的前面)的粗糙度，并且潜在地改进附加层22的自由面(最终复合结构1的后面)的粗糙度。具体地，在分离之后，薄层10的自由面通常表现出3nm Ra至6nm Ra之间的粗糙度(AFM-20微米×20微米扫描)。随后制造部件的目的是具有低于1nm Ra的粗糙度。关于最终复合结构1的后面，第二沉积完成后的粗糙度通常高于10nm Ra，或甚至高于100nm Ra；目标目的通常是将粗糙度降低到小于3nm Ra。
精加工步骤可以特别地采用已知的化学机械抛光技术，通过使用双面抛光设备将该技术应用于最终复合结构1的前面、其后面或同时应用于两面。抛光方法可以在前面与后面之间不同，c-SiC表面和p-SiC表面的平滑通常需要不同的耗材。
示例：
根据一个非限制性示例性实现方式，在制造方法的第一步骤中提供的初始衬底11是由4H多型体的c-SiC制成的晶片，其相对于<11-20>轴的取向为4.0°±0.5°，直径为150mm，厚度为350μm。
在第一沉积步骤之前，在初始衬底11上执行常规的RCA清洁过程(标准清洁1+标准清洁2)，随后是卡罗酸(Caro's acid)(硫酸和过氧化氢的混合物)然后是HF(氢氟酸)。在1200℃的温度下基于氯化前体的CVD在初始基板11的前面11a上执行，6分钟后产生厚度为5微米的中间层21(沉积速度：50μm/h)。
氢离子以650keV的能量和6E16 H+/cm2的剂量穿过中间层21的自由面植入。因此，在初始衬底11中在大约600nm的深度处产生掩埋脆弱平面12。
在该结构上执行RCA+卡罗酸的清洁过程，以便从中间层21的自由面除去可能的污染物。
在1200℃的温度下在中间层21上执行第二CVD 355分钟，以实现300微米的目标厚度(中间层21和附加层22的厚度之和)。在沉积期间，在掩埋脆弱平面12的水平处发生分离。在完成第二沉积后，由薄层10和载体衬底20形成的复合结构1与初始衬底11的其余部分分离。
可以执行双面抛光以恢复薄层10和载体衬底20的后面(附加层22的自由面)的表面粗糙度。
当然，本发明不限于所描述的实施方式和示例，并且可以设想不脱离诸如由权利要求限定的本发明的范围的各种实施方式。

Claims (7)

1.一种复合结构(1)的制造方法，所述复合结构(1)包括布置在由多晶碳化硅制成的载体衬底(20)上的单晶碳化硅的薄层(10)，所述方法包括：
-提供由单晶碳化硅制成的初始衬底(11)的步骤，
-在高于1000℃的温度下的第一沉积步骤，以在所述初始衬底(11)上形成多晶碳化硅的中间层(21)，所述中间层(21)的厚度大于或等于1.5微米，
-穿过所述中间层(21)植入轻离子物质的步骤，以在所述初始衬底(11)中形成掩埋脆弱平面(12)，在所述掩埋脆弱平面(12)与所述中间层(21)之间界定所述薄层(10)，
-在高于1000℃的温度下的第二沉积步骤，以在所述中间层(21)上形成多晶碳化硅的附加层(22)，所述中间层(21)和所述附加层(22)形成所述载体衬底(20)，
在第二沉积步骤期间，沿着所述掩埋脆弱平面(12)发生分离。
2.根据权利要求1所述的制造方法，其中，所述第一沉积步骤和所述第二沉积步骤是通过化学气相沉积在1000℃至1600℃、优选地1200℃至1600℃的温度下执行的。
3.根据权利要求2所述的制造方法，其中，所述第一沉积步骤和/或所述第二沉积步骤是从氯化前体开始执行的。
4.根据前述权利要求中任一项所述的制造方法，其中，在完成所述第一沉积步骤后，所述中间层(21)的厚度大于或等于3微米，或甚至大于或等于5微米。
5.根据前述权利要求中任一项所述的制造方法，其中，所植入的轻物质选自氢和/或氦。
6.根据权利要求5所述的制造方法，其中，氢离子以260keV至2000keV的能量和5E16/cm2至1E17/cm2的剂量植入。
7.根据前述权利要求中任一项所述的制造方法，在所述第一沉积步骤之前，所述制造方法包括制备所述初始衬底(11)的步骤，制备所述初始衬底(11)的该步骤包括对所述初始衬底(11)的前面进行脱氧的至少一个操作。
CN202080054640.4A 2019-08-01 2020-07-02 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法 Pending CN114175212A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1908840A FR3099637B1 (fr) 2019-08-01 2019-08-01 procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
FR1908840 2019-08-01
PCT/FR2020/051159 WO2021019137A1 (fr) 2019-08-01 2020-07-02 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin

Publications (1)

Publication Number Publication Date
CN114175212A true CN114175212A (zh) 2022-03-11

Family

ID=68343105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080054640.4A Pending CN114175212A (zh) 2019-08-01 2020-07-02 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法

Country Status (8)

Country Link
US (1) US20220270875A1 (zh)
EP (1) EP4008020B1 (zh)
JP (1) JP2022542224A (zh)
KR (1) KR20220038695A (zh)
CN (1) CN114175212A (zh)
FR (1) FR3099637B1 (zh)
TW (1) TW202121505A (zh)
WO (1) WO2021019137A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3127843B1 (fr) * 2021-10-05 2023-09-08 Soitec Silicon On Insulator ProcÉdÉ de transfert d’une couche de SiC monocristallin sur un support en SiC polycristallin utilisant une couche intermÉdiaire de SiC polycristallin

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
DE112016001023T5 (de) * 2015-03-04 2017-11-30 Mtec Corporation Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
KR20220038695A (ko) 2022-03-29
EP4008020B1 (fr) 2024-01-10
JP2022542224A (ja) 2022-09-30
FR3099637B1 (fr) 2021-07-09
EP4008020C0 (fr) 2024-01-10
US20220270875A1 (en) 2022-08-25
TW202121505A (zh) 2021-06-01
WO2021019137A1 (fr) 2021-02-04
EP4008020A1 (fr) 2022-06-08
FR3099637A1 (fr) 2021-02-05

Similar Documents

Publication Publication Date Title
EP3378094B1 (en) Manufacturing method of smoothing a semiconductor surface
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
CN115088063A (zh) 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
CN114175212A (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
KR20230153476A (ko) 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 제조 방법
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
CN116686066A (zh) 用于制造包括包含聚集体的界面区域的半导体结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination