JP2009500819A - 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法 - Google Patents

酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法 Download PDF

Info

Publication number
JP2009500819A
JP2009500819A JP2008518928A JP2008518928A JP2009500819A JP 2009500819 A JP2009500819 A JP 2009500819A JP 2008518928 A JP2008518928 A JP 2008518928A JP 2008518928 A JP2008518928 A JP 2008518928A JP 2009500819 A JP2009500819 A JP 2009500819A
Authority
JP
Japan
Prior art keywords
substrate
hydroxyl groups
oxide
thin
assembling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008518928A
Other languages
English (en)
Inventor
デイ・シヨシヨ，レア
コストシエバ，マレク
ジユスイ，マルク
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2009500819A publication Critical patent/JP2009500819A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、少なくとも一方が半導体材料で製造される、２枚の基板を分子結合による組み立てる組み立て方法であって、第１の基板と呼ばれる一方の基板が、表面Ａを有し、この表面Ａの少なくとも一部が、平面であり、かつ分子結合に適合する初期表面粗さを有する、組み立て方法に関する。本発明の方法は、予備的な研磨ステップ無しで分子結合を可能にするために、第１の基板表面Ａの平坦部分の少なくとも一部１４ａ、１４ｂの上に、１０ｎｍから２０ｎｍの厚みの酸化物もしくは窒化物の薄い結合層１６ａ、１６ｂを堆積するステップと、薄い結合層をヒドロキシル基により飽和させるステップと、ヒドロキシル基により飽和された薄い結合層１６ａ、１６ｂを、第２の基板１０表面Ｂと接触させるステップとを含み、第２の基板の表面Ｂは、第１の基板の表面Ａの平坦部分に対して少なくとも局所的に平坦であり、かつヒドロキシル基により飽和され、方法はさらに、前記２枚の基板の間で親水性分子結合を行うステップを含む。

Description

本発明は、少なくとも一方が半導体材料でできている２枚の基板を、分子結合により組み立てる組み立て方法に関する。
現在集積回路の開発において、複雑性が増大する傾向が存在する。
実際、現在では集積回路は、もはや単純な電子回路ではなく、光学機能を有する回路、高周波回路、更には分子回路および生物電子回路といった、多様な機能性を持つ他の回路を集積している。エレクトロニクスの分野においては、シリコンは、最も広く使用される材料であるが、上記に挙げられたものなどの他の機能が使用される場合、他の材料が、これらの更なる機能の実施に対してシリコンよりも著しく良好な性能をもたらすことが見出されている。それゆえ、シリコン上に他の材料を集積して、もはや単純な電子回路ではない集積回路の一層の開発を満足させることができることが必要なように思われる。
シリコン上に、更には他の半導体材料上に１つ以上の材料を集積することは、製造されるべき回路に応じ、それゆえ集積技術を各集積回路に適応する必要のある標的の用途に応じる。
このように、ある用途に対しては、オプトエレクトロニクス用途に結び付いた要求を充たす、低い光吸収係数と共に高温および真空耐久性等を有し、充分なパワー散逸を確保するために、良好な熱伝導性を有する結合界面を有することが必須である。
この目的には、適切な特性を有する接着材料を選択することが必要であるように思われる。
更には、慎重に選択された接着剤を用いて、シリコン上に１つ以上の材料を集積した後で、他の技術、例えば熱処理、酸化物の堆積、エピタキシャル成長などを使用することが可能であるということも留意すべきである。
異なる材料で製造される回路を一緒に組み立てるのに、更には「フリップチップ」タイプのアセンブリを製造するのに、接着材料、例えばエポキシ樹脂、アクリル樹脂などを使用することは、特に高温を使用するために、上述の技術（熱処理、酸化物の堆積、エピタキシャル成長など）と適合させるのが困難である。
しかしながら、これらの技術は、普通、集積回路をパッケージの中に組み立てるか、もしくはあるハイブリッド回路を製造するのに使用される。
それゆえ、前述のことを前提として、本出願人は、半導体材料、例えばシリコン上に１つ以上の材料を分子結合により集積して、それによりいかなる接着材料の使用も回避することを提案する。
分子接着によるこの結合は、極めて良好な機械的強度、良好な熱伝導性、および最も重要なことしては結合界面の均一な厚さを生成する。
Ｃ．Ｓ．Ｔａｎ，Ｋ．Ｎ．Ｃｈｅｎ，Ａ．ＦａｎおよびＲ．Ｒｅｉｆによる「Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｄｉｒｅｃｔ ＣＶＤ Ｏｘｉｄｅｓ ｔｏ Ｔｈｅｒｍａｌ Ｏｘｉｄｅ Ｗｅｆｅｒ Ｂｏｎｄｉｎｇ ｉｎ Ｓｉｌｉｃｏｎ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ」と題する論文、Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌｓ ａｎｄ Ｓｏｌｉｄ Ｓｔａｔｅ Ｌｅｔｔｅｒｓ、８（１）Ｇ１−Ｇ４、２００４年は、シリコン基板とＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）タイプ基板を分子結合により組み立てることを述べている。
５０００Åの熱酸化物被膜が、２つの異なるタイプの基板上に形成される。
このように被覆されるＳＯＩタイプ基板上に、１μｍ厚の酸化物が、化学気相成長（ＣＶＤ）により堆積される。
酸化物によりこのように被覆される表面は、以降の分子接着に不利な大きい粗さを有する。
それゆえ、上記論文の著者らは、酸化物層により被覆されるＳＯＩ基板の表面を化学機械研磨（ＣＭＰ）することを提案している。次に、ＳＯＩ基板の表面が、清浄化され、シリコン基板の熱酸化物で被覆された表面のように、湿式化学的処理によりヒドロキシル基で飽和され、次に、このように調製された２つの異なるタイプの基板が、対で結合される。
しかしながら、この技術は、研磨ステップ時に弱化、更には破壊し易く、それゆえ薄化に耐久性のない、薄い基板、例えば２００μｍ厚以下のオーダーの基板の組み立てには適していない。
更には、化学機械研磨ステップは、レリーフを有する表面上で、もしくは構造化された表面上で使用するのに困難である。
表面部上で局所的に使用することは同様に困難である。
更には、ある材料に対しては、結合されるべき基板表面の湿式化学的処理は、不可能である。
例えば、ＩｎＰ材料は、ヒドロキシル基による飽和に対して慣用的に使用される、アンモニアおよび酸素化水の溶液を用いるＳＣ（スタンダードクリーニング）処理と直接的に適合しない。
したがって、組み立てるべき表面の湿式化学的処理が不可能である場合でも、適用可能な組み立て技術を有することは有用である。
本発明は、少なくとも一方の基板が半導体材料で製造される、２枚の基板を分子結合により組み立てる組み立て方法を提案することにより、上述の欠点の少なくとも一つを無くすことを目的とし、第１の基板と呼ばれる一方の基板が、表面Ａを有し、該表面Ａの少なくとも一部が、平面であり、分子結合に適合する初期表面粗さを有し、組み立て方法が、
予備的な研磨ステップ無しで分子結合を可能とするために、第１の基板の表面Ａの平面部分の少なくとも一部の上に、１０ｎｍから２０ｎｍの厚みの酸化物または窒化物の薄い結合層を堆積するステップと、
薄い結合層をヒドロキシル基により飽和させるステップと、
ヒドロキシル基により飽和された薄い結合層を、第２の基板の表面Ｂと接触させるステップとを含み、第２の基板の表面Ｂが、第１の基板の表面Ａの平面部分の一部に面して少なくとも局所的に平面であり、かつヒドロキシル基により飽和され、組み立て方法がさらに、
２枚の基板の間で親水性タイプの分子結合をさせるステップとを含むことを特徴とする。
本発明によれば、分子結合に適した初期粗さの基板表面上に、初期表面粗さを変更させないほど充分小さい、制御された厚さの薄い結合層が堆積される。堆積された薄層の表面粗さは、この薄層の堆積後に研磨ステップが不要であるほど充分小さく、分子接着工程と適合する状態を保つ。
これによって、結合前の表面の調製が単純なものとなり、したがって短縮される。
更には、薄くされた基板上に薄層を堆積することが充分に可能であるために、研磨ステップが基板に損傷を与える危険性無しで、薄くしたがって壊れ易い基板を、本発明の方法により組み立てることができる。
酸化物または窒化物の薄層を基板上に堆積することによって、基板表面は親水性にされ、以降の親水性タイプの分子結合が可能となることに留意されたい。
一般的に言って、本発明は、基板の一方が、化学機械研磨ステップと不適合である弱い埋め込み界面を有する、２枚の基板を分子結合により組み立てることが必要とされる場合にも利点になる。
その界面は、特に、結合酸化物または窒化物を含むことができる。
一つの特徴によれば、表面Ａの初期表面粗さ（ｒｍｓ）は、０．５ｎｍ未満である。
この種類の値は、分子結合と完全に適合する。
薄層の堆積後の表面粗さが、０．５ｎｍ未満もしくはそれに等しい状態を保つならば、分子接着後の２枚の基板間に働く結合エネルギーは、実質的に一定で、大きい値であることに留意されたい。
しかしながら、制御されているが、低い結合エネルギーにより、２枚の基板を組み立てることが利点であり得る。それゆえ、薄層の堆積後に、先行する研磨ステップ無しで分子結合を行うことができるように、例えば許容可能な制限内に保ちながら、初期表面粗さを若干増大させることが可能である。
一つの特徴によれば、酸化物は、ＳｉＯ２、Ａｌ２Ｏ３、金属酸化物の酸化物から選択される。
窒化物は、Ｓｉ３Ｎ４、ＡｌＮ、ＡｌＮＯ３の化合物から選択される。
酸化物または窒化物堆積物によって、第１の基板表面Ａは親水性となる。
このように調製される表面Ａへの結合を意図されている第２の基板表面Ｂは、表面Ａ（酸化物または窒化物の薄層を堆積し、ヒドロキシル基により飽和させた）と同様に、もしくは他の方法で、表面Ｂのヒドロキシル基による飽和のステップを統合するという前提ならば、他の方法で、調製可能であるということに留意されたい。
一つの特徴によれば、ヒドロキシル基による飽和は、例えば酸素化水およびアンモニアのスタンダードクリーニング（ＳＣ）溶液中での化学処理により行われる。
一つの特徴によれば、ヒドロキシル基による飽和は、非化学処理により、例えば紫外線照射により、およびオゾンの存在下において行われる。
例として、プラズマ処理が、他の非化学処理として使用可能である。
特に分子結合と適合する粗さを有するように前もって調製された基板に対しては、オゾンの存在下において紫外線照射することのみの基板処理によって、他方の基板との分子結合が可能とならない。これは、特に、基板が、調製ステップ後で、保存または輸送ステップを受ける場合である。
調製を繰り返すのでなく、紫外線／オゾン処理と合せて、本発明にしたがって結合層を堆積することによって、このような結合が可能となる。
それゆえ、この調製ステップ（粗さの点で）は、結合ステップと切り離すことが可能であり、特に適切な粗さの基板が、供給され、本発明にしたがって以降に組み立て可能である。
組み立て後、得られる構造物は、２枚の基板間の結合エネルギーを増大させる熱処理にかけられる。
一つの特徴によれば、この半導体材料は、シリコン、ＩｎＰ、ゲルマニウムおよびガリウム砒素、ＧａＮ、ＳｉＣ、ＳｉＧｅの材料から選択される。これは、バルク材料であるか、またはエピタキシャル成長により得られることが可能である。
更には、他の基板は、ＢＰＳＧのようなガラスなどの非晶質材料で製造可能である。
本発明は、組み立てられる一方の材料が、非晶質材料、例えばクリープ能力のあるガラスである場合には、ある特に利点がある用途を見出す。
事実、ガラス層の粗さは、一般に大きすぎて、予備的な研磨ステップ無しで分子結合を行うことができない。
ガラス研磨は、難しい操作であり、それゆえこの場合には若干望ましくない。
しかしながら、ガラス層が、基板、例えばシリコン基板上に堆積することにより得られるとすぐに、ガラス層の堆積後に、クリープ熱処理操作を行うことが可能である。
この熱処理は、二重の役割を有し、一方では、ガラスを緻密化ならびに化学的に安定化し、他方では、クリープによりガラス層の上表面を平坦化する。
このように、平面の表面が得られたならば、酸化物または窒化物の薄層を堆積し、続いてこれらを親水性とする処理をすることは、半導体材料で製造される基板とこのガラス層を、本発明にしたがって分子結合する目的で実施可能である。
本発明の他の態様は、複数の基板を支持基板と分子結合により組み立てる組み立て方法に関し、第２の基板と呼ばれる支持基板と組み立てられる第１の基板と呼ばれる各基板が、簡潔に上述した組み立て方法により組み立てられることを特徴とする。
一つの特徴によれば、各第１の基板は、支持基板に移される集積回路である。
本発明にしたがった組み立て方法は、基板の間に酸化物または窒化物の少なくとも１つの堆積された薄層を有し、分子結合により組み立てられる少なくとも２枚の基板を含む構造物を製造する。
この種類の構造物は、分子結合を生成するのに研磨ステップが不要であるので、従来技術におけるよりも容易かつ迅速に得られることが可能である。
更には、この構造物を構成する基板は、特に薄く、例えば２００μｍ厚であることができる。
更には、本発明にしたがって分子結合により組み立てられる基板は、表面の湿式化学処理にあまり適していない種類のものである可能性もある。
本発明の組み立て方法は、異なる材料で製造され、結合される表面上に堆積された酸化物または窒化物の１つ以上の同一の、もしくは異なる薄層を介して、共通の支持基板に分子結合により組み立てられる、２枚以上の基板を含む構造物（例えば、集積回路）を製造することができることに留意されたい。
一つの特徴によれば、第２の基板は、複数の基板に対して支持体を形成する基板であり、各複数の基板は、それら表面の一方の分子結合によって組み立てられ、第２の基板は、少なくとも局所的に平面であり、かつ支持基板の少なくとも局所的に平面の表面への、分子結合に適合する初期表面粗さを有し、この分子結合は、分子結合と適合するように充分薄く、かつ接触される少なくとも局所的に平面表面の１つ以上の表面上に堆積した、酸化物または窒化物の薄い結合層により得られる。
一つの特徴によれば、第１の基板および他の基板は、支持基板の全表面よりも小さい寸法の表面を介して支持基板に組み立てられる。
それゆえ、他の特徴によれば、支持基板に組み立てられる基板は、支持基板表面に対して突き出た複数のメサを形成する。
それゆえ、本発明のおかげで、分子結合によって、酸化物または窒化物の少なくとも１つの堆積された薄い結合層を用いて、異なる材料で製造される多様な機能のマイクロチップ（集積回路）を、同一の支持基板上に集積することが可能である。
本発明の方法は、ヘテロ構造物の製造に適用可能である、すなわち異なる材料、特に極めて異なる熱膨張係数を有する材料の基板および／または薄層の組み立てを可能とするということに留意すべきである。
例として、ＳｉオンＩｎＰまたはＳｉオンＧａＡｓなどのアセンブリ、更に一般的にはＩＩＩ、Ｖ材料を含むアセンブリを挙げることができる。
この全体工程は、材料が極めて異なる熱膨張係数を有する構造物に、全く好適である低い温度で実施可能であり、酸化物堆積物は、１２０度から３８０度の間で製造（緻密化を含む）され、室温で結合され、ならびに２００度から４５０度の間で結合補強熱処理可能である。
例１
この実験のために、１から８まで番号を付けた８枚の標準寸法（１００ｍｍ直径および５２５μｍ厚）のシリコン基板または平坦なプレートを調製した。
各８枚のプレートの上面に、酸化物層を４００ｎｍの厚さに成長させた。
次に、このように酸化された8枚のプレートを、水および硫酸の溶液中で清浄化し、次に水でリンスした。
この８枚のプレートの酸化されかつ洗浄された表面を、化学機械研磨（ＣＭＰ）により研磨して、０．５ｎｍ未満の小さい粗さ（原子間力顕微鏡（ＡＦＭ）により測定される微小粗さ）を表面上に付与した。
研磨時、ほぼ１５０ｎｍの酸化物が除去されるということに留意されたい。１４ｎｍ厚の薄い酸化物結合層ＳｉＯ２のＰＥＣＶＤタイプ堆積を、プレート３および４に行った。
次に、プレート１から４を、次の方法で清浄化しかつ化学的に活性化した。
プレート１から４を水中で清浄化し、続いてオゾンの存在下で紫外線に暴露して、プレートの酸化表面をヒドロキシル基により飽和させ、
次に、このように処理されたプレートを、アンモニアおよび酸素化水のスタンダードクリーニング（ＳＣ）タイプ溶液を含む浴中に浸漬して、ヒドロキシル基における飽和を改善し、
その後、このプレートを水中でリンスし、次に乾燥した。
次に、このように調製されたプレート１から４の表面を、プレート５から８の酸化表面とそれぞれの対で接触させて、室温で分子結合を生成させた。
このように、プレート１をプレート５に、プレート２をプレート６に、プレート３をプレート７に、ならびにプレート４をプレート８に結合した。
更には、結合補強熱処理操作を、約２００℃の温度で行った。
このように結合された４枚のプレート構造物１／５、２／６、３／７および４／８を、赤外線に暴露して、分子結合の品質を確認した。そして、この赤外線画像試験は、いかなる視認可能な結合欠陥も示さなかった。
この分子結合を定量化するために、４枚の１／５、２／６、３／７および４／８の構造物の結合エネルギーを、Ｍａｓｚａｒａブレード法により得た。
この測定は、４枚の結合された構造物に対して６１０ｍＪ／ｍ２の同一の値を示した。
これらの結果によって、オゾンの存在下で、紫外線照射下で行われる表面調製が、有効であるということ、および薄い（１４ｎｍ厚）酸化物層の堆積が、以降の分子結合を排除する表面粗さを発現しないということが確認される。
例２
この例において、１から８まで番号を付けた１００ｍｍ直径および５２５μｍ厚の８枚の平面シリコンを調製した。
１９ｎｍ厚のＳｉＯ２の酸化物薄層を、ＰＥＣＶＤタイプ技術により１から４まで番号を付けたプレート上に堆積した。
次に、これらのプレートを、下記に示すように清浄化し、化学的に活性化した。
水中で清浄化し、続いてオゾンの存在下で紫外光に暴露して、これらのプレートの上表面をヒドロキシル基により飽和させ、
プレート１および２を乾燥し、
プレート３および４を、アンモニアおよび酸素化水のＳＣ溶液中で清浄化し、次に水中でリンスし、乾燥した。
更に、４００ｎｍ厚の酸化シリコンのＰＥＣＶＤタイプ堆積物を、５から８まで番号を付けたシリコン支持プレートの上表面上に生成した。
次に、これらのプレートを、硫酸および酸素化水の溶液（ＣＡＲＯタイプ溶液）中で清浄化し、ＣＭＰタイプ研磨ステップで研磨して、約１００ｎｍの酸化物を除去し、次に水中でリンスし、乾燥した。
次に、プレート１および２の調製された表面を、支持プレート５および６の調製された表面とそれぞれ接触させ、分子結合を室温で起こさせて、結合されたプレート１／５および２／６の組み立てられた構造物を製造した。
同様に、プレート３および４の調製された表面を、それぞれ支持プレート７および８の好ましい表面と接触させ、接触された表面の分子結合を室温で起こし、結合したプレート３／７および４／８の組み立てられた構造物を得た。
結合した強化熱処理操作も、約２００℃の温度で行って、良好な機械的強度の界面を生成した。
このように得られる種々の構造物の結合エネルギーを、上記の例１について述べたものと厳密に同一の方法で測定し、このようにして次の値を得た。
構造物１／５および２／６に対しては６２５ｍＪ／ｍ２、
構造物３／７に対しては６８７ｍＪ／ｍ２、
構造物４／８に対しては７５６ｍＪ／ｍ２。
これらの結果を前提とすると、スタンダードクリーニング（ＳＣ）タイプ清浄化を、紫外線／オゾン処理に加えて適用して、表面を清浄化し、表面をヒドロキシル基により飽和させると、結合エネルギーは若干高いということが判る。
例３
１９ｎｍ厚のＳｉＯ２の酸化物薄層を、ＰＥＣＶＤタイプの堆積技術により２枚の平面シリコンプレートもしくは基板上に堆積した。
次に、これらのプレートを、次の方法で化学的に清浄化しかつ活性化した。
水中で清浄化（リンス）し、続いてオゾンの存在下において紫外線に暴露し、
このように清浄化されたプレートを、アンモニアおよび酸素化水のＳＣ混合物中に浸漬し、
水中でリンスし、乾燥した。
次に、このように化学的に清浄化されかつ活性化された各プレートの処理表面の一方を、接触させて、室温で分子結合を生成させた。
次に、このように結合されたプレートを、２００℃の温度で熱処理操作にかけて、分子結合を強化した。
このように得られる構造物の結合エネルギーを、前と厳密に同一の条件下で測定し、極めて良好な品質の結合に相当する８５０ｍＪ／ｍ２の値を得た。
図１において表わされるように、例えばシリコンの支持基板１０の表面を、熱酸化物（熱ＳｉＯ２）の層により被覆した。
あるいは、この支持基板は、ＣＭＯＳプロセスによるシリコン、例えば電子部品の全部または一部を製造するための技術ステップを受けたシリコンで製造される。一般的に言って、ＣＭＯＳ基板は、最終的な厚く堆積された酸化物不動態化層により被覆される。
次に、この厚い酸化物層を、分子結合と適合する粗さのレベルを得るために、化学機械研磨により研磨し、次にこの調製された層１２により被覆された基板１０の以降の分子結合を促進するために、ヒドロキシル基により飽和させた。
支持基板１０の表面上に形成される層１２は、基板が満足な粗さを有する場合には、以降にヒドロキシル基により飽和される薄い酸化物層の形態でも生成可能であり、それゆえ研磨ステップを必要としないことに留意されたい。
図２において、例えばシリコン、ＩｎＰ、ゲルマニウム、ガリウム砒素、ＳｉＧｅ、ＳｉＣ、ＧａＮ、ガーネットなどから選択される半導体材料で生成される基板１４が表わされている。
選択される材料は、例えばＩｎＰである。
基板１４の表面Ａは、例えばＰＥＣＶＤタイプの堆積技術により得られる、１５ｎｍに等しい厚さの窒化シリコン（Ｓｉ３Ｎ４）の薄い結合層１６により被覆される。
次に、薄層１６により被覆された基板１４は、切断されて、１４ａ、１４ｂ、１４ｃで示される、支持基板１０よりもそれぞれ小さい寸法の複数の基板Ｓ１を形成する。
各基板１４ａ、１４ｂ、１４ｃは、薄い結合層１６ａ、１６ｂ、１６ｃにより被覆され、薄い結合層１６ａ、１６ｂ、１６ｃは、以降の分子結合する目的で表面を親水性とするために、各々ヒドロキシル基により飽和される。
次に、基板１４ａおよび１４ｂを被覆する薄層は、親水性タイプ分子結合が、接触された層間で起こるように、図４に示すように、支持基板１０の層１２と接触し、したがって、水素結合による異なる基板の分子結合により組み立てを可能とする。
図４に示したこの方法で組み立てられた複合構造物において、それぞれの薄層１６ａおよび１６ｂを備える基板１４ａおよび１４ｂは、支持基板１０の表面から突き出した複数のメサ（移された集積回路）を形成するということに留意されたい。
基板（マイクロチップまたは集積回路）が結合されたならば、結合強化熱処理を行うことができるということも留意されるべきである。
次に、他の要素（マイクロチップなど）を移す前に、技術ステップを行うことができる。
図４に示す、組み立てられた構造物の支持構造物に、同一の材料または１つ以上の他の異なる材料で生成される他の基板（マイクロチップまたは集積回路）を結合することを可能にするためには、支持基板１０の未占有表面を、再度親水性としなければならない。
この目的のために、図５に示すように、酸化物薄層、例えば２０ｎｍに等しい厚さのＳｉＯ２を、例えば図４で得られる構造物の上表面の上に堆積する。
メサの上表面の上に、薄い酸化物層１８と、支持基板１０の層１２の上表面の上とに、薄い酸化物層２０がこのようにして得られる。
あるいは、結合が行われる領域中で、この酸化物を局所的に堆積させることができる。
更には、図６に示すように、他方の基板２２は、例えばＧａＡｓなどの半導体材料で、もしくは例えば非晶質材料で製造され、例えば酸化シリコンの薄層２４により被覆される。
薄い酸化物層２４は、例えばＰＥＣＶＤタイプの堆積技術により堆積され、例えば１５ｎｍに等しい厚さを有する。
図３を参照しながら説明したように、このように被覆される基板２２は、各々酸化物の薄層２４ａ、２４ｂ、２４ｃによりそれぞれ被覆された、２２ａ、２２ｂ、２２ｃで示される複数の基板Ｓ２に切断される（図７）。
次に、以降の親水性タイプの分子結合を促進するために、これらの層は、ヒドロキシル基により飽和される。
次に、このように接触した表面の分子結合が室温で起こるためには、このように得られる基板のヒドロキシル基により飽和された各薄層は、図５からの支持基板の薄層２０と接触される（図８）。
支持基板に新しく結合される基板は、支持基板表面に対して突き出た複数のメサを形成することに再び留意されたい。
必要ならば、結合強化熱処理操作も行うことができるということも留意されたい。
図９に図示するように、基板Ｓ１により形成されるメサの上表面上に堆積される薄い酸化物層１８を取り除くために、仕上げ操作が行われ、エッチング操作も実施可能である。
このように組み立てられた図９からの複合構造物は、支持基板表面に対して突き出し、例えば相互に介在するメサを形成する複数の基板を含む。
この方法は、他の要素（電子マイクロチップまたは集積回路）を取り付けるのに繰り返し可能である。
薄い酸化物または窒化物層により支持基板表面に分子結合される種々の基板は、必ずしも相互に介在することもなく、支持基板の適切な領域中に選択的に配置可能であるということが更に留意される。
図中に示す実施形態においては、基板Ｓ１およびＳ２は、支持基板とは異なる材料で生成される。
しかしながら、同一の材料で製造され、支持基板に対して突き出たメサを形成する１つ以上の基板を含む構造物も、想定可能である。
図においては、支持基板は、平面の形で表現されてきたが、レリーフ、ホール、微小機械構造物などの特徴を成すことができることが留意される。
一般的に言って、本発明にしたがった薄い酸化物または窒化物の層堆積物は、意図される用途に応じて、平面基板表面の全部にわたって、もしくはこれらの好ましい平面領域のみに生成可能である。
以降の分子結合を損なう可能性のある表面粗さを発現するリスクを冒さないために、基板上の薄層の厚さおよび粗さが、完全に制御されたとしても、基板上に薄層を積層しないことが好ましいということが留意されるべきである。
図３および図７において、単一基板（それぞれ図２および図６からの基板）から分離され、分離前に薄層を含む基板（マイクロチップまたは集積回路）が表わされている。しかしながら、別法としては、薄層は、分離操作（「ダイシング」として知られる）から得られる複数の基板上に堆積可能である。
事実、切断操作時の粒子の再堆積は、水中でリンスすることにより、これらの粒子を取り除くことができるという点で、以降の結合を妨げないということが観察されてきた。
本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。 本発明にしたがって組み立てられた複合構造物の１つの例を組み立てる逐次的なステップを図示する。

Claims (12)

  1. 少なくとも一方の基板が半導体材料で製造される、２枚の基板を分子結合により組み立てる組み立て方法であって、第１の基板と呼ばれる一方の基板が、表面（Ａ）を有し、該表面（Ａ）の少なくとも一部が、平面であり、かつ分子結合に適合する初期表面粗さを有し、前記組み立て方法が、
    予備的な研磨ステップ無しで分子結合を可能にするために、第１の基板の表面（Ａ）の平面部分の少なくとも一部（１４ａ、１４ｂ）の上に、１０ｎｍから２０ｎｍの厚みの酸化物または窒化物の薄い結合層（１６ａ、１６ｂ）を堆積するステップと、
    薄い結合層をヒドロキシル基により飽和させるステップと、
    ヒドロキシル基により飽和された薄い結合層（１６ａ、１６ｂ）を、第２の基板（１０）の表面（Ｂ）と接触させるステップとを含み、前記第２の基板（１０）の表面（Ｂ）が、第１の基板の表面（Ａ）の平面部分の一部に面して少なくとも局所的に平面であり、かつヒドロキシル基により飽和され、前記組み立て方法がさらに、
    ２枚の基板の間で親水性タイプの分子結合をさせるステップを含むことを特徴とする方法。
  2. 第１の基板の表面（Ａ）が、０．５ｎｍ未満の（ｒｍｓ）初期表面粗さを有することを特徴とする、請求項１に記載の方法。
  3. 酸化物が、ＳｉＯ２、Ａｌ２Ｏ３、金属酸化物の酸化物から選択されることを特徴とする、請求項１または２に記載の方法。
  4. 窒化物が、Ｓｉ３Ｎ４、ＡｌＮ、ＡｌＮＯ３の化合物から選択されることを特徴とする、請求項１から３のいずれか一項に記載の方法。
  5. ヒドロキシル基による飽和が、化学処理により行われることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  6. ヒドロキシル基による飽和が、オゾンの存在下における紫外線照射により行われることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  7. ヒドロキシル基による飽和が、プラズマ処理により行われることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  8. 酸化物または窒化物の薄い結合層をヒドロキシル基により飽和させた後に、酸化物または窒化物の薄い結合層が、アンモニア溶液中に浸漬されることを特徴とする、請求項１から７のいずれか一項に記載の方法。
  9. 半導体材料が、シリコン、ＩｎＰ、Ｇｅ、ガリウム砒素、ＧａＮ、ＳｉＣ、ＳｉＧｅの材料から選択されることを特徴とする、請求項１から８のいずれか一項に記載の方法。
  10. 他方の基板が、非晶質材料で製造されることを特徴とする、請求項１から９のいずれか一項に記載の方法。
  11. 複数の基板を支持基板と分子結合することにより組み立てる組み立て方法であって、第２の基板と呼ばれる支持基板と組み立てられる第１の基板と呼ばれる各基板が、請求項１から１０のいずれか一項に記載の組み立て方法により組み立てられることを特徴とする、組み立て方法。
  12. 各第１の基板が、支持基板に移された集積回路であることを特徴とする、請求項１１に記載の方法。
JP2008518928A 2005-07-06 2006-07-05 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法 Withdrawn JP2009500819A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0507206A FR2888402B1 (fr) 2005-07-06 2005-07-06 Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
PCT/FR2006/001596 WO2007006914A1 (fr) 2005-07-06 2006-07-05 Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure

Publications (1)

Publication Number Publication Date
JP2009500819A true JP2009500819A (ja) 2009-01-08

Family

ID=36021781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008518928A Withdrawn JP2009500819A (ja) 2005-07-06 2006-07-05 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法

Country Status (5)

Country Link
US (1) US20080311725A1 (ja)
EP (1) EP1900020A1 (ja)
JP (1) JP2009500819A (ja)
FR (1) FR2888402B1 (ja)
WO (1) WO2007006914A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268305B2 (ja) 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2926747B1 (fr) * 2008-01-25 2011-01-14 Commissariat Energie Atomique Objet comportant un element graphique reporte sur un support et procede de realisation d'un tel objet.
FR2926748B1 (fr) * 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
FR2946435B1 (fr) 2009-06-04 2017-09-29 Commissariat A L'energie Atomique Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne
FR2948318B1 (fr) * 2009-07-22 2011-08-19 Commissariat Energie Atomique Procede de realisation d'un dispositif a element graphique
EP2562789A4 (en) * 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
FR2967016B1 (fr) * 2010-11-08 2012-12-07 Commissariat Energie Atomique Procédé de réalisation d'une pièce contenant un motif enfoui dont les dimensions sont au plus micrométriques, et pièce ainsi obtenue
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
CN111146141A (zh) * 2019-12-13 2020-05-12 中国科学院微电子研究所 一种片上单晶材料的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP2001501368A (ja) * 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6537846B2 (en) * 2001-03-30 2003-03-25 Hewlett-Packard Development Company, L.P. Substrate bonding using a selenidation reaction
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法

Also Published As

Publication number Publication date
FR2888402B1 (fr) 2007-12-21
US20080311725A1 (en) 2008-12-18
WO2007006914A1 (fr) 2007-01-18
FR2888402A1 (fr) 2007-01-12
EP1900020A1 (fr) 2008-03-19

Similar Documents

Publication Publication Date Title
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
US20230253383A1 (en) Techniques for joining dissimilar materials in microelectronics
US20190344534A1 (en) Method of room temperature covalent bonding
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
US6911375B2 (en) Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP5095394B2 (ja) ウエハの移動方法
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
TW201023253A (en) Surface treatment for molecular bonding
JP2011503839A (ja) 分子接合を含むマイクロエレクトロニクス構造体の製造方法
US20160071808A1 (en) Integrated semiconductor device and method for fabricating the same
US8008164B2 (en) Wafer bonding method and wafer structure
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
JP2012178605A (ja) ポリマー膜上にエレクトロニクス構成部品を分子接合する方法
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
US8039370B2 (en) Method of transferring a layer onto a liquid material
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
CN112368828A (zh) 在微电子学中用于接合异种材料的技术
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
WO2021210047A1 (ja) 半導体素子の製造方法
Farrens Packaging methods and techniques for MOEMS and MEMS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100115