JP2011503839A - 分子接合を含むマイクロエレクトロニクス構造体の製造方法 - Google Patents

分子接合を含むマイクロエレクトロニクス構造体の製造方法 Download PDF

Info

Publication number
JP2011503839A
JP2011503839A JP2010528449A JP2010528449A JP2011503839A JP 2011503839 A JP2011503839 A JP 2011503839A JP 2010528449 A JP2010528449 A JP 2010528449A JP 2010528449 A JP2010528449 A JP 2010528449A JP 2011503839 A JP2011503839 A JP 2011503839A
Authority
JP
Japan
Prior art keywords
layer
bonding
substrate
coating layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010528449A
Other languages
English (en)
Inventor
ラバロ，マルク
デユバリー，クリストフ
ムレ，ジヤン−セバスチヤン
トーザン，オーレリー
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2011503839A publication Critical patent/JP2011503839A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

シリコンと異なる第１の材料を表面として有する第１の構造体（１）を作製することと、この第１の構造体の表面に、ＩＢＳ（イオンビームスパッタリング）によって、第２の材料からなり、自由表面を有する厚さ１ミクロン未満の少なくとも１層の被膜層（３）を形成することと、この自由表面を第２の構造体（４）の１つの面に分子接合することを含み、被膜層が第１および第２の構造体の接合層を構成する、マイクロエレクトロニクス構造体の製造方法。

Description

本発明は、分子接合を含むマイクロエレクトロニクス構造体の製造方法に関し、特に、限定するものではないが、接合界面に沿った薄層の形成を含む製造方法を対象とする。
知られているように、「マイクロエレクトロニクス構造体」は、マイクロエレクトロニクス手段または技術を用いて作製される、特に、マイクロエレクトロニクス部品および／または光学部品および／またはマイクロメカニカル部品の製造方法に使用可能な素子またはアセンブリであって、そのような構造体は、これらの部品が形成できるように、基板、例えば、半導体材料の基板を備えており、場合によっては１つ以上の他の層または基板と組み合わされることもある。これらの方法は、単一の基板の場合であっても、この構造体名称を説明するものである、それ自体複数の層からなる基板群を介在させることが多い。
このマイクロエレクトロニクス分野では、厚さが通常１０分の数ミクロンから数ミクロン程度の薄層を形成することが一般的である。
したがって、「Ｓｍａｒｔ Ｃｕｔ」（Ｒ）法として知られる方法が、薄膜をドナー基板（または出発基板または出発構造体）から分離させ、レシーバ基板（または層）と称される別の基板（または層）に転写させることが可能になる（出発基板と最終レシーバ基板との間に、中間レシーバ基板が介在することもある）。この方法は、特に、米国特許第５３７４５６４号明細書（Ｂｒｕｅｌ）および／またはその改良物（特に、米国特許第６０２０２５２号明細書（Ａｓｐａｒ他）の文献を参照）によって取り上げられている。
この目的のため、例えば、以下の工程が実行される：
１．ドナー基板の１つの面に、脆弱層を形成する微小空洞の高密度層を作製するのに十分な濃度でイオンを注入させるように、１種類以上のガス種（一般的には、水素および／または希ガス、例えば、ヘリウム）のイオンまたは原子を照射すること、
２．ドナー基板のこの面を中間または最終レシーバ基板に密着させること、
３．熱処理の適用および／または２つの基板間への剥離応力の付加によって（例えば、微小空洞層の深さで２つの基板間に刃を挿入すること、および／または引張応力および／またはせん断応力および／または曲げ応力の付加、および／または慎重に選択されたパワーと周波数の超音波またはマイクロ波などの電磁波の印加によって）、微小空洞の脆弱層の深さで分離すること、
４．ドナー基板を工程１から工程３を含むサイクルでさらに再利用すること。
このようにしてドナー基板から分離された薄層が、中間レシーバ基板上に転写されると、ドナー基板からの分離によって解放された薄層の面を最終レシーバ基板に密着させることを含む次の工程群が存在し得る。
基板（または構造体）は、非常に多様であり（表面上でもバルクにおいても）、シリコンである場合が多いが、他の半導体材料、例えば、ゲルマニウム、炭化ケイ素、シリコン−ゲルマニウム合金などの元素周期表のＩＶ族の材料や、ＩＩＩ−Ｖ族またはＩＩ族−ＶＩ族の材料（ＧａＮ、ＧａＡｓ、ＩｎＰなど）であることもある。
ドナー基板とレシーバ基板との間の効果的な結合を作製する複数の方法が存在するが、分子接合（材料の付加がなく、したがって接着剤を全く介在しないために直接接合としても知られる）は、非常に高い機械的強度、良好な伝熱性、接合界面の均一な厚さなどを保証することが原則的に可能であるという点で、特に関心が高い結合方法である。
ドナー基板が、上面に層または積層体が存在するベース基板であることはかなり標準的な技法である。したがって、シリコンドナー基板は、一般的に、ドナー基板の単純な熱処理によって得られる熱シリカ層で被覆されている。
シリコン上に容易に形成されるそのような熱酸化物層の利点の１つは、非常に質の高い分子接合が得られることである。したがって、他の材料に対しても、効果的な分子接合をもたらすそのような酸化物層を形成する試みがなされていることは当然のことである。
ところで、Ｇｅ、ＧａＮ、ＬｉＴａＯ３、ＬｉＮｂＯ３など、目標とする用途において使用可能な一部の材料は、特に熱の点で不安定な熱酸化物を作るため、その形成を回避することが好ましいと一般的に考えられている。しかしながら、少なくとも薄層を供与する部分に関するドナー基板の材料は、それ自体は、密着対象のレシーバ基板との良好な分子接合には不適合である場合がある。その場合、少なくとも１層の（予想される特定の種類の結合に関する）いわゆる接合層を介在させるよう準備しなければならないこともある。この場合、そのような接合層は、ドナー基板の表面を簡単に熱処理するだけでは得られないので、したがって特別の付着処理が必要とされる。
したがって、安定した酸化物がない材料の場合、一般に、結合される基板の少なくとも一方に対して１層以上の薄層（一般に、１０分の数ミクロンから数１００ミクロンの厚さを有する）を付着するという手段が採られる。これらの薄層は、基板との良好な分子接合を可能にするだけでなく、薄層が付着される方の基板への付着力も良好であるように選択される。
ところが、一部の材料（または材料の積層体）は、処理済みか否かにかかわらず（すなわち、部品製造工程、例えば、マイクロエレクトロニクス部品製造工程を経ているか否かにかかわらず）、通常は材料依存で２００℃から７００℃（両端値を含む）の間の臨界閾値を超える温度に耐えることができない。例えば、ゲルマニウムは、６００℃を超えると、温度とともに不安定になる酸化物ＧｅＯｘが形成されるため、６００℃より高い温度まで加熱されないようにする必要がある。そのような酸化物の形成が回避されなければならないことは明らかである。この結果として、もしあるとすれば、接合層の付着時に、ドナー基板を構成する材料のうちのいずれかの臨界閾値に達したり超えたりしないように注意することが必要になる。
さらに、一部の材料は、イオン注入工程と接合工程との間で限界温度を超えて加熱されることができない。それを行えば、イオン注入層の深さで尚早に局部的分離が起こることで、気泡化や剥離といった現象を引き起こす可能性があるからである。そのような危険性は、例えば、ＧａＮドナー基板の場合には３５０℃から、ＬｉＴａＯ３ドナー基板の場合には１５０℃から発生する恐れがある。
ここで、上述の層転写技術によって基板規模で良好な膜転写（場合によっては回路の担持）を実現するためには、ドナー基板とレシーバ基板の両対向面の全体にわたって分子接合が発生する必要があるということであることに留意すべきである。これは、一般に「ウェハ接合」と呼ばれている。通常１Ｊ／ｍ２程度の高い接合エネルギーを特にシリコン基板を用いて得る方法が知られている。
実際、熱酸化シリコン層のシリコン基板表面への分子接合の現象についての我々の広範な知識と、その高水準の接合品質は、この種類の層が、接合層の働きをする別の層の接合性能を評価するための基準となる場合が多いことを結果としてもたらしている。
接合層の（一般的には親水性の）分子接合に対する全体的に良好な能力を保証する基準は、下位基板への付着力に加えて：
表面粗さが非常に低く、ウェハ全面にわたって均質であること、
接合層の材料の性質と、もしあれば、接合性能を補強するようその層に加えられる活性化の種類とに依存する、表面上に生成された水素結合が高濃度であること、
接合時点での対向面間の密着を制限する部位を構成する、表面上に付着あるいは表面に吸着された粒子が低濃度であることである。
したがって、良好な接合の達成を求める際は、上記のパラメータの少なくとも一部を満足させるよう試みられている。
付着後の接合層の粗さが高すぎる場合は、その粗さを、例えば、従来のように化学機械研磨によって低減して高い接合エネルギーに適合させることができる。要求される粗さは、シリコン上の１×１μｍ２の領域を原子間力顕微鏡（ＡＦＭ）で測定した場合で、通常、０．６ｎｍＲＭＳ以下である。しかしながら、この作業は、要求された粗さを達成するために、研磨によって実質的に除去される量に等しい量だけ付着厚を増加させることを前提とする。しかしながら、付着物の厚さを増加させることが不可能な、あるいは、例えば、経済的理由で望ましくない状況も存在する。したがって、付着時にはもう粗さが低い接合層（特に、酸化物層）、さらには、高い接合エネルギーに直ちに適合し、上記の基準で得られるもの、すなわち、熱酸化シリコンに匹敵する接合層を付着できるようにするという要望がある。
酸化物接合層を形成するために現時点で当業者にとって知られている解決策は、化学気相成長、例えば、プラズマ化学気相成長（ＰＥＣＶＤ）、または物理的気相成長（ＰＶＤ）によって酸化物を付着させることにある。このような付着物は、密度と付着力を高めるため、一般に２００℃から８００℃の温度範囲で作製される。上述したように、一部の材料は、このような温度での処理に耐えることができない。
さらに、このようにして分子接合の適用を目的として付着された酸化物は、いくつかの欠点を有する場合が多い。
よく見られる第１の欠点は、ＰＥＣＶＤまたはＰＶＤ付着後の高い表面粗さに関する。この粗さの値は、一般に、少なくとも非常に薄い層（すなわち、本文脈では、数１０ナノメートル程度の厚さを有する層）の場合に、付着層の厚さとともに増加する。この問題を軽減するためには、したがって、「平滑化」と呼ばれる、化学機械研磨やエッチングといった手段を採る必要がある。しかしながら、上述したように、そのような研磨は、付着層の厚さの一部を消滅させる。
よく見られる第２の欠点は、ＣＶＤ系酸化物付着物の、特に熱シリコン酸化物と比較して、相対的に低い密度に関する。しかるに、付着物の密度は、接合直前の表面上で活性化可能な高濃度の結合のおかげによる良好な接合能力と、何よりも、その後のアニーリング時、特に高温（６００℃を超える、あるいは、例えば、ＧａＮ層のエピタキシャル成長の場合の１０００℃を超える温度）での適用の場合に良好な熱安定性を保証する場合が多い。一般的に採用される解決策は、付着後に接合層をアニーリングすることである。しかしながら、この処理は常に可能であるわけではない。プロセスの温度適合性（尚早な分離が回避されなければならない上述の「Ｓｍａｒｔ Ｃｕｔ（Ｒ）」法の場合など）や、存在する様々な材料の熱膨張係数（ＣＴＥ）が違いすぎる場合（例えば、絶対値で２０％を超える違い）があるからである。このような場合、アニーリングは、例えば、接合層内に引張または圧縮を引き起こし、結果として、表面粗さを増大させ、何よりも付着力を弱め、したがって分子接合能力を最小化する可能性がある。最終的には、低密度の酸化物付着物は、一般に不安定であり、その後の熱処理時に状態変化（部分結晶化、クリープなど）によって変質する可能性がある。膜転写プロセス時には、この酸化物劣化が、転写膜に多数の欠陥を発生させ、例えば、エピタキシャル適用例の場合には、接合界面を脆弱化させる。
よく見られる第３の欠点は、ＣＶＤ酸化物層に組み込まれた高濃度の水素に関しており、ＣＶＤ法に固有のものである。水素濃度は、一般に、酸化物が付着される温度が低下するにつれて増加する。付着後のアニーリング時に、この種の層は、一般に、下位基板との接合界面で蓄積して多数の欠陥を発生させる可能性のある水素の一部を放出しながら、（緻密化によって）変質する。場合によっては、界面の欠陥周辺に蓄積したガスの圧力が高まることで、付着力の妨げになり、室温で予め接合されたウェハの分離を引き起こす壊滅的な分離力を発生させる可能性がある。
上記の結果、一部の適用例に関して、基板上に最高で２００℃程度の温度で良質の酸化物層を付着するとともに、基板に対する良好な付着力、付着後の低い表面粗さ、その後の高温（通常少なくとも１０００℃程度）でのアニーリング工程時の良好な熱安定性、および十分な直接接合能力を同時に保証する方法は知られていない。したがって、処理済みか否かにかかわらず、１層以上の層からなる一部の種類の基板に酸化物を付着させることは不可能な場合がある。
実際には、この要望は、酸化物層を作製する必要がある場合のみならず、より一般的に、酸化物であるか否かにかかわらず、上述の特性を有する層を基板上に付着する必要がある場合に存在する。
この目的のため、本発明は、特定の種類の付着、特に酸化物の付着、すなわち、非常に低い温度（通常１００℃未満、またさらには５０℃未満）で発生可能なイオンビームスパッタリング（ＩＢＳ）を利用することを提案する。発明者らは、ＩＢＳによって付着されたそのような酸化物層が、その後の基板との分子接合に非常に有益な特性を有すること、そのような層が、付着層が４００ｎｍあるいはそれ以上の厚さを有する場合であっても、付着後に非常に低い粗さと、（続いて緻密化アニーリング処理を施す必要なく）良好な熱安定性を与える良好な密度を有すること、さらに、そのような層付着に先行して、付着自体と同じ真空サイクルで、貼り合わせを促進させるレシーバ表面のエッチング工程、または他の層、例えば、１層以上の金属層（特に、Ｃｒ、Ｐｔ、Ａｌ、Ｒｕ、Ｉｒ）の積層を行い得ることに気づいてきている。
イオンビームスパッタリング（ＩＢＳ）は、イオンが、ソースによって生成され、スパッタされる材料に向かって加速されるＰＶＤ技術である。
この特殊な技術は、付着層の良好な付着力を保証しながら低温（例えば、室温）で実施されることによって、層作製のための知られているＰＶＤ技術（上述を参照）と区別される。蒸着技術も低温で実行可能であるが、そのような付着力を発生させることはできない。
このようにして加熱することなくイオンビームによって付着された酸化物は、付着工程の時から、標準的なＣＶＤ付着物よりも熱酸化シリコンに近い以下の形態学的および熱化学的特性を有する：
低い表面粗さ（熱酸化物の粗さ以下）、
高密度（ＣＶＤスパッタリングで得られる酸化物の密度以上）、
ＣＶＤ酸化物の場合と熱酸化物の場合との間の固有の低シラノール（Ｓｉ−ＯＨ）結合濃度、
場合によっては予め付着物界面に衝突するアシスト用イオンビームによって行われるインサイチュスカーリング（ｓｃｏｕｒｉｎｇ）の結果による付着力の向上。
これらの特性は、ＩＢＳ系付着物に、マイクロエレクトロニクス構造体または基板の高い分子接合能力をもたらす。
さらに、ＩＢＳ系酸化物（ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５など）は、シリコンの熱酸化速度に近い非常に緩やかな速度（通常、約１オングストローム毎秒程度の速度）で付着されるので、付着厚の（１ナノメートル未満の範囲内までの）良好な制御が可能である。
例えば、ＩＢＳによってシリコン上に作製されたシリコン酸化物と熱酸化物の形の場合の４００ｎｍ付着物のそれぞれの表面粗さ値は、以下のとおりである：
０．２２ｎｍと０．２５ｎｍのＲＭＳ粗さ、および
２．２２ｎｍと２．６０ｎｍのＰＶ粗さ。
これらの粗さ値は、４００ｎｍ厚の層上で、原子間力顕微鏡（ＡＦＭ）の１×１μｍ２の領域を用いて測定された（これらの種類の粗さは当業者には知られており、ＲＭＳは二乗平均平方根を表し、ＰＶは高低差（ｐｅａｋ−ｔｏ−ｖａｌｌｅｙ）を表す）。
実際には、ＩＢＳでＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５などの層を作製することは、この技術が（緩やかな付着速度のおかげで）付着層の化学量（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）と厚さの良好な制御を同時に可能にすることに関連する光学的特性（厚さ、特に屈折率）のために、光学または光電子工学分野で既に提案されている。ＳｉＯ２の場合は、特に、論文「Ｅｆｆｅｃｔ ｏｆ ｔｈｅ ｗｏｒｋｉｎｇ ｇａｓ ｏｆ ｔｈｅ ｉｏｎ−ａｓｓｉｓｔｅｄ ｓｏｕｒｃｅ ｏｎ ｔｈｅ ｏｐｔｉｃａｌ ａｎｄ ｍｅｃｈａｎｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＳｉＯ２ ｆｉｌｍｓ ｄｅｐｏｓｉｔｅｄ ｂｙ ｄｕａｌ ｉｏｎ ｂｅａｍ ｓｐｕｔｔｅｒｉｎｇ ｗｉｔｈ Ｓｉ ａｎｄ ＳｉＯ２ ａｓ ｔｈｅ ｓｔａｒｔｉｎｇ ｍａｔｅｒｉａｌｓ」Ｊｅａｎ−Ｙｅｅ ＷｕおよびＣｈｅｎｇ−Ｃｈｕｎｇ Ｌｅｅ著、Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ、第４５巻、第１５号、２００６年５月２０日、３５１０−３５１５ページを参照。
しかしながら、当業者らは、そのような付着物が、例えば、層転写プロセス時の分子接合用の接合層として非常に興味深いものになる格別の品質を有するとはいまだに認識していない。
上述したように、これらの層は、厚さが大きい場合（数１００ナノメートル、さらには数１０ミクロン）でも低い表面粗さと、高い密度（すなわち稠密度）と、高い熱安定性（例えば、ＣＶＤ系の標準接合層に比べて層内に組み込まれた水素結合が低濃度であり、そのため、アニーリング時の水素ガス放出が低減され、良好な安定性がもたらされる）を同時に有する。
したがって、全く同じ付着温度や、より低い温度であっても、ＩＢＳ付着物は、分子接合層として従来使用されているＣＶＤ系酸化物よりもシラノール（Ｓｉ−ＯＨ）型の結合が少ない。さらに、ＩＢＳ層は（室温に近い）低温で付着可能であるため、それを使用することにより、それほど加熱可能ではない構造体（例えば、予めイオン注入された界面を有し、分離を誘発する可能性のある構造体（「Ｓｍａｒｔ Ｃｕｔ（Ｒ）」法の場合など））にも分子接合層が作製可能である。
ＩＢＳ技術は、酸化物の付着のみならず、窒化物、金属種、酸窒化物（特に、ＳｉＯｘＮｙ）などの付着も可能にする。
したがって、本発明は：
表面に第１の材料を有する第１の構造体を作製することと、
この第１の構造体の表面に、イオンビームスパッタリング（ＩＢＳ）によって、第２の材料からなり、自由表面を有する少なくとも１層の被膜層を形成することと、
この自由表面を第２の構造体の１つの面に分子接合することとを含む、マイクロエレクトロニクス構造体の製造方法を提案する。
上述の定義は、以下に示すように、少なくとも１層の下位層が第１の構造体と被膜層との間に設けられており、すなわち、被膜層が（第１の材料からなる）第１の構造体の表面上に直接には形成されておらず、にもかかわらず、後者の表面のすぐ近くに形成されているので、１層以上の下位層を介して間接的ではあるが、第１の構造体の表面上に確かに位置している場合を包含することが指摘されなければならない。
上記に説明したように、イオンビームスパッタリングは、低温で行われ、その後に非常に良質な分子接合の実現を可能にする特性を有する接合層を形成させる。
したがって、本発明の方法を使用することにより、出発基板上に、ドナー基板（または構造体）とレシーバ基板（または構造体）との分子接合を可能にする少なくとも１層のＩＢＳ系の薄層を含む構造体が形成される。
被膜層は、好ましくはスパッタリングによる付着が行われる容器内で、第１の構造体の表面をスカーリングした後に形成される。
分子接合の前に、有利には別の被膜層が第２の構造体上にさらに形成される。この別の被膜層は、好ましくはイオンビームスパッタリングによって作製される。この別の被膜層は、第１の被膜層と同じ第２の材料で作製されることもできる。それにより、良好な分子接合が保証される。
本発明の使用が有利には薄層の形成と組み合わせて行われ、すなわち、第１および第２の構造体の一方または両方に、微小空洞の埋め込み層を形成するようイオンが注入されるとともに、分子接合の後に、微小空洞の埋め込み層の深さでこの構造体の破面が引き起こされる。
注目すべきは、付着工程時にイオン注入膜の収縮や分離を発生させる危険性なく、ＩＢＳ層の形成前または後に、イオン注入工程が実行可能であることである。
この第２の材料は、好ましくは酸化物、好ましくはシリコン酸化物である。より一般的には、接合層が、有利にはＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２などから選択された酸化物の層からなっている。
別の興味深い可能性は、この第２の材料が、窒化物、例えば、Ｓｉ３Ｎ４、ＴｉＮ、ＷＮおよびＣｒＮからなる群から選択された窒化物であることである。
さらに別の興味深い可能性は、第２の材料が、酸窒化物、例えば、シリコン酸窒化物であることである。酸窒化物中の酸素と窒素の組成比は、固定されている場合もあれば、層の厚さの範囲内で変化する場合もある（そのためには、イオンビームスパッタリングのパラメータを変えればよい）。
さらに別の興味深い可能性は、第２の材料が、金属元素または金属合金、例えば、Ｃｒ、Ｐｒ、Ａｌ、ＲｕおよびＩｒからなる群から選択された金属元素または金属合金であることである。
特に興味深い変形例では、１層を超える層がドナー基板に付着される。すなわち、少なくとも１層の下位層が、有利にはイオンビームスパッタリングによって付着されて、被膜層の下方に存在している。興味深い一例は、この下位層が金属材料または金属合金で作製されるとともに、被膜層が酸化物からなるものである。その結果、埋め込み電極が形成される。
接合層が有利には非晶質である。
ＩＢＳ層が上に形成される材料は、好ましくは元素周期表のＩＶ族の材料、例えば、シリコンなどの半導体材料である。同様に、以下の材料のうちの１つ、すなわち、ゲルマニウム、窒化ガリウム、ガリウム砒素、タンタル酸リチウムまたはニオブ酸リチウムである場合もある。
ＩＢＳ酸化物接合層の厚さは、好ましくは数ナノメートルから数１００ナノメートル間である。層の厚さが有利には１ミクロン未満、好ましくは多くても６００ナノメートル程度である。
実際にこのようにして得られた構造体は、約０．２５ｎｍＲＭＳ未満の表面粗さを有する。
基板またはレシーバ構造体との接合を促進するために、ＩＢＳ層の表面を、例えば、それ自体知られている方法で、化学機械研磨やＵＶオゾン処理によって、または反応性プラズマを用いて活性化させると有利である。
したがって明らかながら、言い換えると、本発明は、第１の構造体と第２の構造体を分子接合することによってマイクロエレクトロニクス構造体を製造する方法（「マイクロテクノロジー」という表現が使用される場合もある）であって、イオンビームスパッタリングによって、２つの構造体の少なくとも一方の表面に厚さ１ミクロン未満の、好ましくは６００ｎｍ未満の接合層が形成される方法を提案する。
この接合層は、好ましくは下位構造体の構成成分である元素と異なる元素の酸化物、窒化物または酸窒化物である。この下位構造体は、有利には安定した熱酸化物がないシリコン以外の材料、特に、ゲルマニウム、窒化ガリウム、ガリウム砒素、タンタル酸リチウムまたはニオブ酸リチウムなどからなっている一方、接合層は、好ましくはシリコン酸化物を含む。この接合層は、金属層によって、有利にはイオンビームスパッタリングによって付着された金属層によって、この下位構造体から離される場合もある。
この接合層は、有利には電気絶縁体であり、分子接合は、有利には他方の構造体にイオンを注入する前工程によって得られた微小空洞層の深さにおいて、最高４００℃程度の温度、好ましくは最高２００℃程度で破面を形成する工程をその後に行うことにより、セミコンダクタオンインシュレータ型構造体を形成する。
イオンビームスパッタリングを使用することが、Ｓｉ−Ｗ合金に関連して下位のアイレットに対して接線方向に応力を加える層の形成に関する文献である、米国特許出願公開第２００７／００１７４３８号明細書に思いがけなくも記述されていることに留意されたい。しかし、そのような応力付加を実現するため、この層は、いかなる波動現象も妨げるように非常に厚くなっている（数ミクロンから数ミリメートルの間）。このことは、さもなくば効果的に分子接合されないような、２つの構造体間の良好な分子接合を可能にする接合層または付着層となるよう意図された薄い被膜（厚さ１ミクロン未満）の形成とは全く異なっている。さらに、上述の文献の教示は、接線方向の応力の元である層を形成することであるので、文献は、本発明が広い接合領域にわたって非常に高品質の分子接合を得ることに取り組んでいる技術的問題とは先験的に相容れないものである。明らかに、界面における接線方向応力の存在は、界面を脆弱化する傾向がある。
したがって、本発明の文脈では、ＩＢＳ層が、通常、埋め込み層となる接合層である一方、上記の文献において提案された非応力状態層は、表面層として解放された後、下位のアイレットの応力度を修正するためにエッチングおよび加熱されるようにのみ意図されている。
本発明の目的、特徴および利点は、添付の図面に基づいて非限定の例示として示す以下の説明から明らかになる。
脆弱層を形成するイオン注入時のドナー基板の断面図である。 イオンビームスパッタリングによる層付着後の基板の断面図である。 分子接合後の基板の図である。 脆弱層の深さでの分離後の基板の図である。 新しいサイクルに備えるドナー基板の残部の図である。 イオンビームスパッタリング成膜装置の理論図である。
図１から図５は、本発明を採用した方法の一例を表す。
この方法は、以下の工程を含む：
少なくとも表面に（または、その上に薄層が付着されている場合には、表面のすぐ近くに）第１の材料を有する第１の構造体を構成する基板１を作製すること、
基板の１つの面１Ａにイオン（または原子）を照射するためにイオン（または原子）を注入して、表面１Ａとともに将来の薄層２を画定する微小空洞の埋め込み層１Ｂを作製すること（図１参照）、
低温でのイオンビームスパッタリングによって、第１の構造体の表面に酸化物層３を付着させること（図２参照）、
分子接合によって、第２の構造体を形成するレシーバ基板４を接合すること（図３参照）、
熱処理の適用および／または剥離応力の付加（例えば、適切なパワーと周波数の超音波またはマイクロ波の印加、あるいは工具の利用）によって、微小空洞の埋め込み層１Ｂの深さで破面を発生させ、ドナー基板の残部１’から層２を分離すること（図４参照）、
ドナー基板の残部１’を、場合によっては（ハッチング領域の）研磨を行った後に、再利用すること（図５参照）。
図４および図５に示す起伏は、研磨の有益性を明示することのみを目的として完全に誇張されたものであることは言うまでもない。
このように、この方法は、ドナー基板（または第１の構造体）１からレシーバ基板（または第２の構造体）４へ層（符号２）を転写する場合に、ＩＢＳによる数ナノメートルから１０分の数ミクロンまでの制御された厚さを有する酸化物３を付着することからなる工程を含む。
この付着は、「低温で」、すなわち、１００℃未満の温度、通常は約４０℃（この温度は、付着のために基板の表面温度に相当する）、または室温でさえ実行される。したがって、したがってこの付着物は、処理済みであろうとなかろうと、前工程の結果やドナー基板の表面の特性を損なう危険性なく、いかなる基板上にも作製可能である。
図１から図５に示す例では、ＩＢＳによって付着されたこの層３は、接合層となる主要な機能を有する。しかしながら、特に以下のような他の機能をさらに有することもある：
電気絶縁層または熱絶縁層、
犠牲層（例えば、加速度センサや圧力センサなどのマイクロシステムを製造する場合）、
鏡または光学フィルタ層（それぞれ異なる性質および／または厚さの層を積層することによって光学的機能を導入する場合もあり）、
あらゆる機械的応力も補償する層（または積層体）、
埋め込み電極（例えば、基板と酸化物層との間の金属層）、
障壁層（例えば、ＴｉＮ、ＷＮなどの窒化物層）。
このように、ＩＢＳによって付着される層を構成する材料は、（接合層を作製する場合は）酸化物であるが、あるいは窒化物、酸窒化物、金属元素、金属合金などの場合もある。
ＩＢＳ酸化物が、付着されるやいなや非常に良質の接合に適合する密度で、すでに非常に緻密であることから、ＩＢＳ酸化物の緻密化処理を行う必要がないことに留意されたい。
あるいは、ＩＢＳ層の付着は、イオン注入前に行われる。
ドナー基板の表面を前処理して、基板表面に付着される層の付着力を向上させるように、付着前にＩＢＳ成膜室内の洗浄を行えば有利である。そのような洗浄は、アルゴンイオン、キセノンイオンなどの中性イオンを表面に照射することからなる場合もある（この前処理は、スカーリングと呼ばれる場合もある）。
このイオンビームスパッタリングは、その実施時に作用する特性に応じて、多くの具体的な方法で実施可能である。したがって、知られているＲＩＢＳ（反応性ＩＢＳ）技術が存在するが、他の代替法も使用可能である。
特に、アシストビームをさらに使用するＤＩＢＳ（デュアルＩＢＳ）技術も使用可能である。それにより、層の稠密度を向上させることができるが、必要に応じてさらにガス補給（ｔｏｐ−ｕｐ）（例えば、酸化物付着の場合には酸素補給）を行うことで、付着時の層の化学量を制御することもできる。
図６は、例えば、一群の基板上に酸化シリコン被膜を形成する場合に、このＤＩＢＳ技術を実施するよう適合された装置の理論図である。
真空容器１０内には、以下のものが配置されている（以下の数値は、例えば、ＯＸＦＯＲＤ社の５００型装置に対応する）：
単一エネルギー（通常は、５００ｅＶから１５００ｅＶの間のエネルギー）陽イオンの空間的に確立されたビーム１２を生成するイオンソース（スパッタリングソース）１１。この場合、アルゴンイオンからなるビームが、付着される材料（この場合、ＳｉＯ２）からなるターゲット１３に衝突する。スパッタされた種が、ターゲットに面する半空間に放出され、（この場合、遊星式支持体１４Ａに保持された）基板１４上で集束して、図２の被膜層３を形成する（図６には図示せず）、
より低いエネルギー（通常、５０ｅＶから１００ｅＶ）のイオンをビーム１６状に放射するアシスト用ソース１５。その目的は、基板上に付着される層の稠密度を向上させるとともに、付着時にこれら薄層の化学量を制御することである（この場合、ソース１５からのイオン化中性ガス流の一部または全ての代わりに、形成される層と反応する酸素または他のガスを使用することも可能である）。このアシスト用ソースは、付着自体を始める前に基板をスカーリングするためのイオン束のソースとしても使用可能である）。
成膜室の吸排気は、有利には粒子汚染や有機汚染を防止するよう「乾式に」行われる。真空限界は、通常、２．１０８トルである。
０．１から１ミクロンの一般的な厚さを有する層が、アシスト用ソースを使用して、またはアシスト用ソースなしで作製可能である。実際には、このアシスト用ソースは、有利には基板表面をスカーリングするためにのみ、例えば、５分間使用される。上述したように、中性ガスは、アルゴンやキセノンであってもよい。
上述のＯＸＦＯＲＤ社５００型装置の運転条件の一例は、以下のように規定される：
成膜ガン（キセノン）：電圧１０００Ｖ、電流１００ｍＡおよび流速２．１ｓｃｃｍ（標準立方センチメートル毎分）、
アシストガン（キセノン）：電圧２００Ｖ、電流２０ｍＡおよび流速６ｓｃｃｍ、
流速４ｓｃｃｍの酸素を容器内に直接添加。
ここで、ＩＢＳ技術が、（ＰＥＣＶＤやＬＰＣＶＤ技術の場合の１００から１０００オングストローム毎秒程度の付着速度に比べて、通常、１オングストローム毎秒程度の）非常に低い付着速度に対応し、そのことが高密度に貢献していることを忘れてはならない。
薄い被膜の密度を評価する１つの方法は、被膜が化学エッチングされる速度を測定することである（被膜の密度は、この速度に反比例する）。
以下に、様々な条件における様々な種類のＳｉＯ２酸化物のエッチング速度を示す：
熱（１１００℃で付着）：８５０オングストローム／分、
ＩＢＳ（１００℃未満で付着）：１０５０オングストローム／分、
ＬＦ−ＰＥＣＶＤ（約３００℃で付着）：１６００オングストローム／分、
ＬＰＣＶＤ（ＨＴＯ−ＤＣＳ）（約９００℃で付着）：１５５０オングストローム／分。
前段落において、ＬＦは「低周波数」を表し、ＨＴＯ−ＤＣＳは「高温酸化膜ジクロロシロキサン」を表す。
ＩＢＳによって得られる被膜のエッチング速度が熱酸化物の場合よりそれほど高くはなく、その結果、密度が熱酸化物の場合よりそれほど低くならないことに留意すべきである。その一方、このＩＢＳ被膜のエッチング速度は、ＣＶＤ系の技術で得られる被膜の場合よりもかなり低く、したがって、その密度が大幅に高くなることが分かる。
したがって、ＩＢＳによって付着される酸化物は、非常に低温で実施され、それによりいかなる種類の基板、特に処理済みの基板にも適合するという利点とともに、支持基板を構成する材料の酸化物でなくとも、熱酸化物に匹敵する接合品質を獲得することができる。
分離後に得られた（レシーバ基板、酸化物層、およびドナー基板の残部から分離された薄層からなる）接合構造体に対して高温熱処理が施されると、酸化物層がそれほど緻密ではない場合（ＰＥＣＶＤまたはＬＰＣＶＤ）には、酸化物層のガス放出や変質によって、転写された薄層に局所的な剥離、隆起、さらには剥落が発生する場合が多い。しかしながら、この欠点は、ＩＢＳ付着物の場合には起こらず、高密度により、高温での優れた作用がもたらされ、したがって、構造体内の最終欠陥の数が低減される。
図１から図５の例では、イオン注入は、第１の構造体において行われるか、あるいは第２の構造体において行われる（両方の構造体にイオン注入がある場合もある）。
さらに、この例では、被膜層が第１の構造体の表面に形成され、かつ直接的に（したがって、その表面に第１の材料を有する基板の部分の上に直接に）形成される。あるいは、この被膜層は、第２の構造体上に作製される。あるいは、被膜層は、第１の構造体または第２の構造体の表面に対して間接的に、（場合によってはイオンビームスパッタリングによって）構造体の表面に形成された下層（または下位層）上に付着されることもある。２つの構造体のそれぞれに被膜層が存在することもある。
本発明の適用例を以下に示す。
実施例１
結晶性ＧａＮ（７０Ｇａ１４Ｎ）基板に対して、以下の条件でＨイオンが注入される：
エネルギー：６０ｋｅＶ、
照射線量：３．５×１０１７ｃｍ−２。
その後、厚さ５００ｎｍから１ミクロンの間のＳｉＯ２層が、イオン注入された基板上にＩＢＳによって付着される。付着自体の工程に先立ち、ＧａＮ基板が、スカーリング工程によって、インサイチュで（ＩＢＳ成膜容器内で）５分間洗浄される。
その後、酸化物層を担持したＧａＮ基板が、分子接合によってサファイア基板に接合される。この目的のため、酸化物層の化学機械研磨の後、例えば、接合されるウェハのブラッシングとリンスが行われる。
あるいは、酸化物層の表面に対して、例えば、酸素プラズマを用いてプラズマ処理が施される。
その後、２００℃から４００℃の範囲内の熱処理によって、イオン注入層の深さで破面が引き起こされる。このようにして、例えば、発光ダイオード（ＬＥＤ）を製造するために使用可能な安定なＧａＮ／ＳｉＯ２／サファイア構造体が得られる。ＩＢＳによって得られた酸化物層は、その密度のために、ＬＥＤの活性層を形成するためのその後の高温エピタキシ工程（通常、１０００℃から１１００℃の間の温度）に完全に適している。
実施例２
出発点は、結晶質ＬｉＴａＯ３ドナー基板である。
その後、１００ｎｍ厚のＳｉＯ２層が、（スカーリング工程によるインサイチュでの５分間洗浄の後）ＩＢＳによってドナー基板上に付着される。
その後、ＬｉＴａＯ３基板に対して、以下の条件で、水素イオンが酸化物層を介して注入される：
エネルギー：６０ｋｅＶ、
照射線量：８×１０１６ｃｍ−２。
その後、酸化物層を有するＬｉＴａＯ３基板が、分子接合によって、クロム接合層で被覆されたＬｉＴａＯ３基板に接合される。接合は、例えば、いわゆる「カロー酸」（Ｈ２ＳＯ４／Ｈ２Ｏ２）槽を用いた化学洗浄によって達成される。
その後、１５０℃で１時間の熱処理によって、イオン注入層の深さで破面が引き起こされる。このようにして、例えば、強誘電体メモリを製造するために使用可能なＬｉＴａＯ３／ＳｉＯ２／Ｃｒ／ＬｉＴａＯ３構造体が得られる。
実施例３
出発点はゲルマニウム基板である。
その後、３００ｎｍ厚のＳｉＯ２層が、ＩＢＳによってドナー基板上に付着される。付着の前に、基板は、スカーリング工程によってインサイチュで５６分間洗浄される。
その後、基板に対して、以下の条件で、Ｈイオンが酸化物層を介して注入される：
エネルギー：８０ｋｅＶ、
照射線量：６×１０１６ｃｍ−２。
その後、酸化物層を有する基板が、分子接合によって、熱酸化物層で被覆されたシリコン基板に接合される。この目的のため、酸化物層の化学機械研磨の後、例えば、ウェハのブラッシングとリンスが行われることが可能である。
その後、３３０℃で１時間の熱処理によって、イオン注入層の深さで破面が引き起こされる。このようにして、例えば、マイクロエレクトロニクス部品を製造するために使用可能な、ＧｅＯＩ（ゲルマニウムオンインシュレータ）としても知られるＧｅ／ＳｉＯ２／ＳｉＯ２／Ｓｉ構造体が得られる。
実施例４
出発点は、ＬｉＴａＯ３基板であり、以下の条件でＨイオンが注入され、
エネルギー：６０ｋｅＶ、
照射線量：８×１０１６ｃｍ−２、かつ
以下の条件でＨｅイオンが注入される。
エネルギー：１００ｋｅＶ、
照射線量：５×１０１６ｃｍ−２。
その後、ＩＢＳによって、１００ｎｍ厚のクロム（または白金）層が付着され、場合によっては、２００ｎｍ厚のＳｉＯ２層も付着される。
この基板が、ＩＢＳによって予め４００ｎｍ厚のＳｉＯ２層が付着されている別のＬｉＴａＯ３基板に対して、分子接合によって接合され、その後、化学機械研磨とブラッシングが行われる。
２００℃未満の温度で、例えば、機械的応力を付加することによって破面が引き起こされる。このようにして、ＬｉＴａＯ３／電極／絶縁体／ＬｉＴａＯ３構造体が得られる。
場合によっては、自由表面上に被膜が付着され、その後、研磨される。
実施例５
出発点は、ＬｉＮｂＯ３ドナー基板である。
この基板に、以下の条件でＨｅイオンが注入される：
エネルギー：２５０ｋｅＶ、
照射線量：３×１０１６ｃｍ−２。
その後、６００ｎｍ厚のＳｉＯ２層が、ＩＢＳによって付着される。
ＳｉＯ２で被覆されたこの基板が、ＩＢＳによって６００ｎｍ厚のＳｉＯ２層で被覆された別のシリコン基板に対して、分子接合によって接合される。
イオン注入層の深さで破面が引き起こされ、埋め込み絶縁層を含むＳｉ／ＳｉＯ２／ＬｉＮｂＯ３構造体が作製される。

Claims (20)

  1. 表面にシリコンを除く第１の材料を有する第１の構造体（１）を作製することと、
    この第１の構造体の表面に、イオンビームスパッタリング（ＩＢＳ）によって、第２の材料からなり、自由表面を有する厚さ１ミクロン未満の少なくとも１層の被膜層（３）を形成することと、
    この自由表面を第２の構造体（４）の１つの面に分子接合することとを含み、被膜層が第１および第２の構造体の接合層を構成する、マイクロエレクトロニクス構造体の製造方法。
  2. イオンビームスパッタリング成膜用の容器と同じ容器内で第１の構造体の表面をスカーリングした後に、被膜層が形成されることを特徴とする、請求項１に記載の方法。
  3. 分子接合の前に、別の被膜層が第２の構造体上にさらに形成されることを特徴とする、請求項１または２に記載の方法。
  4. 前記別の被膜層が、イオンビームスパッタリングによって作製されることを特徴とする、請求項３に記載の方法。
  5. 前記別の被膜層が、第１の被膜層と同じ第２の材料で作製されることを特徴とする、請求項３または４に記載の方法。
  6. 第１および第２の構造体の一方または両方に、微小空洞の埋め込み層を形成するようイオンが注入されるとともに、分子接合の後に、４００℃未満の温度で微小空洞の埋め込み層の深さで、この構造体の破面が引き起こされることを特徴とする、請求項１から５のいずれか一項に記載の方法。
  7. 第２の材料が酸化物であることを特徴とする、請求項１から６のいずれか一項に記載の方法。
  8. 第２の材料がシリコン酸化物であることを特徴とする、請求項７に記載の方法。
  9. 酸化物が、ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５およびＨｆＯ２からなる群から選択されることを特徴とする、請求項７に記載の方法。
  10. 第２の材料が窒化物であることを特徴とする、請求項１から６のいずれか一項に記載の方法。
  11. 第２の材料が、Ｓｉ３Ｎ４、ＴｉＮ、ＷＮおよびＣｒＮからなる群から選択されることを特徴とする、請求項１０に記載の方法。
  12. 第２の材料が、金属元素または金属合金であることを特徴とする、請求項１から６のいずれか一項に記載の方法。
  13. 第２の材料が、Ｃｒ、Ｐｔ、Ａｌ、ＲｕおよびＩｒからなる群から選択されることを特徴とする、請求項１２に記載の方法。
  14. 第２の材料が、シリコン酸窒化物であることを特徴とする、請求項１から６のいずれか一項に記載の方法。
  15. 酸素と窒素の組成比が、層の厚さの範囲内で変化されることを特徴とする、請求項１４に記載の方法。
  16. 被膜層を付着する前に、少なくとも１層の下位層がイオンビームスパッタリングによってさらに付着されることを特徴とする、請求項１から１５のいずれか一項に記載の方法。
  17. 下位層が金属材料または金属合金で作製されるとともに、被膜層が酸化物であることを特徴とする、請求項１６に記載の方法。
  18. 被膜層が非晶質であることを特徴とする、請求項１から１７のいずれか一項に記載の方法。
  19. 第１の材料が半導体材料であることを特徴とする、請求項１から１８のいずれか一項に記載の方法。
  20. 第１の材料が、ゲルマニウム、窒化ガリウム、ガリウム砒素、タンタル酸リチウムおよびニオブ酸リチウムからなる群の材料であることを特徴とする、請求項１から１８のいずれか一項に記載の方法。
JP2010528449A 2007-10-12 2008-10-10 分子接合を含むマイクロエレクトロニクス構造体の製造方法 Withdrawn JP2011503839A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0758282A FR2922359B1 (fr) 2007-10-12 2007-10-12 Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
PCT/FR2008/001427 WO2009087290A1 (fr) 2007-10-12 2008-10-10 Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire

Publications (1)

Publication Number Publication Date
JP2011503839A true JP2011503839A (ja) 2011-01-27

Family

ID=39494360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010528449A Withdrawn JP2011503839A (ja) 2007-10-12 2008-10-10 分子接合を含むマイクロエレクトロニクス構造体の製造方法

Country Status (5)

Country Link
US (1) US20100216294A1 (ja)
EP (1) EP2195835A1 (ja)
JP (1) JP2011503839A (ja)
FR (1) FR2922359B1 (ja)
WO (1) WO2009087290A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934424B2 (ja) * 2013-02-19 2016-06-15 日本碍子株式会社 弾性波デバイスの製法
JP2016149444A (ja) * 2015-02-12 2016-08-18 住友電気工業株式会社 窒化ガリウム複合基板およびその製造方法
KR20180132091A (ko) * 2016-03-31 2018-12-11 소이텍 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2962598B1 (fr) * 2010-07-06 2012-08-17 Commissariat Energie Atomique Procede d'implantation d'un materiau piezoelectrique
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
CN111199962A (zh) * 2018-11-16 2020-05-26 东泰高科装备科技有限公司 太阳能电池及其制备方法
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11347001B2 (en) * 2020-04-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11340512B2 (en) * 2020-04-27 2022-05-24 Raytheon Bbn Technologies Corp. Integration of electronics with Lithium Niobate photonics

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2245779B1 (ja) * 1973-09-28 1978-02-10 Cit Alcatel
US3957107A (en) * 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
GB1542299A (en) * 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4074139A (en) * 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) * 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2529383A1 (fr) * 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537777A1 (fr) * 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) * 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
GB2144343A (en) * 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) * 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
US4566403A (en) * 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
JPS6288137A (ja) * 1985-10-14 1987-04-22 Sumitomo Special Metals Co Ltd 磁気ディスク用基板の製造方法
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
EP0284818A1 (de) * 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5200805A (en) * 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) * 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
US4894709A (en) * 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4996077A (en) * 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US4929566A (en) * 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
CA2081553A1 (en) * 1990-05-09 1991-11-10 Marc Stevens Newkirk Thin metal matrix composites and production method
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) * 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
DE69432323T2 (de) * 1993-12-28 2003-12-11 Honda Motor Co Ltd Gaszufuhrmechanismus und Vorrichtung zum Bestimmen und Anzeigen der Gasmenge für Gasbrennkraftmaschine
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) * 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
GB2347230B (en) * 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002016150A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US20020005990A1 (en) * 2000-07-11 2002-01-17 Nikon Corporation Optical element formed with optical thin film and exposure apparatus
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2833106B1 (fr) * 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US7754008B2 (en) * 2005-07-19 2010-07-13 The Regents Of The University Of California Method of forming dislocation-free strained thin films
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934424B2 (ja) * 2013-02-19 2016-06-15 日本碍子株式会社 弾性波デバイスの製法
JPWO2014129432A1 (ja) * 2013-02-19 2017-02-02 日本碍子株式会社 弾性波デバイスの製法
US9911639B2 (en) 2013-02-19 2018-03-06 Ngk Insulators, Ltd. Composite substrate, elastic wave device, and method for producing elastic wave device
US10629470B2 (en) 2013-02-19 2020-04-21 Ngk Insulators, Ltd. Composite substrate, elastic wave device, and method for producing elastic wave device
JP2016149444A (ja) * 2015-02-12 2016-08-18 住友電気工業株式会社 窒化ガリウム複合基板およびその製造方法
KR20180132091A (ko) * 2016-03-31 2018-12-11 소이텍 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법
KR102323616B1 (ko) 2016-03-31 2021-11-08 소이텍 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법

Also Published As

Publication number Publication date
EP2195835A1 (fr) 2010-06-16
FR2922359B1 (fr) 2009-12-18
WO2009087290A1 (fr) 2009-07-16
US20100216294A1 (en) 2010-08-26
FR2922359A1 (fr) 2009-04-17

Similar Documents

Publication Publication Date Title
JP2011503839A (ja) 分子接合を含むマイクロエレクトロニクス構造体の製造方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
CN109786229B (zh) 一种晶圆键合方法以及相应的异质衬底制备的方法
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
US8822309B2 (en) Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
JP2009506540A (ja) 堆積された障壁層を備えたセミコンダクタ・オン・グラスインシュレータ
JP2010514185A (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
TW200416813A (en) Method of producing SOI wafer and SOI wafer
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
JP2009501440A (ja) 厚い絶縁層の粗さを減少させるための方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
EP1651560A1 (fr) Structure empil e, et proc d pour la fabriq uer
JP2012507172A (ja) マイクロエレクトロニクス分野において単結晶膜を形成する方法
JP2011510507A (ja) 複合構造上でエピタキシーによって成長する層の製造方法
KR20200019677A (ko) 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
JP2014534621A (ja) ２段階層移動方法
JP2017536986A (ja) 低粗度金属層を介した直接接着のための方法
JP2013175787A (ja) 多層結晶構造体の製造方法
JP2008177531A (ja) ダブルプラズマｕｔｂｏｘ
JP6866150B2 (ja) ２つの構造体間の直接接合を実行する方法
US7807548B2 (en) Process of forming and controlling rough interfaces
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
US20110214806A1 (en) Ingot formed from basic ingots, wafer made from said ingot and associated method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130718