FR2922359A1 - Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire - Google Patents

Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire Download PDF

Info

Publication number
FR2922359A1
FR2922359A1 FR0758282A FR0758282A FR2922359A1 FR 2922359 A1 FR2922359 A1 FR 2922359A1 FR 0758282 A FR0758282 A FR 0758282A FR 0758282 A FR0758282 A FR 0758282A FR 2922359 A1 FR2922359 A1 FR 2922359A1
Authority
FR
France
Prior art keywords
layer
substrate
coating layer
oxide
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0758282A
Other languages
English (en)
Other versions
FR2922359B1 (fr
Inventor
Marc Rabarot
Christophe Dubarry
Jean Sebastien Moulet
Aurelie Tauzin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0758282A priority Critical patent/FR2922359B1/fr
Priority to US12/682,522 priority patent/US20100216294A1/en
Priority to EP08869784A priority patent/EP2195835A1/fr
Priority to JP2010528449A priority patent/JP2011503839A/ja
Priority to PCT/FR2008/001427 priority patent/WO2009087290A1/fr
Publication of FR2922359A1 publication Critical patent/FR2922359A1/fr
Application granted granted Critical
Publication of FR2922359B1 publication Critical patent/FR2922359B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Un procédé de fabrication d'une structure micro-électronique comporte :- la préparation d'une première structure 1 présentant en surface un premier matériau,- la formation à la surface de cette première structure, par pulvérisation par faisceau d'ions (IBS), d'au moins une couche de revêtement 3 en un second matériau, cette couche ayant une surface libre,- le collage moléculaire de cette surface libre à une face d'une seconde structure 4.

Description

10 L'invention concerne un procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire. Elle vise en particulier, mais non exclusivement, un procédé de fabrication faisant intervenir la formation, le long de l'interface de collage, d'une couche mince. Ainsi qu'on le sait, une structure micro-électronique est un 15 élément, ou un ensemble, réalisé à partir de moyens ou techniques de la micro-électronique et pouvant intervenir notamment dans les procédés de fabrication de composants micro-électroniques et/ou optiques et/ou micro-mécaniques ; une telle structure peut comporter un substrat, par exemple en un matériau semi-conducteur, éventuellement combiné avec une ou plusieurs autres 20 couches ou substrats, en sorte de permettre la formation de ces composants. Ces procédés font souvent intervenir des substrats formés eux-mêmes de plusieurs couches, ce qui explique cette dénomination de structure, même dans le cas d'un substrat unique. Dans ce domaine de la micro-électronique, il est courant de former 25 des couches minces dont l'épaisseur est typiquement de l'ordre de quelques dixièmes de microns à quelques microns. C'est ainsi que le procédé connu sous la désignation de Smart Cut permet le détachement d'un film mince vis-à-vis d'un substrat donneur (ou substrat ou structure de départ) et son transfert sur un autre substrat (ou 30 couche) appelé récepteur (il peut y avoir l'intervention d'un substrat récepteur intermédiaire entre le substrat de départ et le substrat récepteur final). Ce procédé est notamment couvert par le brevet US - US-5 374 564 (Bruel) et/ou 1 2
ses perfectionnements (on peut se référer notamment au document US û 6 020 252 (Aspar et al.)). A cet effet, on procède par exemple aux étapes suivantes : 1. bombardement d'une face du substrat donneur avec des ions ou atomes d'une ou plusieurs espèce(s) gazeuse(s) (typiquement de l'hydrogène et/ou un gaz rare, de l'hélium par exemple), afin d'implanter ces ions en une concentration suffisante pour créer une couche dense de micro-cavités formant une couche fragilisée, 2. mise en contact intime de cette face du substrat donneur avec un 10 substrat récepteur, intermédiaire ou final, 3. séparation au niveau de la couche fragilisée de micro-cavités, par l'application d'un traitement thermique et/ou d'une contrainte de détachement entre les deux substrats (par exemple par l'insertion d'une lame entre les deux substrats au niveau de la couche de micro-cavités, et/ou par l'application d'une 15 contrainte de traction et/ou de cisaillement et/ou de flexion, et/ou l'application d'ondes telles que des ultrasons ou de micro-ondes de puissance et de fréquences judicieusement choisies), 4. recyclage du substrat donneur pour de nouveaux cycles comportant les étapes 1 à 3. 20 Si la couche mince ainsi séparée du substrat donneur a été transférée sur un substrat récepteur intermédiaire, il peut y avoir des étapes ultérieures comportant la mise en contact intime de la face de la couche mince libérée par la séparation d'avec le substrat donneur, avec un substrat récepteur final. 25 Le substrat (ou structure) peut être (en surface ou dans sa masse) de natures très variées ; il s'agit souvent de silicium, mais il peut aussi s'agir, notamment, d'autres matériaux semi-conducteurs, par exemple ceux du groupe IV de la Table de Mendeleiev, tels que le germanium, le carbure de silicium ou les alliages silicium-germanium, ou encore des matériaux du groupe III-V ou du 30 groupe Il-VI (GaN, GaAs, InP, etc...). Il existe plusieurs procédés pour assurer une liaison efficace entre le substrat donneur et le substrat récepteur, mais le collage moléculaire (aussi 3
appelé collage direct puisqu'il n'y a pas d'apport de matière et donc pas d'interposition d'un quelconque adhésif) est un procédé de liaison particulièrement intéressant, dans la mesure où il est capable en principe d'assurer une très bonne tenue mécanique, une bonne conductivité thermique, une bonne uniformité d'épaisseur de l'interface de collage, etc. De manière assez classique, le substrat donneur est un substrat de base surmonté par une couche, ou un empilement de couches. C'est ainsi qu'un substrat donneur en silicium est typiquement recouvert d'une couche de silice thermique obtenue par simple traitement thermique de ce substrat donneur. Un intérêt d'une telle couche d'oxyde thermique, qui se forme facilement sur du silicium, est qu'elle permet l'obtention d'un collage moléculaire de très bonne qualité. Il est donc normal qu'on ait cherché à former, pour d'autres matériaux, de telles couches d'oxyde propres à conduire à un collage moléculaire efficace. Or certains matériaux, tels que Ge, GaN, LiTaO3, LiNbO3, etc., qui peuvent aussi être utilisés dans les applications visées, conduisent à des oxydes thermiques qui ne sont pas stables, notamment du point thermique, de sorte qu'il est généralement considéré qu'il est préférable d'éviter leur formation. Toutefois, le matériau du substrat donneur considéré, au moins dans sa partie destinée à donner la couche mince, peut ne pas être lui-même compatible avec un bon collage moléculaire avec le substrat récepteur auquel on veut le mettre en contact intime. Il peut être alors nécessaire de prévoir l'interposition d'au moins une couche dite couche de collage (en référence au type particulier de liaison envisagé). Puisque de telles couches de collage ne peuvent être alors obtenues par simple traitement thermique de la surface du substrat donneur, il faut donc un traitement spécifique de dépôt. C'est ainsi que, pour les matériaux ne présentant pas d'oxyde stable, on a en général recours au dépôt, sur l'un au moins des substrats à relier, d'une ou plusieurs couches minces (d'épaisseurs typiquement comprises entre quelques dixièmes et quelques centaines de microns) ; ces couches minces sont choisies en sorte, non seulement de permettre un bon collage moléculaire 4
avec un substrat, mais aussi de présenter une bonne adhérence au substrat sur lequel elles sont déposées. Or, certains matériaux (ou empilements de matériaux), processés (c'est-à-dire ayant subi des étapes de fabrication de composants, par exemple micro-électroniques) ou non, peuvent ne pas supporter une température supérieure à un seuil critique, typiquement comprise entre 200°C et 700°C selon les matériaux. C'est ainsi que, par exemple, le germanium ne doit pas être porté à une température supérieure à 600°C car il se forme alors un oxyde GeOX qui est instable en température ; on comprend qu'il faut éviter la formation d'un tel oxyde. Il en découle que, lors d'un éventuel dépôt d'une couche de collage, il faut veiller à ne pas atteindre ou dépasser le seuil critique de l'un quelconque des matériaux constitutifs du substrat donneur. En outre, certains matériaux ne peuvent pas être portés au-delà d'une température limite entre l'étape d'implantation et l'étape de collage, car cela pourrait provoquer un phénomène de cloquage ou d'exfoliation résultant de séparations locales intempestives au niveau de la couche implantée. Un tel risque apparaît, par exemple, à partir de 350°C avec un substrat donneur de GaN et à partir de 150°C avec un substrat donneur de LiTaO3. Il faut noter ici que, pour obtenir à l'échelle des substrats un bon transfert de films (éventuellement porteurs de circuits) par la technique précitée de report de couche, il est nécessaire que le collage moléculaire concerne la totalité des surfaces en regard des substrats donneur et récepteur ; on parle couramment de collage moléculaire pleine plaque (ou Wafer Bonding en anglais). On sait obtenir, notamment avec des substrats en silicium, de fortes énergies de collage, typiquement de l'ordre de 1 J/m2. En pratique, la bonne connaissance des phénomènes du collage moléculaire d'une couche d'oxyde thermique de silicium à la surface d'un substrat de silicium, et le haut niveau de ses qualités de liaison, font que ce type de couche sert parfois de référence pour évaluer les performances de collage d'une autre couche servant de couche de collage.
Les critères qui garantissent globalement une bonne aptitude au collage moléculaire (généralement hydrophile) d'une couche de collage sont, en complément de son adhérence sur le substrat sous-jacent : - une très faible rugosité de surface, homogène sur toute la plaque, 5 - un taux élevé de liaisons hydrogène généré en surface, qui dépend de la nature du matériau de la couche de collage et du type d'activation éventuellement appliqué à cette couche pour en renforcer les performances au collage, - un faible taux de particules déposées ou adsorbées en surface, qui sont autant de sites limitant le contact intime entre les surfaces en regard au moment du collage. Lorsque l'on recherche à effectuer un bon collage, on cherche donc à satisfaire au moins certains des paramètres précités. Lorsque la rugosité de la couche de collage est trop élevée après son dépôt, il est possible de la réduire pour la rendre compatible avec une forte énergie de collage, par exemple et classiquement au moyen d'un polissage mécano-chimique ; de manière typique,la rugosité recherchée est inférieure ou égale à 0.6 nm RMS en microscopie à force atomique AFM, sur des zones 1 xl pm2 sur du silicium (l'expression AFM désigne ici Atomic Force Microscope ). Toutefois, cette opération suppose de majorer l'épaisseur déposée d'une valeur égale à celle qui sera ensuite retirée par le polissage pour atteindre la rugosité recherchée. Mais il y a des cas où l'augmentation de l'épaisseur du dépôt n'est pas possible, ou n'est pas souhaitable pour des raisons économiques par exemple. Il existe donc un besoin de pouvoir déposer une couche de collage (un oxyde notamment) ayant dès le dépôt une rugosité faible, voire directement compatible avec une forte énergie de collage, comparable avec celle que l'on obtient avec la référence indiquée ci-dessus, à savoir l'oxyde thermique de silicium. Les solutions actuellement bien connues de l'homme de l'art pour la formation d'une couche de collage en oxyde consistent à déposer un oxyde par un dépôt chimique en phase vapeur, par exemple assisté par plasma (PECVD ou Plasma Enhanced Chemical Vapor Deposition ), ou par un dépôt 6
physique en phase vapeur (PVD ou Physical Vapor Deposition ). Pour augmenter la densité et l'adhérence de ces dépôts, ceux-ci sont en général réalisés dans une gamme de température de 200°C à 800°C ; or on a vu que certains matériaux peuvent ne pas supporter des traitements à ces températures. En outre, les oxydes ainsi déposés en vue d'applications de collage moléculaire présentent souvent un certain nombre d'inconvénients. Le premier inconvénient fréquent est lié à la rugosité importante constatée en surface après un tel dépôt PECVD ou PVD. La valeur de cette rugosité augmente en général avec l'épaisseur de la couche déposée, du moins pour les couches très minces (c'est-à-dire, dans le présent contexte, des couches dont les épaisseurs sont de l'ordre de quelques dizaines de nanomètres). Pour pallier à ce problème on a donc besoin de recourir à des moyens de polissage mécano-chimiques ou de gravure dite lissante ; mais, comme indiqué ci-dessus, un tel polissage consomme une partie de l'épaisseur de la couche déposée. Un deuxième inconvénient fréquent est lié à la faible densité relative des dépôts d'oxyde de type CVD, notamment en comparaison avec l'oxyde thermique de silicium. Or la densité du dépôt garantit souvent une bonne aptitude au collage grâce à un taux élevé de liaisons qui peuvent être activées sur la surface juste avant le collage, et surtout une bonne stabilité thermique lors des recuits ultérieurs, notamment pour des applications à hautes températures (supérieures à 600°C, voire supérieures à 1000°C, pour le dépôt par épitaxie d'une couche de GaN par exemple). En général la solution adoptée est de recuire les couches de collage après le dépôt. Mais cette opération n'est pas toujours possible, soit pour des raisons de compatibilité de température du procédé (comme dans le cas du procédé Smart Cut vu précédemment, où il faut éviter une séparation intempestive), soit quand les coefficients d'expansion thermique (CTE en abrégé) des différents matériaux en présence sont trop éloignés (avec par exemple un écart de plus de 20% en valeur absolue). Dans ce cas, le recuit génère une mise en tension ou en compression, par exemple, de la couche de collage qui peut, in fine, augmenter 7
la rugosité et surtout fragiliser l'adhérence et donc minimiser l'aptitude au collage moléculaire. Enfin des dépôts d'oxyde peu denses sont en général instables et peuvent se transformer par changement d'état (cristallisation partielle, fluage, etc.) lors des traitements thermiques ultérieurs. Dans un procédé de report de film, cette dégradation de l'oxyde entraîne une forte défectivité du film transféré et fragilise l'interface de collage pour des applications d'épitaxie par exemple. Un troisième inconvénient fréquent est relié au taux élevé d'hydrogène incorporé dans les couches d'oxyde CVD, qui est inhérent à ce procédé de dépôt. En général, le taux d'hydrogène est d'autant plus élevé que l'oxyde est déposé à faible température. Lors de recuits postérieurs au dépôt, ces types de couches se transforment généralement (densification) en libérant une partie de l'hydrogène qui peut alors s'accumuler à l'interface de collage avec le substrat sous-jacent et provoquer une défectivité importante. Dans certains cas, l'augmentation de la pression des gaz, accumulés autour des défauts de l'interface, s'oppose aux forces d'adhésion et peut engendrer des forces de décollement catastrophiques qui provoquent la désolidarisation des plaques préalablement collées à température ambiante.
Il résulte de ce qui précède que, pour certaines applications, on ne sait pas déposer sur un substrat, à une température au plus égale à 200 °C, une couche d'oxyde de bonne qualité, en garantissant à la fois une forte adhérence sur le substrat, une faible rugosité après dépôt, une bonne stabilité thermique durant des étapes ultérieures de recuits à haute températures (typiquement au moins égales à 1000°C) et une aptitude satisfaisante au collage direct. Il est donc parfois impossible de déposer des oxydes sur certains types de substrats, formés d'une ou plusieurs couches, processés ou non. En fait, ce besoin existe non seulement dans le cas où l'on souhaite réaliser des couches d'oxyde, mais aussi plus généralement dans le cas où l'on souhaite déposer sur un substrat une couche, d'oxyde ou non, ayant les propriétés précitées.
L'invention propose à cet effet de tirer profit d'un type particulier de dépôt, notamment d'oxyde, à savoir un dépôt par pulvérisation par faisceau d'ions ( Ion Beam Sputtering en anglais, ou IBS en abrégé), pouvant être généré à très basse température (typiquement inférieure à 100°C, voire inférieure à 50°C). En effet, les inventeurs ont pu constater qu'une telle couche d'oxyde déposée par pulvérisation IBS présente des propriétés particulièrement intéressantes en vue d'un collage moléculaire ultérieur avec un substrat ; en effet, une telle couche présente une très faible rugosité après dépôt, même dans le cas où la couche déposée a une épaisseur égale voire supérieure à 400nm, et une bonne densité qui lui confère une bonne stabilité thermique (sans qu'il soit nécessaire d'appliquer un traitement ultérieur de recuit de densification) ; en outre, un tel dépôt de couche peut être précédé, dans le même cycle de vide que celui de ce dépôt, par une étape d'attaque de la face réceptrice, favorisant l'adhérence, ou par le dépôt d'autres couches, par exemple une ou plusieurs couches métalliques (Cr, Pt, Al, Ru, Ir, notamment). Il est rappelé que la pulvérisation par faisceau d'ions (IBS) est une technique de PVD dans laquelle les ions sont produits par une source et accélérés vers le matériau à pulvériser. Cette technique particulière se distingue des techniques PVD connues pour la réalisation de couches (voir ci-dessus) par le fait qu'elle est réalisée à basse température (par exemple à la température ambiante) tout en assurant une bonne adhérence de la couche déposée. En fait, des techniques d'évaporation peuvent également être réalisées à froid, mais ne permettent pas d'obtenir une telle adhérence.
Les oxydes ainsi déposés sans échauffement par faisceaux d'ions possèdent dès l'étape de dépôt des caractéristiques morphologiques et thermochimiques plus proches de celles d'un oxyde thermique de silicium que celles d'un dépôt CVD classique : - une faible rugosité (inférieure ou égale à celle d'un oxyde thermique), - une densité élevée (supérieure ou égale à celle des oxydes obtenus pas pulvérisation CVD), 9
- un faible taux intrinsèque de liaisons silanol (à savoir Si-OH), intermédiaire entre celui des oxydes CVD et celui de l'oxyde thermique, -une adhérence renforcée, grâce à une éventuelle séquence de décapage in situ, réalisée au moyen d'un faisceau d'assistance ionique qui vient frapper préalablement l'interface de dépôt. Ces propriétés confèrent aux dépôts de type IBS une grande aptitude au collage moléculaire de substrats ou de structures micro-électroniques.
De plus, les oxydes de type IBS (tels que SiO2, TiO2, Ta2O5, etc.) sont déposés à très faible vitesse (typiquement de l'ordre d'un angstrôm par seconde), proches de celle de l'oxydation thermique du silicium, ce qui autorise un bon contrôle de l'épaisseur déposée (à moins d'un nanomètre près). A titre d'exemple, les valeurs de rugosités respectives d'un dépôt de 400 nm d'oxyde de silicium réalisé, sur du silicium, par IBS et sous la forme d'un oxyde thermique sont, respectivement, de : * 0,22 nm et 0,25 nm en rugosité RMS, et * 2,02 nm et 2,60 nm en rugosité PV. Ces valeurs de rugosité ont été mesurées sur des couches d'épaisseur égale à 400 nm, sur un champ de balayage par microscopie à force atomique AFM de 1x1 pm2 (ces types de rugosité sont bien connus de l'homme de métier ; il est rappelé que RMS correspond à Root Mean Square et que PV correspond à Pick to Valley ). En fait, il a déjà été proposé de réaliser par IBS des couches en SiO2, en TiO2, en Ta2O5, etc., dans le domaine de l'optique ou de l'optronique, en raison de leurs caractéristiques optiques (épaisseur, indice de réfraction, notamment), liées au fait que cette technologie permet à la fois un bon contrôle de la stoechiométrie et de l'épaisseur des couches déposées (grâce à la vitesse modérée de dépôt).
Toutefois, l'homme de métier n'avait pas encore reconnu que de tels dépôts présentaient des qualités particulières les rendant tout particulièrement 10
intéressants en tant que couche de collage pour un collage moléculaire, par exemple au cours d'un procédé de report de couche. En effet, comme indiqué ci-dessus, ces couches présentent, à la fois, une faible rugosité de surface même pour des fortes épaisseurs (quelques centaines de nanomètres, soit quelques dixièmes de micron), une forte densité (ou compacité) et une grande stabilité thermique (un faible taux de liaisons hydrogène incorporées dans les couches par rapport aux couches classiques de collage par exemple de type CVD qui permet de réduire les dégazages d'hydrogène durant les recuits, ce qui entraîne une bonne stabilité).
Ainsi, les dépôts IBS présentent, pour une température de dépôt identique voire inférieure, moins de liaisons de type silanol (Si-OH) que les oxydes de type CVD utilisés classiquement comme couche de collage moléculaire. Par ailleurs, les couches IBS pouvant être déposées à faible température (proche de la température ambiante), leur utilisation permet de réaliser des couches de collage moléculaire sur des structures interdisant un échauffement important (par exemple dans le cas d'une structure présentant une interface préalablement implantée et pouvant induire une séparation (cas du procédé Smart Cut ). La technologie IBS permet de déposer non seulement des oxydes, mais aussi des nitrures, des espèces métalliques, des oxynitrures (notamment SiOXNy), etc.
L'invention propose ainsi un procédé de fabrication d'une structure micro-électronique, comportant : - la préparation d'une première structure présentant en surface un premier matériau, - la formation à la surface de cette première structure, par pulvérisation par faisceau d'ions (IBS), d'au moins une couche de revêtement en un second matériau, cette couche ayant une surface libre, - le collage moléculaire de cette surface libre à une face d'une seconde structure. 11
Il faut préciser que la définition qui précède englobe le cas où, comme cela sera indiqué ci-dessous, au moins une couche sous-jacente est interposée entre la première structure et la couche de revêtement : la couche de revêtement n'est alors pas formée directement sur la surface de la première structure (formée du premier matériau) ; toutefois, puisqu'elle est formée à proximité immédiate de celle-ci, elle est bien située à la surface de cette structure, quoiqu'indirectement au travers d'une ou plusieurs couche(s) sousjacente(s). Ainsi que cela a été expliqué ci-dessus, la mise en oeuvre de la pulvérisation par faisceau d'ions se fait à basse température et conduit à la formation d'une couche de collage dont les propriétés permettent la réalisation ultérieure d'un collage moléculaire de très bonne qualité. Ainsi, la mise en oeuvre du procédé de l'invention conduit à la formation d'une structure comportant, sur un substrat de départ, au moins une couche mince de type IBS permettant un collage moléculaire du substrat (ou structure) donneur avec un substrat (ou structure) récepteur. De manière préférée, la formation de la couche de revêtement est réalisée après décapage de la surface de la première structure à l'intérieur de l'enceinte où est réalisé le dépôt par pulvérisation.
De manière avantageuse, on forme en outre une autre couche de revêtement sur la seconde structure avant le collage moléculaire. Cette autre couche de revêtement est de préférence réalisée également par pulvérisation par faisceau d'ions. Cette autre couche de revêtement peut être réalisée dans le même second matériau que la première couche de revêtement, ce qui garantit un bon collage moléculaire. La mise en oeuvre de l'invention se combine avantageusement avec la formation d'une couche mince, c'est-à-dire que l'on implante des ions dans l'une au moins des première et seconde structures en vue d'y former une couche enterrée de micro-cavités et, après collage moléculaire, on provoque la fracture de cette structure au niveau de cette couche enterrée de micro-cavités. Il est intéressant de noter que l'étape d'implantation peut être réalisée, soit avant la formation de la couche IBS, soit après cette formation, 12
sans risque de provoquer un bullage et la séparation du film implanté pendant l'étape de dépôt. Ce second matériau est de préférence un oxyde, de préférence un oxyde de silicium. Plus généralement, la couche de collage est avantageusement composée d'une couche d'oxyde choisi parmi SiO2, TiO2, Ta2O5, HfO2, etc. Selon une autre possibilité intéressante, ce second matériau est un nitrure, par exemple choisi dans le groupe constitué par Si3N4, TiN, WN, CrN. Une autre possibilité intéressante est que le second matériau soit un oxynitrure, par exemple de silicium. Les proportions relatives d'oxygène et d'azote de l'oxynitrure peuvent être fixes, ou au contraire varier dans l'épaisseur de la couche (pour ce faire, il suffit de faire varier des paramètres de la pulvérisation par faisceau d'ions). Selon encore une autre possibilité intéressante, le second matériau 15 est un élément métallique ou un alliage métallique, par exemple choisi dans le groupe constitué par Cr, Pr, Al, Ru, Ir. Selon une variante particulièrement intéressante, on dépose plus d'une couche sur le substrat donneur, c'est-à-dire qu'il y a, sous la couche de revêtement, au moins une couche sous-jacente, avantageusement déposée par 20 pulvérisation par faisceau d'ions. Un cas intéressant est celui où cette couche sous-jacente est réalisée en un matériau métallique ou en un alliage métallique et où la couche de revêtement est en oxyde, ce qui revient à former une électrode enterrée. La couche de collage est avantageusement amorphe. 25 Le matériau sur lequel la couche IBS est formée est de préférence un matériau du groupe IV du tableau périodique des éléments, par exemple un matériau semi-conducteur tel que le silicium. Il peut également s'agir d'un matériau compris parmi les matériaux suivants : le germanium, le nitrure de gallium, l'arséniure de gallium, le tantalate de lithium et le niobate de lithium. 30 L'épaisseur de la couche de collage d'oxyde IBS est de préférence comprise entre quelques nanomètres et quelques centaines de nanomètres ; 13
l'épaisseur de la couche est en effet avantageusement inférieure à 1 micron, de préférence au plus égale à 600 nanomètres. La structure ainsi obtenue a en pratique une rugosité inférieure à de l'ordre de 0,25 nm RMS.
Pour favoriser le collage avec le subtrat ou la structure de réception, il est avantageux de réaliser une activation de la surface de la couche IBS, par exemple, de manière classique en soi, au moyen d'un polissage mécano-chimique ou d'un traitement en UV-ozone, ou via un plasma réactif.
Des objets, caractéristiques et avantages de l'invention ressortent de la description qui suit, donnée à titre d'exemple illustratif non limitatif, en regard des dessins annexés sur lesquels : - la figure 1 est une vue en coupe d'un substrat donneur en cours d'implantation en vue de former une couche fragilisée, - la figure 2 est une vue en coupe de ce substrat après dépôt d'une couche par pulvérisation par faisceau d'ions, - la figure 3 en est une vue après collage moléculaire, - la figure 4 en est une vue après séparation au niveau de la couche fragilisée, - la figure 5 est une vue du reste du substrat donneur, prêt pour un nouveau cycle, et - la figure 6 est un schéma de principe d'une installation de dépôt par pulvérisation par faisceau d'ions.
Les figures 1 à 5 représentent un exemple de procédé mettant en oeuvre l'invention. Ce procédé comporte les étapes suivantes : - préparation d'un substrat 1 constituant une première structure présentant, au moins en surface (ou à proximité immédiate de celle-ci si une couche fine y est déposée), un premier matériau, - bombardement d'une face 1A de ce substrat avec des ions (ou atomes) afin d'implanter ces ions (ou atomes) pour créer une 14
couche enterrée de micro-cavités 1B définissant avec la surface 1A la future couche mince 2 û voir la figure 1, - dépôt sur la surface de la première structure d'une couche d'oxyde 3 par pulvérisation par faisceau d'ions, à basse température û voir la figure 2, - collage d'un substrat récepteur 4 formant une seconde structure, par collage moléculaire û voir la figure 3, - fracture au niveau de la couche enterrée de microcavités 1B, en sorte de séparer la couche 2 vis-à-vis du reste 1' du substrat donneur, par l'application d'un traitement thermique et/ou d'une contrainte de détachement (par exemple, l'application d'ultrasons ou de micro-ondes de puissance et de fréquence appropriées, ou l'application d'un outil, etc.) û voir la figure 4, et - recyclage du reste 1' du substrat donneur, après éventuel polissage (zone hachurée) û voir la figure 5. Il va de soi que les ondulations représentées aux figures 4 et 5 sont tout à fait exagérées, ne visant qu'à permettre de comprendre l'intérêt d'un éventuel polissage. Ce procédé comporte ainsi, dans un cas de transfert de couche (référence 2) depuis un substrat donneur (ou première structure) 1 vers un substrat récepteur (ou seconde structure) 4, une étape consistant en un dépôt d'oxyde 3, d'épaisseur contrôlée de quelques nanomètres à quelques microns, par IBS. Ce dépôt est réalisé à froid , c'est-à-dire à une température inférieure à 100 °C, typiquement vers 40 °C (cette température correspond à la température superficielle du substrat du fait du dépôt), voire à la température ambiante. Ce dépôt peut donc être réalisé sur tout substrat, processé ou non, sans risque de dégradation du résultat des étapes antérieures ou des propriétés de la surface du substrat donneur.
Cette couche 3 déposée par pulvérisation IBS a, dans l'exemple des figures 1 à 5, la fonction principale d'être une couche de collage. Toutefois, elle peut avoir, en plus, d'autres fonctions telles que, notamment : 15 • couche électriquement ou thermiquement isolante, • couche sacrificielle (par exemple pour la réalisation de micro-systèmes tels que capteurs d'accélération ou de pression, etc.), • couche miroir ou filtre optique (possibilité d'introduire une fonction optique par un empilement de couches de différentes natures et/ou épaisseurs), • couche (ou empilement de couches) servant à la compensation de contraintes mécaniques d'origine quelconque, • électrode enterrée (par exemple une couche métallique entre un substrat et une couche d'oxyde), • couche barrière (par exemple en nitrure tel que TiN, WN, etc.) . Le matériau constitutif de la couche déposée par pulvérisation IBS est ainsi un oxyde (lors de la réalisation d'une couche de collage), mais peut donc être en variante un nitrure, un oxynitrure, un élément ou un alliage 15 métallique, etc. Il faut noter qu'il n'est pas nécessaire de procéder à un traitement de densification des oxydes IBS puisqu'ils sont déjà très denses, dès le dépôt, avec une densité compatible avec un collage de très bonne qualité. En variante, le dépôt de la couche IBS a lieu avant l'implantation. 20 Avantageusement, un nettoyage est réalisé dans la chambre de dépôt IBS, avant le dépôt, en sorte de préparer la surface du substrat donneur, et ainsi améliorer l'adhérence de la couche déposée sur la surface de ce substrat. Un tel nettoyage peut en effet consister en un bombardement de la surface par des ions neutres, tels que de l'argon ou du xénon (on peut qualifier 25 cette préparation de décapage). Cette pulvérisation par faisceau d'ions peut être réalisée de plusieurs manières spécifiques, selon d'éventuelles particularités intervenant lors de sa mise en oeuvre ; on connaît ainsi la technologie RIBS (ou Reactive IBS ), mais d'autres variantes peuvent être utilisées. 30 On peut en particulier mettre en oeuvre la technologie DIBS ( Dual IBS ), qui fait en outre intervenir un faisceau d'assistance, qui permet d'augmenter la compacité des couches mais aussi de contrôler la 10 16
stoechiométrie de la couche au cours du dépôt, en jouant éventuellement sur un apport gazeux supplémentaire (par exemple de l'oxygène, dans le cas d'un dépôt d'oxyde). La figure 6 est un schéma de principe d'une installation adaptée à la mise en oeuvre de cette technologie DIBS, dans le cas, à titre d'exemple, de la formation d'un revêtement d'oxyde silicium sur un ensemble de substrats. Dans une enceinte 10 sous vide sont disposés (les valeurs numériques correspondent, à titre d'exemple, au cas d'une installation de type OXFORD 500) : - une source d'ions (source de pulvérisation) 11 qui génère un faisceau 12 d'ions mono-énergétiques (typiquement entre 500 et 1500 eV) positifs, défini spatialement. Le faisceau, ici formé d'ions argon, bombarde une cible 13 constituée du matériau à déposer (dans le cas considéré, du SiO2). Les espèces pulvérisées sont émises dans le demi-espace situé face à la cible et viennent se condenser sur les substrats 14 (ici portés par un support planétaire 14A) pour former la couche de revêtement 3 de la figure 2 (non représentée sur cette figure 6), - une source d'assistance 15 émettant des ions de plus faible énergie (typiquement de 50 à 100 eV), selon un faisceau 16 qui a pour but d'augmenter la compacité des couches déposées sur les substrats mais aussi de contrôler la stoechiométrie de ces couches minces en cours de dépôt (dans ce cas, il est possible de substituer tout ou partie du flux de gaz neutre ionisé de la source 15 par de l'oxygène ou un autre gaz réactif avec la couche en cours de formation) ; cette source d'assistance peut aussi être employée comme source de flux de décapage des substrats avant de commencer le dépôt proprement dit. Le pompage de la chambre de dépôt est avantageusement de type sec , pour éviter toute contamination particulaire et organique : le vide limite est typiquement de 2.108 Torr. 17
Des couches d'épaisseur typique de 0.1 à 1 micron peuvent être réalisées avec, ou sans, source d'assistance. En fait, cette source d'assistance est avantageusement uniquement utilisée pour le décapage de la surface des substrats, pendant 5 minutes, par exemple. Comme indiqué ci-dessus, le gaz neutre peut être de l'argon ou du xénon. Un exemple de conditions opératoires de l'appareil OXFORD 500 mentionné ci-dessus est défini comme suit : - canon de dépôt (xénon) : tension de 1000V, intensité de 100mA, et débit de 2.1 sccm (c'est-à-dire 2.1 cm3 standards par minute ( standard cubic centimeter per minute ), - canon d'assistance (xénon) : tension de 200V, intensité de 20mA, et débit de 6 sccm, - ajout d'un débit de 4 sccm d'oxygène directement dans l'enceinte. Il peut être rappelé ici que la technologie IBS correspond à des vitesses de dépôt très faibles (typiquement de l'ordre d'un angstrôm par seconde, à comparer à des vitesses de dépôt de l'ordre de 100 à 1000 angstrôms par seconde dans le cas des technologies PECVD ou LPCVD), ce qui contribue à leur densité élevée. Une manière d'évaluer la densité d'un revêtement de faible épaisseur est d'en mesurer la vitesse de gravure chimique (la densité d'un revêtement est inversement proportionnelle à cette vitesse). Les vitesses de gravure de différents types d'oxydes SiO2 sont indiquées ci-dessous pour diverses conditions : - thermique (dépôt à 1100°C) : vitesse de 850 angstrôms/mn - IBS (dépôt à moins de 100 °C) : vitesse de 1050 angstrôms/mn - PECVD LF (dépôt vers 300 °C) : vitesse de 1600 angstrôms/mn, - LPCVD (HTO DCS) (dépôt vers 900 °C) : vitesse de 1550 angstrôms/mn. Il est rappelé que : • LF signifie Low Frequency , et • HTO DCS signifie High Temperature Oxyde DiChloroSiloxane ). 18
On peut noter que la vitesse de gravure du revêtement obtenu par pulvérisation IBS est à peine supérieure à celle de l'oxyde thermique, de sorte que sa densité est à peine inférieure à celle de cet oxyde thermique. On observe, par contre, que la vitesse de gravure de ce revêtement IBS est sensiblement inférieure à celle de revêtements obtenus par les techniques de type CVD, et que donc sa densité est sensiblement plus élevée. Les oxydes déposés par IBS permettent donc une qualité de collage comparable à celle d'un oxyde thermique, même lorsqu'il ne s'agit pas de l'oxyde du matériau constitutif du substrat porteur, avec l'avantage d'être réalisés à très basse température, donc d'être compatibles avec tout type de substrat, notamment processé. Lorsqu'on applique un traitement thermique à haute température sur la structure collée obtenue après séparation (formée du substrat récepteur, de la couche d'oxyde et de la couche mince séparée vis-à-vis du reste du substrat donneur), on assiste souvent à des décollements, des soulèvements, voire des arrachements locaux de la couche mince transférée, par dégazage ou transformation de la couche d'oxyde lorsque celle-ci n'est pas assez dense (cas du dépôt PECVD ou LPCVD). Mais cet inconvénient n'est pas apparu pour les dépôts IBS, dont la forte densité leur confère un excellent comportement à haute température et permet ainsi de diminuer la défectivité finale des structures. Dans l'exemple des figures 1 à 5, l'implantation a lieu dans la première structure ; en variante, cette implantation a lieu dans la seconde structure (il peut même y avoir une implantation dans les deux structures).
Par ailleurs, dans cet exemple, la couche de revêtement est formée sur la surface de cette première structure, et ce de manière directe (donc directement sur la partie de ce substrat présentant en surface le premier matériau) ; en variante, cette couche de revêtement est réalisée sur la seconde structure ; cette couche de revêtement peut aussi être déposée indirectement à la surface de cette première ou seconde structure, sur une sous-couche (ou couche sous-jacente), formée sur la surface de cette structure (éventuellement, 19
elle aussi, par pulvérisation par faisceau d'ions). Il peut aussi y avoir une couche de revêtement sur chacune des deux structures. Des exemples d'application de l'invention sont donnés ci-dessous Exemple 1 Un substrat en GaN (70Ga14N) cristallin est implanté avec des ions H dans les conditions suivantes : - énergie : 60 keV, - dose : 3.5 1017 cm-2.
Une couche de SiO2, d'épaisseur comprise entre 500 nm et 1 micron est ensuite déposée par pulvérisation IBS sur le substrat implanté. Préalablement à l'étape proprement dite de dépôt, le substrat GaN est nettoyé, in situ (dans l'enceinte de dépôt IBS), par une étape de décapage pendant 5 mn.
Le substrat GaN portant la couche d'oxyde est ensuite collé par adhésion moléculaire sur un substrat en saphir. Pour cela, on effectue, à titre d'exemple, un polissage mécano-chimique de la couche d'oxyde, puis un brossage et un rinçage des plaques à coller. En variante, on réalise un traitement plasma sur la surface de la 20 couche d'oxyde, par exemple un plasma 02. On provoque ensuite la fracture au niveau de la couche implantée, par un traitement thermique dans la gamme de 200 °C à 400 °C. On obtient ainsi une structure GaN/SiO2/Saphir stable, qui peut être utilisée, par exemple, pour la réalisation de diodes électroluminescentes (LED). En effet, la couche 25 d'oxyde obtenue par IBS est, de par sa densité, tout à fait adaptée à une étape ultérieure d'épitaxie à haute température (typiquement entre 1000 °C et 1100 °C) pour former les couches actives des diodes LED.
Exemple 2 30 On part d'un substrat donneur LiTaO3 cristallin. 20
Une couche de SiO2, d'épaisseur 100 nm, est ensuite déposée par pulvérisation IBS sur ce substrat donneur (après nettoyage in situ par une étape de décapage pendant 5 mn). C'est ensuite que le substrat LiTaO3 est implanté, à travers la couche d'oxyde, avec des ions H dans les conditions suivantes : - énergie : 60 keV, - dose : 8 1016 cm-2. Le substrat LiTaO3, avec la couche d'oxyde, est ensuite collée par adhésion moléculaire sur un substrat en LiTaO3, recouvert d'une couche de collage en chrome. Le collage est par exemple réalisé par un nettoyage chimique, par un bain dit Caro (H2SO41H2O2). La fracture est ensuite provoquée au niveau de la couche implantée, par un traitement thermique de 150 °C û 1h. On obtient ainsi une structure LiTaO3/SiO2/Cr/LiTaO3 qui peut, par exemple, être utilisée pour la réalisation de mémoires ferroélectriques.
Exemple 3 On part d'un substrat en germanium. Une couche de SiO2, d'épaisseur 300 nm, est ensuite déposée par IBS sur le substrat donneur. Avant le dépôt, le substrat est nettoyé in situ par une étape de décapage pendant 56 mn. Le substrat est ensuite implanté, à travers la couche d'oxyde, avec des ions H dans les conditions suivantes : - énergie : 80 keV, - dose : 6 1016 cm-2. Le substrat, avec la couche d'oxyde, est ensuite collé par adhésion moléculaire sur un substrat de silicium recouvert d'une couche d'oxyde thermique. Pour cela, on peut par exemple effectuer un polissage mécano-chimique de la couche d'oxyde, suivi d'un brossage et d'un rinçage des plaques. La fracture est ensuite provoquée au niveau de la couche implantée, par un traitement thermique de 330 °C û 1 h. On obtient ainsi une structure 21
Ge/SiO2/SiO2/Si, qui peut aussi être désignée par GeOI (Germanium sur isolant ou Ge On Insulator ) qui peut être utilisée par exemple pour la réalisation de composants micro-électroniques.
Exemple 4 On part d'un substrat de LiTaO3 dans lequel on implante : des ions H dans les conditions suivantes : - énergie : 60 keV, - dose : 8 1016 cm-2, et des ions He dans les conditions suivantes : - énergie : 100 keV, - dose : 5 1016 cm-2. On dépose ensuite, par pulvérisation IBS, une couche de chrome (ou, en variante, de platine) de 100 nm d'épaisseur, et une éventuelle couche 15 de SiO2 de 200 nm d'épaisseur. On colle, par adhésion moléculaire, ce substrat à un autre substrat en LiTaO3, sur lequel on a préalablement déposé, par pulvérisation IBS, une couche de SiO2 de 400 nm, en procédant à un polissage mécano-chimique et à un brossage. 20 On provoque la fracture à une température inférieure à 200 °C, par exemple par application de contraintes mécaniques. On obtient ainsi une structure LiTaO3/électrode/isolant/LiTaO3. On peut éventuellement déposer un revêtement sur la surface libre, et procéder à un polissage. 25 Exemple 5 On part d'un substrat donneur en LiNbO3. On implante, dans ce substrat, des ions He dans les conditions suivantes : 30 - énergie : 250 keV, - dose : 3 1016 cm-2. 22
On dépose ensuite, par pulvérisation IBS, une couche de SiO2 de 600 nm d'épaisseur. On colle, par adhésion moléculaire, ce substrat recouvert de SiO2, à un second substrat de silicium, recouvert d'une couche de 600nm de SiO2 5 également par pulvérisation IBS. On provoque la fracture au niveau de la couche implantée et obtient une structure Si/SiO2/LiNbO3, qui comporte donc une couche d'isolant enterrée.

Claims (20)

REVENDICATIONS
1. Procédé de fabrication d'une structure micro-électronique comportant : - la préparation d'une première structure (1) présentant en surface un premier matériau, - la formation à la surface de cette première structure, par pulvérisation par faisceau d'ions (IBS), d'au moins une couche de revêtement (3) en un second matériau, cette couche ayant une surface libre, - le collage moléculaire de cette surface libre à une face d'une seconde structure (4).
2. Procédé selon la revendication 1, caractérisé en ce que la formation de la couche de revêtement est réalisée après décapage de la surface de la première structure à l'intérieur d'une même enceinte que pour le dépôt par pulvérisation par faisceau d'ions.
3. Procédé selon la revendication 1 ou la revendication 2, caractérisé en ce que l'on forme en outre une autre couche de revêtement sur la seconde structure avant le collage moléculaire.
4. Procédé selon la revendication 3, caractérisé en ce que cette autre couche de revêtement est réalisée par pulvérisation par faisceau d'ions.
5. Procédé selon la revendication 3 ou la revendication 4, caractérisée en ce que cette autre couche de revêtement est réalisée dans le même second matériau que la première couche de revêtement.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'on implante des ions dans l'une au moins des première et seconde structures en vue d'y former une couche enterrée de micro-cavités et, après collage moléculaire, on provoque la fracture de cette structure au niveau de cette couche enterrée de micro-cavités.
7. Procédé selon l'une quelconque des revendications 1 à 6, 30 caractérisé en ce que le second matériau est un oxyde.
8. Procédé selon la revendication 7, caractérisé en ce que le second matériau est un oxyde de silicium. 24
9. Procédé selon la revendication 7, caractérisé en ce que l'oxyde est choisi dans le groupe constitué par SiO2, TiO2, Ta2O5, HfO2.
10. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le second matériau est un nitrure.
11. Procédé selon la revendication 10, caractérisée en ce que le second matériau est choisi dans le groupe constitué par Si3N4, TiN, WN, CrN.
12. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le second matériau est un élément métallique ou un alliage métallique.
13. Procédé selon la revendication 12, caractérisé en ce que le second matériau est choisi dans le groupe constitué par Cr, Pt, Al, Ru, Ir.
14. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le second matériau est un oxynitrure de silicium.
15. Procédé selon la revendication 14, caractérisé en ce qu'on fait varier les proportions relatives d'oxygène et d'azote dans l'épaisseur de la couche.
16. Procédé selon l'une quelconque des revendications 1 à 15, caractérisé en ce que, avant de déposer la couche de revêtement, on dépose en outre, par pulvérisation par faisceau d'ions, au moins une couche sous- jacente.
17. Procédé selon la revendication 16, caractérisé en ce que la couche sous-jacente est réalisée en un matériau métallique ou en un alliage métallique, et la couche de revêtement est un oxyde.
18. Procédé selon l'une quelconque des revendications 1 à 17, 25 caractérisée en ce que la couche de revêtement est amorphe.
19. Procédé selon l'une quelconque des revendications 1 à 18, caractérisé en ce que le premier matériau est un matériau semiconducteur.
20. Procédé selon l'une quelconque des revendications 1 à 18, caractérisé en ce que le premier matériau est un matériau du groupe constitué 30 par le silicium, le germanium, le nitrure de gallium, l'arséniure de gallium, le tantalate de lithium et le niobate de lithium.
FR0758282A 2007-10-12 2007-10-12 Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire Expired - Fee Related FR2922359B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0758282A FR2922359B1 (fr) 2007-10-12 2007-10-12 Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US12/682,522 US20100216294A1 (en) 2007-10-12 2008-10-10 Method of fabricating a microelectronic structure involving molecular bonding
EP08869784A EP2195835A1 (fr) 2007-10-12 2008-10-10 Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire
JP2010528449A JP2011503839A (ja) 2007-10-12 2008-10-10 分子接合を含むマイクロエレクトロニクス構造体の製造方法
PCT/FR2008/001427 WO2009087290A1 (fr) 2007-10-12 2008-10-10 Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0758282A FR2922359B1 (fr) 2007-10-12 2007-10-12 Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire

Publications (2)

Publication Number Publication Date
FR2922359A1 true FR2922359A1 (fr) 2009-04-17
FR2922359B1 FR2922359B1 (fr) 2009-12-18

Family

ID=39494360

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0758282A Expired - Fee Related FR2922359B1 (fr) 2007-10-12 2007-10-12 Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire

Country Status (5)

Country Link
US (1) US20100216294A1 (fr)
EP (1) EP2195835A1 (fr)
JP (1) JP2011503839A (fr)
FR (1) FR2922359B1 (fr)
WO (1) WO2009087290A1 (fr)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2962598B1 (fr) 2010-07-06 2012-08-17 Commissariat Energie Atomique Procede d'implantation d'un materiau piezoelectrique
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
JP5934424B2 (ja) 2013-02-19 2016-06-15 日本碍子株式会社 弾性波デバイスの製法
JP2016149444A (ja) * 2015-02-12 2016-08-18 住友電気工業株式会社 窒化ガリウム複合基板およびその製造方法
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN111199962A (zh) * 2018-11-16 2020-05-26 东泰高科装备科技有限公司 太阳能电池及其制备方法
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11347001B2 (en) * 2020-04-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11340512B2 (en) * 2020-04-27 2022-05-24 Raytheon Bbn Technologies Corp. Integration of electronics with Lithium Niobate photonics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753038A (en) * 1992-06-08 1998-05-19 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20070017438A1 (en) * 2005-07-19 2007-01-25 The Regents Of The University Of California Method of forming dislocation-free strained thin films

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2245779B1 (fr) * 1973-09-28 1978-02-10 Cit Alcatel
US3957107A (en) * 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
GB1542299A (en) * 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4074139A (en) * 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) * 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2529383A1 (fr) * 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537777A1 (fr) * 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) * 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
GB2144343A (en) * 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) * 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
US4566403A (en) * 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
JPS6288137A (ja) * 1985-10-14 1987-04-22 Sumitomo Special Metals Co Ltd 磁気ディスク用基板の製造方法
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
EP0284818A1 (fr) * 1987-04-03 1988-10-05 BBC Brown Boveri AG Procédé et dispositif pour lier des couches
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5200805A (en) * 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) * 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
US4894709A (en) * 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4996077A (en) * 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US4929566A (en) * 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
EP0527948B1 (fr) * 1990-05-09 1996-11-13 Lanxide Technology Company, Lp Composites minces a matrice metallique et leurs procedes de production
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5611316A (en) * 1993-12-28 1997-03-18 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) * 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
GB2347230B (en) * 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002016150A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US20020005990A1 (en) * 2000-07-11 2002-01-17 Nikon Corporation Optical element formed with optical thin film and exposure apparatus
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2833106B1 (fr) * 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753038A (en) * 1992-06-08 1998-05-19 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20070017438A1 (en) * 2005-07-19 2007-01-25 The Regents Of The University Of California Method of forming dislocation-free strained thin films

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MOTOHIRO T ET AL: "GEOMETRICAL FACTORS OF ARGON INCORPORATION IN SIO2 FILMS DEPOSITED BY ION BEAM SPUTTERING", THIN SOLID FILMS, ELSEVIER-SEQUOIA S.A. LAUSANNE, CH, vol. 120, no. 4, 1 October 1984 (1984-10-01), pages 313 - 327, XP000837083, ISSN: 0040-6090 *
RAY S. K. ET AL.: "Effect of reactive-ion bombardment on the properties of silicon nitride and oxynitride films deposited by ion-beam sputtering", JOURNAL OF APPLIED PHYSICS, vol. 75, no. 12, 15 June 1994 (1994-06-15), pages 8145 - 8152, XP002484791 *
WU J-Y ET AL: "EFFECT OF THE WORKING GAS OF THE ION-ASSISTED SOURCE ON THE OPTICAL AND MECHANICAL PROPERTIES OF SIO2 FILMS DEPOSITED BY DUAL ION BEAM SPUTTERING WITH SI AND SIO2 AS THE STARTING MATERIALS", APPLIED OPTICS, OSA, OPTICAL SOCIETY OF AMERICA, WASHINGTON, DC, vol. 45, no. 15, 20 May 2006 (2006-05-20), pages 3510 - 3515, XP001242714, ISSN: 0003-6935 *

Also Published As

Publication number Publication date
FR2922359B1 (fr) 2009-12-18
US20100216294A1 (en) 2010-08-26
WO2009087290A1 (fr) 2009-07-16
EP2195835A1 (fr) 2010-06-16
JP2011503839A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
FR2922359A1 (fr) Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
EP1922752B1 (fr) Procede de report d'une couche mince sur un support
EP1902463B1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP1559138B1 (fr) Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP2764535B1 (fr) Procédé de double report de couche
FR2911430A1 (fr) "procede de fabrication d'un substrat hybride"
FR2867310A1 (fr) Technique d'amelioration de la qualite d'une couche mince prelevee
FR3068508B1 (fr) Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
FR2823599A1 (fr) Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2910702A1 (fr) Procede de fabrication d'un substrat mixte
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2907966A1 (fr) Procede de fabrication d'un substrat.
EP4128329B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP1631982B1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
WO2023084164A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
FR2858461A1 (fr) Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
FR2921749A1 (fr) Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR2914494A1 (fr) Procede de report d'une couche mince de materiau
FR3059149A1 (fr) Procede de fabrication d'un film mince a base d'inp ou de gaas
FR2853991A1 (fr) Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140630