KR20200019677A - 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스 - Google Patents
상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스 Download PDFInfo
- Publication number
- KR20200019677A KR20200019677A KR1020207000833A KR20207000833A KR20200019677A KR 20200019677 A KR20200019677 A KR 20200019677A KR 1020207000833 A KR1020207000833 A KR 1020207000833A KR 20207000833 A KR20207000833 A KR 20207000833A KR 20200019677 A KR20200019677 A KR 20200019677A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- thermal expansion
- thin layer
- support substrate
- thick layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000008569 process Effects 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 58
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000926 separation method Methods 0.000 claims abstract description 6
- -1 helium ions Chemical class 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910002971 CaTiO3 Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003334 KNbO3 Inorganic materials 0.000 claims description 3
- 229910010086 LiAlO3 Inorganic materials 0.000 claims description 3
- 229910003327 LiNbO3 Inorganic materials 0.000 claims description 3
- 229910003781 PbTiO3 Inorganic materials 0.000 claims description 3
- 229910002113 barium titanate Inorganic materials 0.000 claims description 3
- 229910021523 barium zirconate Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 238000003801 milling Methods 0.000 claims description 3
- 230000010070 molecular adhesion Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 229910012463 LiTaO3 Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000010287 polarization Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
- H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H01L41/312—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8536—Alkaline earth metal based oxides, e.g. barium titanates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8548—Lead-based oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8548—Lead-based oxides
- H10N30/8554—Lead-zirconium titanate [PZT] based
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Acoustics & Sound (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Micromachines (AREA)
- Element Separation (AREA)
Abstract
제 1 재료로 구성되는 박층(3)을 제 2 재료로 구성되는 지지 기판(7) 상에 전달하기 위한 프로세스로서, 제 1 재료 및 제 2 재료는 서로 다른 열 팽창 계수를 갖는다. 박층(3)을 전달하는 프로세스는 제 1 재료로 형성되는 두꺼운 층(1a)과 핸들링 기판(1b)의 조립체로 구성되는 도너 기판(1)을 제공하는 단계 - 핸들링 기판(1b)의 열팽창 계수는 지지 기판(7)의 열팽창 계수와 유사하고 도너 기판(1)은 두꺼운 층(1a) 측 상에 주면(4)을 가짐 -; 두꺼운 층(1a) 내로 경질 종을 주입하여 내부에 취성 평면(2)을 생성하고 취성 평면(2)과 도너 기판(1)의 주면(4) 사이에 박층(3)을 형성하는 단계; 도너 기판의 주면(4)을 지지 기판(7)의 한쪽 면(6)과 조립하는 단계; 취성 평면(2)으로부터 박층(3)을 분리하는 단계 - 이 분리는 열 처리의 적용을 포함함 -;를 포함한다.
Description
본 발명은 상이한 열팽창 계수를 가진 2개의 기판을 결합한 이종 구조체 분야에 관한 것이다. 보다 구체적으로, 본 발명은 지지 기판 상으로 박층을 전달(transfer)하는 프로세스에 관한 것이다. 이 제조 프로세스는, 예를 들어, 마이크로 전자 공학, 마이크로 역학, 포토닉스 등의 분야에서 사용된다.
지지 기판 상에 박층을 형성하기 위한 다양한 프로세스들이 종래 기술로부터 알려져 있다. 이러한 프로세스들은, 예를 들어, 분자 빔 에피택시, 플라즈마 스퍼터링, 플라즈마 증착(레이저 펄스 증착) 또는 경질 종(light species)의 주입에 의해 벌크 기판에 형성된 취약한 영역(fragile zone)(또는 취성 평면(embrittlement plane))에서 균열(fracturing)되게함으로써 벌크 기판으로부터 박층을 취하는 Smart Cut ™ 기술의 적용일 수 있다.
본 발명은 보다 구체적으로 FR 2 914 492에 교시된 바와 같이 이러한 프로세스를 적용하여 수득된 강유전성 재료로 만들어지는 박층의 형성에 관한 것이다.
스마트 컷(Smart Cut) 프로세스의 적용은 전달하고자 하는 박층의 재료가 전달이 일어나는 지지 기판의 재료와 유사한 열팽창 계수를 갖는 경우에 특히 적합하다.
반대의 경우에, 지지 기판 및 도너 기판으로부터 형성되는 조립체가 받는 온도는 제한될 수 있다. 따라서, FR 2 856 192는 재료의 열 팽창 계수의 값에 의해 결정된 온도 이상의 열 처리는 기판들 중 하나의 제어되지 않은 균열 및/또는 도너 기판 또는 박층의 박리를 초래할 수 있음을 상기시킨다. 스마트 컷 프로세스는 예를 들어, 도너 기판의 지지 기판에 대한 접착력을 강화시키거나 또는 취성 평면 상의 도너 기판의 균열을 촉진시키기 위해, 충분한 온도에서 적어도 하나의 열 처리를 수행할 필요가 있기 때문에 문제가 된다.
본 발명의 일 목적은 제 1 재료 및 제 2 재료가 상이한 열팽창 계수를 갖는, 제 1 재료로 구성된 박층을 제 2 재료로 구성된 지지 기판 상으로 전달하는 프로세스를 제안함으로써, 전술한 문제점을 적어도 일부 해결하는 것이다. 특히 강유전성 재료로 만들어진 박층을 이 박층을 구성하는 재료와는 다른 팽창 계수를 갖는 지지체, 예를 들어 실리콘으로 만들어진 지지체 상에 전달하는데 그 적용을 찾을 수 있다.
이들 목적 중 하나를 달성하기 위해, 본 발명의 주제는 제 1 재료로 구성되는 박층을 제 2 재료로 구성되는 지지 기판 상에 전달하는 프로세스를 제안하며, 제 1 및 제 2 재료들은 상이한 열팽창 계수를 갖는다. 본 발명에 따르면, 박층을 전달하는 프로세스는 제 1 재료로 형성되는 두꺼운 층과 핸들링 기판의 조립체로 구성되는 도너 기판을 제공하는 단계 - 핸들링 기판의 열팽창 계수는 지지 기판의 열팽창 계수와 유사하고 도너 기판은 두꺼운 층 측 상에 주면(main face)을 가짐 -; 두꺼운 층 내로 경질 종을 주입하여 내부에 취성 평면을 생성하고 취성 평면과 도너 기판의 주면 사이에 박층을 형성하는 단계; 도너 기판의 주면을 지지 기판의 한쪽 면과 조립하는 단계; 취성 평면으로부터 박층을 분리하는 단계 - 이 분리는 열 처리의 적용을 포함함 -를 포함한다.
도너 기판 및 지지체로부터 형성되는 조립체는 종래 기술에 따른 "직접" 방식의 환경에서 적용된 것보다 훨씬 더 높은 온도에 노출될 수 있으며, 이에 따라 도너 기판은 어떠한 핸들링 기판도 포함하지 않으며, 기판 중 하나의 제어되지 않은 파열 또는 도너 기판 또는 박층의 박리 위험을 갖지 않는다. 이 조립체의 열 팽창 계수 측면에서, 균형 잡힌 구조는 조립체를 비교적 고온에 노출시킴으로써 박층의 분리 단계를 용이하게 할 수 있게 한다.
본 발명의 다른 유리하고 비제한적인 특징에 따르면, 다음의 사항이 단독으로 또는 임의의 기술적으로 실행 가능한 조합으로 취해진다:
- 두꺼운 층을 구성하는 제 1 재료와 지지 기판을 구성하는 제 2 재료의 열팽창 계수는 실온에서 적어도 10 % 차이가 있고;
- 핸들링 기판의 구성 요소와 지지체의 구성 요소의 열 팽창 계수의 차이가 두꺼운 층의 열팽창 계수와 지지 기판의 열팽창 계수의 차이보다 절대값으로 더 작고;
- 주입된 경질 종은 수소 이온 및/또는 헬륨 이온들이고;
- 제 1 재료는 LiTaO3, LiNbO3, LiAlO3, BaTiO3, PbZrTiO3, KNbO3, BaZrO3, CaTiO3, PbTiO3 또는 KTaO3와 같은 강유전성 재료이고;
- 지지 기판의 재료는 실리콘이고;
- 핸들링 기판은 지지 기판과 동일한 성질을 갖고;
- 핸들링 기판의 두께는 지지 기판의 두께와 동일하고;
- 두꺼운 층은 하나 이상의 박층들의 샘플링을 가능하게 하기 위해 10 내지 400 마이크로 미터의 두께를 갖고;
- 도너 기판은 소스 기판과 핸들링 기판을 본딩함으로써 얻어지고;
- 본딩은 분자 접착에 의해 얻어지고;
- 두꺼운 층을 제공하기 위해 소스 기판을 박형화하는 단계가 포함되고;
- 박형화하는 단계는 밀링 및/또는 기계 화학적 연마 및/또는 에칭에 의해 수행된다.
본 발명의 다른 특징 및 장점은 첨부된 도면을 참조하여 다음과 같은 본 발명의 상세한 설명으로부터 명백해질 것이다.
- 도 1의 1A 내지 1D는 본 발명에 따른 프로세스의 실시예를 도시한 것이다.
- 도 2는 본 발명에 따라 도너 기판을 형성하기 위한 프로세스를 개략적으로 나타낸 것이다.
- 도 1의 1A 내지 1D는 본 발명에 따른 프로세스의 실시예를 도시한 것이다.
- 도 2는 본 발명에 따라 도너 기판을 형성하기 위한 프로세스를 개략적으로 나타낸 것이다.
이하의 설명을 단순하게 유지하기 위해, 종래 기술 또는 본 프로세스의 다양한 제시된 실시예에서 동일한 요소 또는 동일한 기능을 수행하는 요소에 대해 동일한 레퍼런스가 사용된다.
본 도면들은 가독성을 위해 축척에 맞지 않는 개략적인 표현들이다. 특히, 층들의 두께는 이들 층의 측면 치수에 대해 비례하지 않는다.
층 또는 기판과 관련하여 본 설명의 나머지 부분에서 사용되는 용어 "열팽창 계수"는 이 층 또는 이 기판을 형성하는 주 평면에서 정의되는 방향으로의 팽창 계수를 지칭한다. 재료가 이방성이면, 보유된 계수 값은 가장 큰 진폭의 계수 값이 될 것이다. 계수 값은 실온에서 측정된 값이다.
본 발명은 제 1 재료로 구성된 박층(3)을 제 2 재료로 구성된 지지 기판(7) 상으로 전달하는 방법에 관한 것이며, 제 1 및 제 2 재료들은 상이한 열 팽창 계수를 갖는다. 용어 "상이한"은 이들 계수가 적어도 10 % 상이하다는 것을 의미한다.
이 설명의 맥락에서, 예를 들어, 박층(3)은 강유전성 재료로 만들어지고 지지체(7)는 실리콘으로 만들어진다(열팽창 계수는 2.6 x 10-6 K-1 정도임)
강유전성 재료는 자연 상태에서 전기 분극을 갖는 재료이며, 이 분극은 외부 전계를 인가함으로써 역전될 수 있다. 강유전체 도메인(ferroelectric domain)은 분극이 균일한 재료의 각 연속 영역을 지칭한다(모든 쌍극자 모멘트가 주어진 방향으로 서로 평행하게 정렬됨). 따라서, 강유전성 재료는 이 재료가 분극이 균일한 단일 영역으로 구성되는 경우에는 "단일 도메인(monodomain)"으로 특징지어 질 수 있으며 또는 강유전성 재료가 서로 다른 분극들을 갖는 복수의 영역들을 포함하는 경우에는 "다중 도메인(multidomain)"으로 특징지어 질 수 있다.
일반적으로, 단일 도메인 성질의 강유전성 박층을 갖는 것이 일반적으로 바람직하다.
도 1의 1A를 참조하면, 도너 기판(1)은 강유전성 재료의 두꺼운 층(1a), 예를 들어 LiTaO3(2x10-6 K-1(z), 16x10-6 K-1(x, y)), LiNbO3, LiAlO3, BaTiO3, PbZrTiO3, KNbO3, BaZrO3, CaTiO3, PbTiO3 또는 KTaO3 및 핸들링 기판(1b)으로 구성된다. 도너 기판(1)은 표준화된 크기, 예를 들어 직경 150 mm 또는 200 mm의 원형 웨이퍼의 형태를 취할 수 있다. 그러나, 본 발명은 이러한 치수들 또는 이러한 형태로 제한되지 않는다. 재료의 두꺼운 층(1a)은 강유전성 재료의 잉곳으로부터 샘플링된 것일 수 있으며, 이 샘플링은 두꺼운 층(1a)이 소정의 결정 배향을 갖도록 수행된 것일 수 있다. 배향은 의도되는 응용의 함수로서 선택된다. 따라서, SAW 필터를 형성하기 위해 박층의 특성들을 이용하는 것이 바람직한 경우에 배향 42°RY를 선택하는 것이 일반적이다. 그러나, 본 발명은 어떤 식으로도 특정 결정 배향으로 제한되지 않는다.
핸들링 기판(1b)은 유리하게는 지지 기판(7)을 구성하는 열 팽창 계수에 가까운 열 팽창 계수를 제공하는 재료(또는 복수의 재료)로 구성된다. "가까운"이라는 용어는 핸들링 기판(1b)과 지지체(7)의 열 팽창 계수의 차이가 두꺼운 층(1a)과 지지 기판(7)의 열 팽창 차이보다, 절대 값으로서 작다는 것을 의미한다.
바람직하게는, 핸들링 기판(1b)과 지지 기판은 동일한 열 팽창 계수를 갖는다. 도너 기판과 지지체의 조립 동안, 비교적 고온에서 열 처리를 견딜 수 있는 구조가 형성된다. 용이한 구현을 위해, 이것은 지지 기판(7)과 동일한 재료로 구성되도록 핸들링 기판(1b)을 선택함으로써 얻어질 수 있다.
도너 기판(1)을 형성하기 위해, 강유전성 재료의 벌크 블록이 예를 들어 분자 접착 본딩 기술에 의해 핸들링 기판(1b)과 함께 사전 조립된다. 다음으로, 강유전성 재료 층(1a)이 박형화, 예를 들어 밀링 및/또는 기계 화학적 연마 및/또는 에칭에 의해 형성된다. 이 프로세스가 도 2에 개략적으로 제시되어 있다. 조립하기 전에, 접촉하는 면들 중 하나 및/또는 다른 것 상에 (예를 들어 실리콘 산화물 및/또는 실리콘 질화물의 증착에 의한) 접착층의 형성이 예상될 수 있다. 조립은 저온 가열 처리(예를 들어, 50 내지 300℃, 통상적으로 100℃)의 적용을 포함하며, 이에 따라 다음의 박형화 단계를 가능하게 하는 본딩 에너지를 충분히 강화시킬 수 있다.
핸들링 기판(1b)은 지지 기판(7)의 두께와 실질적으로 동일한 두께를 갖도록 선택될 수 있다. 나머지 프로세스에서 적용되는 열 처리 동안 발생되는 응력들이 감소된 강도를 갖게 하기에 충분히 작은 두께를 박층(1a)이 갖도록 하는 박형화 단계가 수행된다. 동시에, 이 두께는 그로부터 박층(3) 또는 복수의 이러한 층들을 샘플링할 수 있을 정도로 충분히 크다. 이 두께는 예를 들어 5 미크론 내지 400 미크론일 수 있다.
본 프로세스는 하나 이상의 경질 종(light species)의 도너 기판(1)으로의 도입을 포함한다. 이 도입은 주입, 즉 수소 및/또는 헬륨 이온들과 같은 경질 종을 이용한 도너 기판(1)의 주면(4)의 이온 충격에 해당할 수 있다.
그 자체로 공지된 방식으로, 도 1의 1B에 도시된 바와 같이, 주입된 이온들은 전달될 강유전성 재료의 박층(3)을 구획하는 취성 평면(2)을 형성하는 역할을 하며, 이것은 주면(4) 측 및 기판의 나머지를 구성하는 다른 부분(5)에 위치된다.
주입되는 종의 성질, 용량 및 주입 에너지는 전달하고자 하는 층의 두께 및 도너 기판의 물리 화학적 특성들에 따라 선택된다. LiTaO3로 만들어진 도너 기판(1)의 경우, 200 nm 내지 2000 nm 정도의 박층(3)을 구획하기 위해 30 keV 내지 300 keV의 에너지로 1E16 내지 5E17 at/cm² 수소의 용량을 주입하도록 선택될 수 있다.
도 1의 1C에 도시된 다음 단계에서, 도너 기판(1)의 주면(4)은 지지 기판(7)의 한쪽 면(6)과 조립된다. 지지 기판(7)은 도너 기판과 동일한 치수들 및 형상을 가질 수 있다. 가용성 및 비용의 이유로, 지지 기판(7)은 단결정 또는 다결정 실리콘 웨이퍼이다. 그러나, 보다 일반적으로, 지지 기판(7)은 실리콘, 사파이어 또는 유리와 같은 임의의 재료로 구성될 수도 있고, 임의의 형상을 가질 수도 있다.
이 단계 이전에, 세정, 브러싱, 건조, 연마 또는 플라즈마 활성화 단계를 통해 조립될 기판들의 면들을 준비하는 것이 고려될 수 있다.
조립 단계는 분자 접착 및/또는 정전기적 본딩에 의해서 도너 기판(1)을 지지 기판(7)과 밀접하게 접촉시키는 것에 대응할 수 있다. 선택적으로는, 특히 직접 본딩에 의해 조립될 경우 두 기판들(1, 7)의 조립을 용이하게 하기 위해, 적어도 하나의 중간 층이 조립 이전에, 도너 기판(1)의 주면(4) 상에 또는 지지 기판(7)의 조립될 편평한 면(6) 상에, 또는 양쪽 모두 상에 형성될 수 있다. 이 중간층은 예를 들어 산화 규소, 질화 규소 또는 다결정질 실리콘으로 구성되며 수 나노 미터 내지 수 미크론의 두께를 갖는다. 중간층은 산화 또는 질화 열 처리, 화학 증착(PECVD, LPCVD 등) 등과 같은 종래 기술에 공지된 다양한 기술들에 따라 제조될 수 있다.
이 조립 단계의 결론에서, 도 1의 1C에 도시된 조립체는 2개의 관련 기판들을 포함하며, 지지 기판(7)의 편평한 면(6)은 도너 기판(1)의 주면(4)에 부착된다.
그 다음, 이 조립체는 예를 들어 취성 평면(2) 상의 절단에 의해 도너 기판(1)으로부터 강유전성 재료의 박층(3)을 분리하도록 처리된다.
따라서, 이 분리 단계는 박층(3)이 지지 기판(7) 상으로 전달될 수 있도록 80 ℃ 내지 500 ℃ 정도의 온도 범위 열 처리를 조립체에 적용하는 것을 포함할 수 있다. 열 처리 이외에, 이 단계는 취성 평면(2)에 블레이드(blade)를 적용하거나 또는 기체 또는 액체 유체의 제트(jet)를 적용하는 것을 포함할 수 있다. 강유전성 재료의 경우, 박층의 특성을 열화시키지 않기 위하여 퀴리 온도를 초과하지 않도록 주의해야 한다.
이 분리 단계 이후에, 도 1의 1D에 도시된 구조체(9)가 얻어진다. 이 구조체(9)는 제 1 자유면(8) 및 지지 기판(7) 상에 배치되는 주면(4)을 포함하는 강유전성 재료의 박층(3)을 포함한다.
도너 기판(1) 및 지지체(7)로 형성된 이 조립체는 종래 기술에 따른 "직접" 방식의 환경에서 적용되는 것보다 훨씬 더 높은 온도에 노출될 수 있으며, 이에 따라 도너 기판은 어떠한 핸들링 기판도 포함하지 않으며, 기판 중 하나의 제어되지 않은 파열 또는 도너 기판(1) 또는 박층(3)의 박리 위험을 갖지 않는다. 따라서, 이 조립체의 열 팽창 계수 측면에서 균형이 맞춰진 구조는 조립체를 비교적 높은 온도, 예를 들어 80 ℃ 내지 500 ℃에 노출시킴으로써 박층(3)의 분리 단계를 용이하게 할 수 있도록 만든다.
그 후, 이 박층의 원하는 특성을 복원 및/또는 개선하기 위해 박층(3) 및 특히 자유면(8)에 대한 마무리 단계를 수행할 수 있다. 잘 알려진 바와 같이, 이러한 마무리는 중성 또는 환원성 또는 산화성 분위기 하에서의 연마, 에칭, 희생 산화, 또는 어닐링을 포함할 수 있다.
박층(3)이 강유전성 재료로 만들어지는, 상기 제시된 예와 관련하여, 이 마무리 단계는 박층(3)의 열 처리 후 연마에 대응할 수 있으며, 이 시퀀스는 전달 이후에 두꺼운 층(1a)이 박층(3)에 대하여 갖는 초기 단일 도메인 특성(예를 들어 42°RY의 배향에 따름)의 복원을 가능하게 한다. 그러나, 본 발명은 어떤 방식으로든 특정 마무리 시퀀스로 제한되지 않는다.
열 처리에 의해 박층(3)에 존재하는 결정 결함을 보정할 수 있다. 또한, 이것은 박층(3)과 지지체(7) 사이의 본딩을 강화시키는데 기여한다. 이 열 처리는 구조체가 10 초 내지 10 시간 동안 300 ℃ 내지 강유전성 재료의 퀴리 온도가 되도록 한다. 이 열 처리는 바람직하게는 박층(3)의 자유면을 산화성 또는 중성 가스 분위기에 노출시킴으로써 수행된다.
본 제조 프로세스는 또한 열 처리 이후에, 박층(3)을 박형화하는 것을 포함한다. 이 박형화는, 예를 들어 기계적, 기계 화학적 및/또는 화학적 에칭 박형화 기술들에 의해 박층(3)의 제 1 자유면(8)을 연마하는 것에 대응할 수 있다. 이것에 의해 거칠기를 거의 갖지 않도록 자유면(8)을 제조할 수 있으며(예를 들면, AFM(atomic force measurement)에 의한 0.5 nm RMS 5 x 5 μm 미만의 거칠기), 또한 잔류 결함을 포함하기 쉬운 박층(3)의 제 1 자유면(8)의 표면 부분을 제거할 수 있다.
당연히, 본 발명은 설명된 예에 제한되지 않으며, 청구 범위에 의해 정의된 본 발명의 범주를 일탈하지 않는 범위 내에서 이에 대한 실시예 변형들이 이루어질 수 있다.
또한, 본 발명은 박층(3)과 지지 기판(7) 사이에 열 팽창 계수의 차이가 존재하는 임의의 "이종" 구조(예를 들면, 실리콘 온 쿼츠(silicon on quartz) 또는 실리콘 온 사파이어(silicon on sapphire) 구조)에 적용된다.
Claims (13)
- 제 1 재료로 구성되는 박층(3)을 제 2 재료로 구성되는 지지 기판(7) 상에 전달하기 위한 프로세스로서, 상기 제 1 재료와 상기 제 2 재료는 서로 다른 열팽창 계수들을 가지며, 상기 프로세스는,
a. 상기 제 1 재료로 형성되는 두꺼운 층(1a)과 핸들링 기판(1b)의 조립체로 구성되는 도너 기판(1)을 제공하는 단계 - 상기 핸들링 기판(1b)의 열팽창 계수는 상기 지지 기판(7)의 열팽창 계수와 유사하고 상기 도너 기판(1)은 상기 두꺼운 층(1a) 측 상에 주면(main face)(4)을 가짐 -;
b. 상기 두꺼운 층(1a) 내로 경질 종(light species)을 주입하여 내부에 취성 평면(embrittlement plane)(2)을 생성하고 상기 취성 평면(2)과 상기 도너 기판(1)의 상기 주면(4) 사이에 상기 박층(3)을 형성하는 단계;
c. 상기 도너 기판의 상기 주면(4)을 상기 지지 기판(7)의 한쪽 면(6)과 조립하는 단계;
d. 상기 취성 평면(2)으로부터 상기 박층(3)을 분리하는 단계 - 상기 분리는 열 처리의 적용을 포함함 -;
를 포함하는 것을 특징으로 하는, 프로세스. - 제 1 항에 있어서,
상기 두꺼운 층(1a)을 구성하는 상기 제 1 재료와 상기 지지 기판(7)을 구성하는 상기 제 2 재료의 열팽창 계수가 실온(room temperature)에서 적어도 10 % 차이가 나는, 프로세스. - 제 1 항 또는 제 2 항에 있어서,
상기 핸들링 기판(1b)의 구성 요소와 상기 지지체(7)의 구성 요소의 열 팽창 계수의 차이가, 상기 두꺼운 층(1a)의 열팽창 계수와 상기 지지 기판(7)의 열팽창 계수의 차이보다 절대값으로 더 작은, 프로세스. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 주입된 경질 종은 수소 및/또는 헬륨 이온인, 프로세스. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 재료는 LiTaO3, LiNbO3, LiAlO3, BaTiO3, PbZrTiO3, KNbO3, BaZrO3, CaTiO3, PbTiO3 또는 KTaO3와 같은 강유전성 재료인, 프로세스. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 지지 기판(7)의 재료는 실리콘인, 프로세스. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 핸들링 기판(1b)은 상기 지지 기판(7)과 동일한 성질을 갖는 것인, 프로세스. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 핸들링 기판(1b)의 두께는 상기 지지 기판(7)의 두께와 동일한, 프로세스. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 두꺼운 층(1a)은 하나 이상의 박층의 샘플링을 가능하게 하기 위해 10 마이크로 미터 내지 400 마이크로 미터의 두께를 갖는, 프로세스. - 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 도너 기판(1)은 소스 기판(10)과 상기 핸들링 기판(1b)의 본딩에 의해 얻어지는, 프로세스. - 제 10 항에 있어서,
상기 본딩은 분자 접착(molecular adhesion)에 의해 얻어지는, 프로세스. - 제 10 항 또는 제 11 항에 있어서,
상기 두꺼운 층(1a)을 제공하기 위해 상기 소스 기판(10)을 박형화하는 단계를 포함하는, 프로세스. - 제 12 항에 있어서,
상기 박형화하는 단계는 밀링 및/또는 기계 화학적 연마 및/또는 에칭에 의해 수행되는, 프로세스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1756116A FR3068508B1 (fr) | 2017-06-30 | 2017-06-30 | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| FR1756116 | 2017-06-30 | ||
| PCT/EP2018/066552 WO2019002080A1 (fr) | 2017-06-30 | 2018-06-21 | Procédé de transfert d'une couche mince sur un substrat support présentant des coefficients de dilatation thermique différents |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200019677A true KR20200019677A (ko) | 2020-02-24 |
| KR102552244B1 KR102552244B1 (ko) | 2023-07-06 |
Family
ID=59930523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207000833A KR102552244B1 (ko) | 2017-06-30 | 2018-06-21 | 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US11742817B2 (ko) |
| EP (1) | EP3646374B1 (ko) |
| JP (2) | JP2020526008A (ko) |
| KR (1) | KR102552244B1 (ko) |
| CN (2) | CN110770893B (ko) |
| FR (1) | FR3068508B1 (ko) |
| SG (1) | SG11201913016SA (ko) |
| WO (1) | WO2019002080A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11121139B2 (en) * | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
| FR3091618B1 (fr) | 2019-01-09 | 2021-09-24 | Soitec Silicon On Insulator | Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure |
| FR3094573B1 (fr) | 2019-03-29 | 2021-08-13 | Soitec Silicon On Insulator | Procede de preparation d’une couche mince de materiau ferroelectrique |
| FR3120159B1 (fr) | 2021-02-23 | 2023-06-23 | Soitec Silicon On Insulator | Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination |
| FR3126809A1 (fr) | 2021-09-06 | 2023-03-10 | Soitec | Procede de transfert d’une couche utile sur une face avant d’un substrat support |
| FR3129033B1 (fr) | 2021-11-10 | 2023-12-29 | Soitec Silicon On Insulator | Procede de preparation d’une couche mince en materiau ferroelectrique |
| FR3135564A1 (fr) | 2022-05-11 | 2023-11-17 | Soitec | Roue d’implantation pour former un plan de fragilisation dans une pluralité de plaquettes donneuses |
| FR3140474A1 (fr) | 2022-09-30 | 2024-04-05 | Soitec | Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique. |
| FR3144486A1 (fr) * | 2022-12-21 | 2024-06-28 | Soitec | Procédé de préparation d’une couche mince monodomaine en matériau ferroélectrique comprenant du lithium |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786106A (ja) * | 1993-09-14 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 複合基板材料の製造方法 |
| JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
| KR20090093887A (ko) * | 2008-02-29 | 2009-09-02 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 단결정 박막을 갖는 기판의 제조 방법 |
| JP2012509581A (ja) * | 2008-11-19 | 2012-04-19 | ソワテク | ヘテロ構造を作製するためのサファイア基板の表面の前処理 |
| KR20140140053A (ko) * | 2012-02-26 | 2014-12-08 | 솔렉셀, 인크. | 레이저 분할 및 디바이스 층 전사를 위한 시스템 및 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2748850B1 (fr) | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| US6593212B1 (en) * | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
| FR2834123B1 (fr) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| US20030186521A1 (en) * | 2002-03-29 | 2003-10-02 | Kub Francis J. | Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique |
| US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
| US9011598B2 (en) * | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
| JP2006007861A (ja) | 2004-06-23 | 2006-01-12 | Mazda Motor Corp | 車体構造 |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| FR2914492A1 (fr) * | 2007-03-27 | 2008-10-03 | Soitec Silicon On Insulator | Procede de fabrication de structures avec couches ferroelectriques reportees. |
| FR2914494A1 (fr) * | 2007-03-28 | 2008-10-03 | Soitec Silicon On Insulator | Procede de report d'une couche mince de materiau |
| FR2918793B1 (fr) * | 2007-07-11 | 2009-10-09 | Commissariat Energie Atomique | Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique. |
| FR2921749B1 (fr) * | 2007-09-27 | 2014-08-29 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. |
| FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| JP5297219B2 (ja) * | 2008-02-29 | 2013-09-25 | 信越化学工業株式会社 | 単結晶薄膜を有する基板の製造方法 |
| FR2977069B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| FR3007892B1 (fr) * | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
| JP6396854B2 (ja) | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| JP6396852B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| FR3042647B1 (fr) * | 2015-10-20 | 2017-12-01 | Soitec Silicon On Insulator | Structure composite et procede de fabrication associe |
-
2017
- 2017-06-30 FR FR1756116A patent/FR3068508B1/fr active Active
-
2018
- 2018-06-21 KR KR1020207000833A patent/KR102552244B1/ko active IP Right Grant
- 2018-06-21 WO PCT/EP2018/066552 patent/WO2019002080A1/fr active Application Filing
- 2018-06-21 EP EP18732347.2A patent/EP3646374B1/fr active Active
- 2018-06-21 CN CN201880041487.4A patent/CN110770893B/zh active Active
- 2018-06-21 US US16/618,696 patent/US11742817B2/en active Active
- 2018-06-21 JP JP2019568021A patent/JP2020526008A/ja active Pending
- 2018-06-21 SG SG11201913016SA patent/SG11201913016SA/en unknown
- 2018-06-21 CN CN202311552136.9A patent/CN117497482A/zh active Pending
-
2023
- 2023-06-07 JP JP2023094292A patent/JP2023118728A/ja active Pending
- 2023-07-07 US US18/348,940 patent/US20230353115A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786106A (ja) * | 1993-09-14 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 複合基板材料の製造方法 |
| JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
| KR20090093887A (ko) * | 2008-02-29 | 2009-09-02 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 단결정 박막을 갖는 기판의 제조 방법 |
| JP2012509581A (ja) * | 2008-11-19 | 2012-04-19 | ソワテク | ヘテロ構造を作製するためのサファイア基板の表面の前処理 |
| KR20140140053A (ko) * | 2012-02-26 | 2014-12-08 | 솔렉셀, 인크. | 레이저 분할 및 디바이스 층 전사를 위한 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117497482A (zh) | 2024-02-02 |
| US20200186117A1 (en) | 2020-06-11 |
| EP3646374A1 (fr) | 2020-05-06 |
| CN110770893A (zh) | 2020-02-07 |
| FR3068508A1 (fr) | 2019-01-04 |
| WO2019002080A1 (fr) | 2019-01-03 |
| CN110770893B (zh) | 2023-12-08 |
| JP2023118728A (ja) | 2023-08-25 |
| JP2020526008A (ja) | 2020-08-27 |
| KR102552244B1 (ko) | 2023-07-06 |
| US20230353115A1 (en) | 2023-11-02 |
| FR3068508B1 (fr) | 2019-07-26 |
| SG11201913016SA (en) | 2020-01-30 |
| US11742817B2 (en) | 2023-08-29 |
| EP3646374B1 (fr) | 2021-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102552244B1 (ko) | 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스 | |
| US7674687B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
| EP1929511B1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| US20070032084A1 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
| US20130078785A1 (en) | Method for trimming a structure obtained by the assembly of two plates | |
| US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
| KR20210144772A (ko) | 강유전성 재료의 얇은 층을 제조하기 위한 방법 | |
| US20220285520A1 (en) | Process for preparing a thin layer of ferroelectric material | |
| KR20220163388A (ko) | 복합 기판 및 그 제조 방법 | |
| FR3054930A1 (ko) | ||
| TW202338916A (zh) | 用於製備鐵電材料薄膜之方法 | |
| TWI843831B (zh) | 用於製備鐵電材料薄膜之方法 | |
| CN111527584B (zh) | 供体基底剩余物制备方法、由该方法生产的基底及其用途 | |
| KR20220156844A (ko) | 적층 구조체를 생성하기 위한 프로세스 | |
| KR20240095350A (ko) | 강유전성 재료의 박막을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |