DE2329659A1 - Monolithisch integrierte halbleiterschaltungsanordnung - Google Patents

Monolithisch integrierte halbleiterschaltungsanordnung

Info

Publication number
DE2329659A1
DE2329659A1 DE2329659A DE2329659A DE2329659A1 DE 2329659 A1 DE2329659 A1 DE 2329659A1 DE 2329659 A DE2329659 A DE 2329659A DE 2329659 A DE2329659 A DE 2329659A DE 2329659 A1 DE2329659 A1 DE 2329659A1
Authority
DE
Germany
Prior art keywords
arrangement according
photoelectric conductor
arrangement
conductor elements
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2329659A
Other languages
English (en)
Inventor
Hubert Frederick Quinn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2329659A1 publication Critical patent/DE2329659A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Böblingen, den 3. Juni 1973 gg-sk
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 971 136
Monolithisch integrierte Halbleiterschaltungsanordnung
Die Erfindung betrifft eine monolithisch integrierte Halbleiterschaltungsanordnung mit einer Anordnung zur Herstellung einer leitenden Verbindung zu mechanisch unzugänglichen Schaltungsknoten.
Eine Möglichkeit des Zugriffs zu Schaltungsknoten innerhalb monolithisch integrierter Schaltungsanordnungen ist insbesondere bei der überprüfung der Schaltungsanordnung und ihrer Einzelelemente von größter Wichtigkeit. Die durchzuführenden Prüfungen lassen sich in zwei Kategorien einteilen. Zum einen handelt es sich um die funktionsmäßige überprüfung der Schaltungscharakteristiken und zum anderen um die überprüfung der Eigenschaften der Elemente. Bei der funktionsmäßigen überprüfung wird festgestellt, ob die integrierten Schaltungen zur Durchführung der bestimmungsgemäßen Funktionen in der Lage sind. Dabei werden Schaltpegel, Sättigungspegel, Belastbarkeitscharakteristiken, Schaltzeiten und Störeinflußgrenzen
'36 309884/0999
festgestellt. Derartige Funktionstests werden gegenwärtig direkt auf dem die integrierte Schaltungsanordnung enthaltenden Chip durchgeführt. Dabei werden bestimmten Anschlüssen oder Schaltungsknoten auf dem chip spezifische elektrische Signale zugeführt und die dadurch bewirkten Ausgangssignale auf anderen Anschlüssen und Schaltungsknoten kontrolliert. Es liegt in der Natur des Funktionstests, daß er erst nach vollständiger Fertigstellung einschließlich der dielektrischen Isolation und Metallisation durchgeführt wird. Außerdem wird der Funktionstest bei hochintegrierten Schaltungen vorteilhafterweise auf Wafer-Ebene durchgeführt, d.h., bevor der Wafer in die einzelnen Chips unterteilt wird.
Der Funktionstest auf Wafer-Ebene erfolgt konventionell dadurch, daß die Chip-Anschlüsse, die üblicherweise an der Peripherie des Chips angeordnet sind, mit Hilfe eines geeigneten Testkopfes kontaktiert werden. Ein derartiger Testkopf weist eine Reihe von Kontakten oder Nadeln auf, die mechanisch mit den Chip-Anschlüssen in Berührung gebracht werden, über diese Nadeln werden elektrische Signale zugeführt und gleichzeitig von anderen Chip-Anschlüssen Ausgangssignale abgenommen. Mit steigender Komplexität der hochintegrierten Schaltungsanordnungen und der damit verbundenen Packungsdichte nimmt auch die Anzahl der Chip-Anschlüsse zu. Eine Folge davon ist, daß die Größe der Chip-Anschlüsse und deren gegenseitiger Abstand wesentlich zu verringern ist. Es liegt auf der Hand, daß damit eine direkte mechanische Kontaktierung der Chip-Anschlüsse mittels eines Testkopfes beträchtlich erschwert oder sogar unmöglich sein kann.
Es ergibt sich also die Notwendigkeit, geeignete Mittel und Methoden zu entwickeln, die es gestatten, auch bei extrem hoher Integration Zugriff zu den Chip-Anschlüssen zu finden. Es gilt insbesondere im Hinblick auf die derzeitigen Entwicklungen in Richtung auf "Computer auf den Chips".
FI 971 136
309884/0999
Aber auch bei integrierten Schaltungsanordnungen, bei denen es möglich ist, die Chip-Anschlüsse mechanisch zu kontaktieren, wäre es von beträchtlichem Vorteil, Zugriffe auch zu internen Schaltungsknoten zu ermöglichen, was auf mechanischem Wege unmöglich erscheint.
Es ist die der Erfindung zugrunde liegende Aufgabe, schaltbare Zugriffe zum Zwecke der Signalzufuhr und Signalabnahme zu Chip-Anschlüssen und Schaltungsknoten bei hochintegrierten Schaltungsanordnungen zu ermöglichen, insbesondere auch nach der die letzte Fertigungsstufe bildenden Abdeckung der integrierten Schaltungsanordnung bzw. des Chips oder des Wafers mittels einer isolierenden Schutzschicht.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zwischen mindestens einem äußeren Anschluß und den Schaltungsknoten selektiv bei Belichtung leitende photoelektrische Leiterelemente vorgesehen sind. Die erforderliche Miniaturisierung wird dadurch erreicht, daß die photoelektrischen Leiterelemente mit den aktiven und passiven Elementen der Schaltungsanordnung integriert sind.
Ein vorteilhaftes Ausführungsbeispiel besteht darin, daß auf einem Wafer mehrere durch Trennzonen unterteilte Chips mit jeweils einer Schaltungsanordnung integriert sind und daß die photoelektrischen Leiterelemente im Bereich der Trennzonen integriert sind.
Es ist weiterhin vorteilhaft, daß die elektrische Verbindung zwischen den Anschlüssen der photoelektrischen Leiterelemente und dem äußeren Anschluß andererseits über eine auf der isolierenden Schutzschi cht der Halbleiterschaltungsanordnung aufgebrachte Metallisierung erfolgt.
Die Durchschaltung der photoelektrischen Leiterelemente erfolgt vorteilhafterweise mittels eines gerichteten Lichtstrahls
FI 971 136 30988W0999
- 4 insbesondere eines Laserstrahls.
Eine vorteilhafte Weiterbildung besteht insbesondere darin, daß das photoelektrische Leiterelement als bei Belichtung einen Strom lieferndes Photoelement ausgebildet ist.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:
Fig.l eine ausschnittsweise Draufsicht der Oberfläche einer auf einem Wafer integrierten Schaltungsstruktur mit dem Halbleitergebiet eines Chips und der Trennzone zwischen den Chips,
Fig.2 einen Querschnitt entlang der Linie 2-2 der Fig.l,
Fig.3 eine ausschnittsweise Draufsicht eines
Chips mit einer erfindungsgemäßen Anordnung zur Verbindung eines internen Schaltungsknotens mit einem äußeren Anschluß und
Fig.4 die Draufsicht eines selbst isolierten photoelektrischen Leiterelementes, über das die erfindungsgemäße leitende Verbindung herstellbar ist.
Zunächst wird anhand der Figuren 2 und 3 ein erfindungsgemäßes Ausführungsbeispiel beschrieben. Der bruchstückweise dargestellte Halbleiter-Wafer enthält eine Vielzahl von Chips 10 und eine die Chips trennende Trennzone 11. Die kompletten Einzelheiten eines Chips sind nicht dargestellt, da sie für die Erfindung selbst unwesentlich sind. Zum Zwecke der Illustration sei darauf hingewiesen, daß die integrierten Schaltungsanordnungen beispielsweise eine im US-Patent Nr. 3 539 876 beschrie-
FI 971 136
309884/0999
bene Struktur aufweisen können. Die Herstellung der integrierten Schaltungsanordnungen und der Metallisation kann vorzugsweise nach dem in dem genannten Patent beschriebenen Verfahren erfolgen oder aber auch beispielsweise durch Anwendung der Ionenimplantationstechnik. Das Chip-Substrat und die Trennzone bestehen aus N-dotiertem Halbleitermaterial, das in üblicher Weise durch Epitaxie auf einen Grundkörper aufgebracht ist. Zu Isolationszwecken sind für das Chip diffundierte, periphere P -Isolationszonen 12 und die Oberfläche des Chips bedeckende Isolationsschichten 13, beispielsweise aus Siliziumdioxyd vorgesehen. Die Chip-Anschlüsse 14 liegen auf der Oberfläche der Isolationsschicht 13 und sind mit den verschiedenen aktiven und passiven Elementen der Schaltung durch ein metallisches Leitungsmuster 15 verbunden.
Die die Anordnung zur Herstellung einer leitenden Verbindung zu den Chip-Anschlüssen 14 bildenden Schaltungsteile sind vorzugsweise in den Trennzonen des Wafers untergebracht. Diese Schaltungsteile enthalten die photoelektrischen Leiterelemente 16, metallische Zuleitungen 17, die die photoelektrischen Leiterelemente 16 mit den Chip-Anschlüssen 14 verbinden, und metallische Zuleitungen 18, die die photoelektrischen Leiterelemente 16 mit einem gemeinsamen Leitungszug 19 verbinden. Dieser gemeinsame Leitungszug 19 ist an einen äußeren Anschluß geführt und ist demnach leicht zugänglich. An diesem äußeren Anschluß kann dann beispielsweise ein Tester angeschlossen werden.
Als photoelektrisches Leiterelement 16 ist die Forderung zu stellen, daß es in integrierter Halbleitertechnik herstellbar und damit mit der integrierten Schaltungsanordnung integrierbar ist. In der in den Fign. 1 und 2 gezeigten Struktur weisen die photoelektrischen Leiterelemente eine photoleitende Zone 20 und eine diese umgebende Isolationszone 21 auf. Die P-dotierte Isolationszone 21 isoliert die N-dotierte photoleitende Zone 20 gegen die weiteren integrierten photoelek-
309884/0999
trischen Leiterelemente 16. Der eine Anschluß der photoleitenden Zone 20 ist über die metallische Zuleitung 17 mit dem Chip-Anschluß 14 verbunden. Der andere Anschluß der Zone ist über die metallische Zuleitung 18 mit dem gemeinsamen Leitungszug 19 verbunden. Die photoleitende Zone 20 ist im Normalfall nicht leitend, d.h., sie weist einen Schichtwiderstand in der Größenordnung von 10 kOhm/Flächeneinheit auf. Die Anwendung der Ionenimplantationstechnik ist dann vorzuziehen, wenn sehr hohe Widerstände erwünscht sind. Sobald ein gerichteten Lichtstrahl 22, beispielsweise ein von einer Laserquelle 23 gelieferter Laserstrahl, selektiv auf die photoleitende Schicht 20 auftrifft, so wird der Schichtwiederstand wesentlich reduziert und erreicht einen Wert in der Grössenordnung von 10 bis etwa 1000 Ohm/Flächeneinheit. Das bedeutet, daß die photoleitende Schicht 20 relativ gut leitend ist und damit eine leitende Verbindung zwischen dem Chip-Anschluß 14 und dem gemeinsamen Leiterzug 19 herstellt. Das photoelektrische Leiterelement 16 kann durch Maskierungs- und Ätztechnik erfolgen. Werden jedoch Schichtwiderstände in der Größenordnung von 10 kOhm/Flächeneinheit für die Zone 20 benötigt, so sollte diese Zone durch Ionenimplantation hergestellt werden. Beim Ausführungsbeispiel nach Fig.2 weist die Isolationszone 21 einen spezifischen Widerstand in der Größenordnung von 0,05 bis 0,1 0hm/cm auf. Die Störstellenkonzentration liegt in der
17 —3 ' Größenordnung von 1 bis 3x10 cm . Diese Isolationszone kann durch konventionelle Diffusion von Bor hergestellt worden.
Wird die relativ hochohmige photoleitende Schicht 20 mit einem gerichteten Lichtstrahl 22 beaufschlagt, so wird diese Zone relativ niederohmig und kann als leitende Verbindung dienen. Da die lateralen Dimensionen der photoleitenden Schicht 20 üblicherweise in der Größenordnung von 2,5 bis 5 μ m liegen, muß die Lichtquelle 23 in der Lage sein, einen gerichteten Lichtstrahl dieser Auflösung zu liefern. Aus diesem Grunde ist ein Laserstrahl besonders gut geeignet. Die Lichtquelle 23
FI 971 136
309884/0999
ist so angeordnet, daß zwischen ihr und dem Wafer eine Parallelverschiebung erfolgen kann. Beispielsweise kann die Lichtquelle 23 stationär und der Wafer beweglich sein oder umgekehrt. Ist beabsichtigt, einen bestimmten Chip-Anschluß 14 mit beispielsweise dem Tester zu verbinden, so erfolgt eine Bewegung derart, daß der Lichtstrahl lediglich auf das photoelektrische Element 16 fällt, das dem Anschluß 14 zugeordnet ist. Sobald der Lichtstrahl 22 auf das zugeordnete photoelektrische Leiterelement fällt, ist der Chip-Anschluß 14 mit dem Tester verbunden.
Der Tester kann beispielsweise dafür verwendet werden, den Spannungspegel an einem bestimmten Anschluß 14 abzufühlen, oder über den gemeinsamen Leitungszug 19 einen Spannungspegel zu Prüfzwecken an den Anschluß 14 anzulegen.
Das in Fig.4 in Draufsicht dargestellte photoelektrische Element 40 kann direkt für jedes der photoelektrischen Leiterelemente 16 in der Anordnung nach Fig.l eingesetzt werden. Die Elemente sind selbstisolierend, d.h., die Spannungspegel an Anschluß 14 und gemeinsamem Leitungszug 19 müssen so gewählt sein, daß der übergang 41 zwischen der P-dotierten photoleitenden Zone 20a und der N-dotierten Epitaxieschicht 11 in Sperrrichtung vorgespannt sind. Auf diese Weise ist sichergestellt, daß der übergang auch dann nicht leitend wird, wenn die photoleitende Zone 20a leitend ist. Im betrachteten Beispiel muß also an beiden Anschlüssen 17 und 18 ein negatives Potential liegen.
Nach Durchführung'der gewünschten Prüfungen mit Hilfe des Testers wird der Wafer in die einzelnen Chips zerschnitten. Dabei werden die Trennzonen 11 und damit sämtliche photoelektrischen Leiterelemente 16 von der integrierten Schaltungsanordnung abgetrennt.
Beim beschriebenen Ausführungsbeispiel wird lediglich ein einzelner Laserstrahl und ein einzelner gemeinsamer Leitungszug
FI 971 136
309884/0999
verwendet, um die externe Verbindung zum Tester herzustellen. Selbstverständlich können auch mehrere Laserstrahlen in Verbindung mit einem oder mehreren gemeinsamen Leitungszügen 19 eingesetzt werden, um eine parallele Prüfung durchführen zu können.
Außerdem sind beim beschriebenen Ausführungsbeispiel lediglich die Chip-Anschlüsse 14 nach außen geführt, es liegt jedoch durchaus im Rahmen der Erfindung, auch in derselben Weise interne Schaltungsknoten, zu denen ein Zugriff mit mechanischen Mitteln schwierig ist, nach außen zu führen. Ein derartiges Anwendungsbeispiel ist aus der Struktur nach Fig.3 zu ersehen. Hier ist ein interner Schaltungsknoten 30, der den Kontakt zur P-dotierten Basiszone 31 über eine Metallisierung 32 durch ein Kontaktloch 33 hindurchbildet, mit einem Photoelement 34 verbunden, das bei Belichtung einen Strom liefert. Angenommen zum Zwecke der Überprüfung eines gegebenen Zustandes vor oder nach der Durchführung von außen ein Stromsignal zuzuführen, so kann das photoelektrische Element 34 diese Aufgabe übernehmen. Das Photoelement 34 enthält eine Zone 36, die im Normalfall nicht leitend ist, aber bei Belichtung einen Strom erzeugt. Eine Isolationszone 35 umgibt die Zone 36 und bildet einen Übergang 42. Auch dieses eine photoelektrische Diode darstellende Element 34 kann in konventioneller Weise durch eine doppelte Diffusion hergestellt werden.
Der Übergang 42 sollte sowohl im inaktiven als auch im aktiven Betriebszustand des Elementes in Sperrichtung betrieben werden. Dies kann dadurch erreicht werden, daß die Isolationszone 35 über eine metallische Zwischenverbindung 38 mit der Chip-Isolationszone 39 verbunden wird. Da die Chip-Isolationszone 39 normalerweise auf negativem Potential -V gehalten wird, ist damit der Übergang 42 in Sperrichtung vorgespannt. Die photoelektrische Zone 36 ist normalerweise inaktiv. Soll über die Zone 36. ein Strom zugeführt werden, so wird sie wie bereits
Fi 971 136 309884/0999
beschrieben, belichtet. Dabei erzeugt die Zone einen Strom* der in die Basiszone 31 fließt.
<r ijs 309884/0999

Claims (9)

  1. Patentansprüche
    Monolithisch integrierte Halbleiterschaltungsanordnung mit einer Anordnung zur Herstellung einer leitenden Verbindung zu mechanisch unzugänglichen Schaltungsknoten, dadurch gekennzeichnet, daß zwischen mindestens einem äußeren Anschluß und den Schaltungsknoten selektiv bei Belichtung leitende photoelektrische Leiterelemente vorgesehen sind.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die photoelektrischen Leiterelemente mit den aktiven und passiven Elementen der Schaltungsanordnung integriert sind.
  3. 3. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet,. daß auf einem Wafer mehrere durch Trennzonen unterteilte Chips mit jeweils einer Schaltungsanordnung integriert sind und daß die photoelektrischen Leiterelemente im Bereich der Trennzonen integriert sind.
  4. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Schaltungsknoten Chip-Anschlüsse sind, die mit jeweils einem Anschluß eines der photoelektrischen Leiterelemente verbunden sind, deren andere Anschlüsse an dem äußeren Anschluß liegen.
  5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die elektrische Verbindung zwischen den Anschlüssen der photoelektrischen Leiterelemente und den Schaltungsknoten einerseits und dem äußeren Anschluß andererseits über eine auf der isolierenden Schutzschicht der Halbleiterschaltungsanordnung aufgebrachte Metallisierung erfolgt.
    FI 971 136 309884/0999
  6. 6. Anordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß an den äußeren Anschluß ein Tester zur Zuführung bzw. Abnahme von Signalen angeschlossen ist.
  7. 7. Anordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß zur Durchschaltung der photoelektrischen Leiterelemente ein gerichteter Lichtstrahl dient.
  8. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Lichtstrahl ein Laserstrahl ist.
  9. 9. Anordnung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß das photoelektrische Leiterelement als bei Belichtung einen Strom lieferndes Photoelement ausgebildet ist.
    FI 971 136
    309884/0999
    Leerseite
DE2329659A 1972-07-03 1973-06-09 Monolithisch integrierte halbleiterschaltungsanordnung Pending DE2329659A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26840772A 1972-07-03 1972-07-03

Publications (1)

Publication Number Publication Date
DE2329659A1 true DE2329659A1 (de) 1974-01-24

Family

ID=23022865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2329659A Pending DE2329659A1 (de) 1972-07-03 1973-06-09 Monolithisch integrierte halbleiterschaltungsanordnung

Country Status (5)

Country Link
US (1) US3801910A (de)
JP (1) JPS562415B2 (de)
DE (1) DE2329659A1 (de)
FR (1) FR2191266B1 (de)
GB (1) GB1412052A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2207404B1 (de) * 1972-11-20 1976-04-23 Merlin Gerin
US3956698A (en) * 1974-02-12 1976-05-11 Westinghouse Electric Corporation Contactless test method for integrated circuits
US4053833A (en) * 1974-02-12 1977-10-11 Westinghouse Electric Corporation Contactless test method for integrated circuits
DE2831787C2 (de) * 1978-07-19 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Mit Hilfe eines Elektronen- oder Laserstrahls prüfbare integrierte Schaltungsanordnung
US4404635A (en) * 1981-03-27 1983-09-13 International Business Machines Corporation Programmable integrated circuit and method of testing the circuit before it is programmed
JPS5825510A (ja) * 1981-08-10 1983-02-15 Yamaha Motor Co Ltd エンジンの組立式クランク軸
US4482863A (en) * 1981-08-14 1984-11-13 At&T Bell Laboratories Apparatus and method for measuring electronic response of high speed devices and materials
US4439727A (en) * 1981-12-21 1984-03-27 Ibm Corporation Low capacitance pad for semiconductor chip testing
DE3235119A1 (de) * 1982-09-22 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb
GB2177254B (en) * 1985-07-05 1988-09-01 Stc Plc Testing integrated circuits
US4789825A (en) * 1986-05-14 1988-12-06 American Telephone And Telegraph Co., At&T Bell Laboratories Integrated circuit with channel length indicator
US4760249A (en) * 1986-12-22 1988-07-26 Motorola, Inc. Logic array having multiple optical logic inputs
US4819038A (en) * 1986-12-22 1989-04-04 Ibm Corporation TFT array for liquid crystal displays allowing in-process testing
JPS6444042A (en) * 1987-08-12 1989-02-16 Japan Res Dev Corp Wiring of integrated circuit
US5142224A (en) * 1988-12-13 1992-08-25 Comsat Non-destructive semiconductor wafer probing system using laser pulses to generate and detect millimeter wave signals
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting
US6009284A (en) * 1989-12-13 1999-12-28 The Weinberger Group, L.L.C. System and method for controlling image processing devices from a remote location
US5208531A (en) * 1990-08-13 1993-05-04 Texas Instruments Incorporated Apparatus and method for testing integrated circuits
US5317256A (en) * 1992-05-12 1994-05-31 University Of Michigan High-speed, high-impedance external photoconductive-type sampling probe/pulser
EP1380848B1 (de) * 1998-06-16 2009-09-23 Infineon Technologies AG Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1145991A (en) * 1965-03-12 1969-03-19 Mullard Ltd Improvements in and relating to methods of manufacturing electrical circuit arrangements
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
US3634927A (en) * 1968-11-29 1972-01-18 Energy Conversion Devices Inc Method of selective wiring of integrated electronic circuits and the article formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf

Also Published As

Publication number Publication date
JPS562415B2 (de) 1981-01-20
GB1412052A (en) 1975-10-29
JPS4952988A (de) 1974-05-23
FR2191266B1 (de) 1977-07-29
US3801910A (en) 1974-04-02
FR2191266A1 (de) 1974-02-01

Similar Documents

Publication Publication Date Title
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung
DE2542518C3 (de)
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2351761A1 (de) Monolithisch integrierte, in chips aufgeteilte halbleiterschaltungsanordnung
DE1489893B1 (de) Integrierte halbleiterschaltung
DE1614373C2 (de)
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE2313312A1 (de) Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1914933A1 (de) Verfahren zur Herstellung integrierter Schaltungen
DE112013004261T5 (de) Latch-up-Unterdrückung und Reduktion von Substrat-Rauschkopplung durch eine Substrat-Rückverbindung für integrierte 3D-Schaltungen
DE2554612A1 (de) Integrierte halbleiterschaltung
DE1943302B2 (de) Integrierte, sich selbst isolierende transistoranordnung
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
EP0213409B1 (de) Struktur zur Qualitätsprüfung einer Substratscheibe aus Halbleitermaterial
DE2852200A1 (de) Integrierte logische schaltung
DE1901665A1 (de) Integrierte Halbleiterschaltung in monolithischer Bauweise
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2046053B2 (de) Integrierte Schaltung
DE2258483C2 (de) Integrierte Halbleiterschaltungsanordnung mit standardisierter Topologie
DE3740302C2 (de)
DE2324554C2 (de)
DE1514859C3 (de) Mikrominiaturisierte integrierte Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee