DE10153666A1

DE10153666A1 - Kontaktanordnung mit hoher Dichte

Info

Publication number: DE10153666A1
Application number: DE10153666A
Authority: DE
Inventors: Amato Gerald John D; Guy Humphrey; Michael Jason Welch
Original assignee: Agilent Technologies Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2000-10-31
Filing date: 2001-10-31
Publication date: 2002-05-23
Anticipated expiration: 2021-11-01
Also published as: DE10153666B4; SG103839A1; JP2002203923A; US6556454B1

Abstract

Die vorliegende Offenbarung bezieht sich auf eine Kontaktanordnung. Die Kontaktanordnung weist eine Mehrzahl von Kontakten 706 auf, die entlang einer Leitung 702 in einer versetzten Konfiguration gebildet sind. Die versetzte Konfiguration ordnet die Kontakte an, um diagonal voneinander entlang der Leitung beabstandet zu sein, so daß die Kontakte eine wirksame Beabstandung entlang der Leitung aufweisen, die kleiner ist als die aktuelle Beabstandung der Kontakte. Bei einem Ausführungsbeispiel wird die Kontaktanordnung verwendet, um einen integrierten Schaltungschipaufbau 906 zu konstruieren, der ein Substrat 400 mit einem Chipelement 406 aufweist, das mit einer Mehrzahl von Signalleitungen 702 und Leistungsleitungen 700 versehen ist, die auf seiner Oberfläche 402 gebildet sind, wobei die Signalleitungen jeweils eine Mehrzahl von Signalkontakten 706 umfassen, und die Signalkontakte von zumindest einer Signalleitung in einer versetzten Konfiguration angeordnet sind, um diagonal entlang der zumindest einen Signalleitung voneinander beabstandet zu sein, so daß die Signalkontakte eine wirksame Beabstandung entlang der zumindest einen Signalleitung aufweisen, die kleiner ist als die aktuelle Beabstandung der Signalkontakte der zumindest einen Signalleitung.

Description

Die vorliegende Offenbarung bezieht sich auf eine Kontakt anordnung mit hoher Dichte. Spezieller bezieht sich die Of fenbarung auf eine Kontaktanordnung mit hoher Dichte, die den Aufbau von integrierten Schaltungschipanordnungen mit hoher Signalanzahl erleichtert.

Integrierte Schaltungschips (IC-Chips) werden oft an Substraten bei dem Aufbau der Chipanordnungen (z. B. Flip- Chip-Anordnungen) angebracht. Bei der Herstellung von sol chen Anordnungen wird ein IC-Chip mit einer Mehrzahl von Kontakten zur Zufuhr von sowohl Signalen als auch Leistung zum Chip geschaffen. Das Substrat, auf dem der IC-Chip an gebracht wird, ist in ähnlicher Weise mit einer Mehrzahl von Signal- und Leistungskontakten versehen. Insbesondere ist das Substrat mit einer Spiegelbildanordnung von Kontak ten versehen, so daß die Kontakte des IC-Chips auf jene des Substrats ausgerichtet sind, wenn der Chip auf der Sub stratoberfläche angeordnet wird.

Fig. 1 stellt ein Beispiel eines bekannten Substrats 100 des Stands der Technik dar, das beim Aufbau einer solchen Chipanordnung verwendet wird. Wie in dieser Figur gezeigt ist, umfaßt das Substrat 100 ein Siliziumchipelement 102, das in der Mitte des Substrats angeordnet ist. Das Chipele ment 102 ist mit einer Mehrzahl von Kontakten 104 versehen, die separat zur Signal- und Leistungsübertragung verwendet werden. Fig. 2 stellt das Siliziumchipelement 102, das in Fig. 1 gezeigt ist, ausführlicher dar. Wie in dieser Figur angezeigt ist, sind die Kontakte 104 des Chipelements 102 normalerweise in ausgerichteten, geradlinigen Reihen 200 und Spalten 202 angeordnet. Wie im Stand der Technik be kannt ist, ist jeder der Kontakte 104 auf einer Öffnung (nicht sichtbar) angeordnet, die in der Oberfläche des Chipelements gebildet ist, durch die die Signale und die Leistung in das Substrat 100 geleitet werden. Während der Herstellung des Substrats 100 werden leitfähige Leitungen (z. B. siebgedruckte Leiter) 300 senkrecht nach außen aus dem Chipelement 102 im Substrat 100 verlängert, wie in Fig. 3 gezeigt ist. Wie in dieser Figur gezeigt ist, sind diese Leitungen 300 durch eine Abstandsentfernung P getrennt. Aufgrund der großen Anzahl von Kontakten 104, die in den Reihen 200 und Spalten 202 vorgesehen sind, sind die leit fähigen Leitungen normalerweise dicht um die Peripherie des Substratchipelements 102 gepackt.

Hersteller erhöhen ständig die Anzahl der Signalkontakte auf den Substratoberflächen, um die Anzahl der Signale, die durch Chipanordnungen empfangen und übertragen werden kön nen, zu erhöhen. Während die Anzahl von Signalkontakten 104 zunimmt, nimmt auch die Größe des Substratchipelements und des IC-Chips, der am Substrat angeordnet ist, zu. Um die Größe des Chips zu minimieren, und daher das Substrat und den IC-Chip, versuchen die Hersteller die Packungsdichte der Kontakte 104 zu maximieren, so daß mehr Kontakte in ei nem gegebenen Oberflächenbereich angeordnet werden können. So eine Anordnung ist in Fig. 3 gezeigt. Mittels eines Bei spiels können die Kontakte 104 von jeder beliebigen Spalte 108 so beabstandet sein, um einen "Abstand" p von nähe rungsweise 225 Mikrometer (µm) aufzuweisen.

Leider gibt es mehrere Einschränkungen dahingehend, wie klein diese Abstandsdimension gemacht werden kann. Zunächst ist es, da die Kontaktbeabstandung kleiner wird, schwieri ger, die leitfähigen Leitungen zu formen, die mit diesen Kontakten verbunden werden müssen. Die Bildung dieser Lei tungen wird ferner durch die spaltenartige Bildung der Kon takte kompliziert. Spezieller kann es schwierig sein, die Kontakte der Spalten zu verbinden, wenn sie in einer gera den Linie senkrecht zur Kante des Chipelements angeordnet sind. Zusätzlich neigt das Substratchipelement dazu, zu brechen, wenn die Kontakte (und ihre ihnen zugewiesenen Öffnungen) zu nah aneinander angeordnet sind. Ferner, auf grund von räumlichen Einschränkungen von herkömmlichen Kon taktanordnungen, sind die Kontakte weiter weg von der Kante des Chipelements vorgesehen, da sich die Anzahl der Kontak te erhöht. Wie im Stand der Technik bekannt ist, erhöht die Zunahme der Entfernung in gleicher Weise Impedanz und Wi derstand in den leitfähigen Leitungen dahingehend, daß die Leitungen länger gemacht werden müssen, um weiter entfernte Kontakte zu erreichen.

Aus dem vorhergehenden wird darauf hingewiesen, daß es wün schenswert wäre, eine Kontaktanordnung zu haben, die eine hohe Signaldichte erlaubt und die zumindest einige der oben identifizierten Probleme verhindert.

Es ist die Aufgabe der vorliegenden Erfindung, ein Konzept zum Anordnen von Kontakten auf einem Chip zu schaffen, das eine hohe Signaldichte ermöglicht.

Diese Aufgabe wird durch ein Verfahren und eine Vorrichtung gemäß einem der Ansprüche 1, 7, 13 und 19 und ein Verfahren nach Anspruch 25 gelöst.

Die vorliegende Offenbarung bezieht sich auf eine Kontakt anordnung. Die Kontaktanordnung umfaßt eine Mehrzahl von Kontakten, die entlang einer Leitung in einer versetzten Konfiguration gebildet sind. Die versetzte Konfiguration ordnet die Kontakte an, um diagonal entlang der Leitung voneinander beabstandet zu sein, so daß die Kontakte eine effektive Beabstandung entlang der Leitung aufweisen, die kleiner ist als die aktuelle Beabstandung der Kontakte.

Bei einem Ausführungsbeispiel wird die Kontaktanordnung verwendet, um einen integrierten Schaltungschipanordnung zu konstruieren, die ein Substrat mit einem Chipelement um faßt, der einen Teil einer äußeren Oberfläche des Substrats bildet. Das Chipelement ist mit einer Mehrzahl von Signal leitungen und Leistungsleitungen (700) versehen, wobei die Signalleitungen jeweils eine Mehrzahl von Signalkontakten und die Leistungsleitungen (700) jeweils eine Mehrzahl von Leistungskontakten umfassen. Die Signalkontakte von zumin dest einer Signalleitung sind in einer versetzten Konfigu ration angeordnet, um diagonal voneinander beabstandet zu sein entlang der zumindest einen Signalleitung, so daß die Signalkontakte eine wirksame Beabstandung entlang der zu mindest einen Signalleitung aufweisen, die kleiner ist als die aktuelle Beabstandung der Signalkontakte von der zumin dest einen Signalleitung. Die Anordnung umfaßt ferner einen integrierten Schaltungschip mit einer äußeren Oberfläche, die eine Mehrzahl von Kontakten aufweist. Die Kontakte des Chips sind in einem Spiegelbild der Kontakte des Substrats angeordnet, so daß die Kontakte des Chips auf die Kontakte des Substrats ausgerichtet sind, wenn der Chip um auf dem Substratchip angeordnet ist.

Die Merkmale und Vorteile der Erfindung werden nach dem Le sen der nachstehenden Spezifikation, wenn diese in Verbin dung mit den beigefügten Zeichnungen gelesen wurde, offen bart.

Die Erfindung kann besser verstanden werden unter Bezugnah me auf die nachstehenden Zeichnungen. Die Komponenten in den Zeichnungen sind nicht notwendigerweise maßstabsgemäß, statt dessen wird jedoch die klare Darstellung der Grund sätze der Erfindung hervorgehoben. Es zeigen:

Fig. 1 eine Draufsicht eines Substrats des Stands der Technik,

Fig. 2 eine Draufsicht eines Siliziumchipelements des Substrats, das in Fig. 1 gezeigt ist,

Fig. 3 eine Detailansicht des Chipelements, das in Fig. 2 gezeigt ist,

Fig. 4 eine Draufsicht des Substrats der vorliegenden Erfindung,

Fig. 5 eine teilweise Querschnittsansicht des Substrats entlang einer Linie 5-5 in Fig. 3,

Fig. 6 eine Draufsicht des Chipelements des Substrats, das in Fig. 4 gezeigt ist,

Fig. 7 eine Detailansicht einer Kontaktanordnung, die auf dem Chipelement, das in Fig. 6 gezeigt ist, verwendet wird,

Fig. 8 eine Detailansicht der Kontaktanordnung von Fig. 7 und zeigt die Bereitstellung von Signalleitun gen an,

Fig. 9 eine perspektivische Ansicht, die das Anbringen eines IC-Chips an dem Substrat, das in Fig. 4 ge zeigt ist, darstellt.

Unter ausführlicherer Bezugnahme auf die Zeichnungen, in denen identische Bezugszeichen auf entsprechende Teile auf allen verschiedenen Ansichten hinweisen, stellt Fig. 4 ein Substrat 400 der vorliegenden Erfindung dar. Wie nachste hend erörtert, kann das Substrat 400 verwendet werden, um eine IC-Chipanordnung (siehe Fig. 9) zu bilden. Eine solche Anordnung kann bei einer Vielzahl von Anwendungen verwendet werden. Mit Hilfe eines Beispiels kann die Anordnung als eine Schnittstelle verwendet werden, die zwischen einer zentralen Verarbeitungseinheit (CPU) und einem Speicher in einer Rechenvorrichtung (nicht gezeigt) bereitgestellt ist.

Wie in Fig. 4 gezeigt ist, weist das Substrat 400 eine obe re Oberfläche 402 auf. Das Substrat 400 ist im allgemeinen von geradliniger Form und, wie in Fig. 4 angezeigt ist, kann als ein Quadrat mit einer Mehrzahl von gleichlangen Seiten 404 gebildet sein. Jede der Seiten 404 kann z. B. in der Länge näherungsweise 42 mm aufweisen.

Fig. 5 stellt das Substrat 400 im Querschnitt dar. Insbe sondere Fig. 5 stellt eine Seitenquerschnittsansicht des Substrats 400 entlang einer Linie 5-5 der Fig. 4 dar. Wie in dieser Figur angezeigt ist, besteht das Substrat 400 aus einer Mehrzahl von Materialschichten 500, die in einer ver setzten Konfiguration von der oberen Oberfläche 402 zur un teren Oberfläche 505 des Substrats 400 angeordnet sind. Ty pischerweise ist jede der Materialschichten 500 aus einem keramischen Material gebildet, obwohl darauf hingewiesen wird, daß nach Bedarf andere Materialien verwendet werden können. Bei der in Fig. 5 gezeigten Anordnung sind dreizehn unterschiedliche Schichten vorgesehen. Typischerweise sind zwischen jeder der Materialschichten 500 metallisierte Schichten 504 gebildet, die verwendet werden, um die Signa le und die Leistung durch das Innere des Substrats 400 zu übertragen. Diese Signale und die Leistung werden normaler weise aus der oberen Oberfläche 404 von Kontakten, die auf derselben vorgesehen sind, nach unten, durch die verschie denen Schichten 500 des Substrats 400 durch Blinddurch gangslöcher (nicht gezeigt) gelenkt, um diese Signale und die Leistung durch das Substrat und schließlich nach unten zur unteren Oberfläche 502 zu lenken, die in ähnlicher Weise eine Mehrzahl von Kontakten (nicht gezeigt) aufweist.

Wieder unter Bezugnahme auf Fig. 4 weist das Substrat 400 ferner ein Chipelement 406 auf, das in einem zentralen Be reich des Substrats angeordnet ist. Normalerweise besteht dieses Chipelement 406 auf einem Halbleitermaterial, wie z. B. einem Siliziummaterial. Wie in Fig. 4 angezeigt ist, weist das Chipelement 406 eine Mehrzahl von Kontakten 408 auf, die auf einer oberen Oberfläche 410 des Chipelements 406 angeordnet sind. Ähnlich wie beim Substrat 400 weist das Chipelement 406 normalerweise eine geradlinige Form auf und kann z. B. eine quadratische Form aufweisen, um eine Mehrzahl von gleich langen Seiten 412 aufzuweisen. Mit Hil fe eines Beispiels kann jede dieser Seiten 412 in der Länge näherungsweise 14 mm aufweisen. Über den Rand des Chipele ments 406 hinaus kann eine Mehrzahl von Ausrichtungsmarken 414 vorgesehen sein, die verwendet werden, um einen IC-Chip mit dem Chipelement 406 auszurichten, während der Chip auf der oberen Oberfläche 402 des Substrats 400 befestigt wird. Optional kann das Substrat 400 ferner eine Mehrzahl von pe ripheren Kontakten 416 aufweisen, die um das Chipelement 406 angeordnet sind.

Unter Bezugnahme auf Fig. 6 ist das Substratchipelement 406 ausführlicher dargestellt. Wie in dieser Figur angezeigt ist, ist jeder der Kontakte 408 normalerweise kreisförmig. Spezieller weist jeder der Kontakte 408 normalerweise einen halbkugelförmigen Lötkontakthügel mit einem hohen Bleige halt auf. Die Kontakte 408 sind normalerweise in separaten Gruppen 600 angeordnet, die um die Peripherie des Chipele ments 406 angeordnet sind. Obwohl insbesondere Gruppenaus richtungen gezeigt sind, soll darauf hingewiesen werden, daß diese Anordnung nur als Beispiel dient und daß alterna tive Anordnungen daher machbar und eventuell sogar vorteil hafter sein können. Außerdem wird darauf hingewiesen, daß separate Kontaktgruppen bei dieser Erfindung nicht notwen dig sind. Wie in Fig. 6 dargestellt ist, weist jede der Gruppen 600 eine Mehrzahl von Reihen 602 und Spalten 604 von Kontakten 408 auf. Die verschiedenen Reihen 602 der Kontakte 408 sind in einer versetzten Beziehung von den Seiten 412 des Chipelements 406 zur Mitte des Chipelements angeordnet. Wie im folgenden erörtert wird, erlaubt diese versetzte Beziehung eine Kontaktanordnung von hoher Dichte für das Chipelement 406 sowie für den IC-Chip, der an dem Chipelement befestigt wird.

Fig. 7 stellt die Kontaktanordnung ausführlicher dar. Ins besondere Fig. 7 stellt einen Abschnitt des Substratchip elements 406 nahe einer Seite 412 des Chipelements dar. Wie in Fig. 7 identifiziert ist, umfaßt das Chipelement 406 Leistungsleitungen 700 und Signalleitungen 702. Typischer Weise ist das Chipelement 406 so gebildet, daß die Lei stungsleitungen 700 und die Signalleitungen 702 in einer alternierenden Anordnung von der Seite 412 des Chipelements zur Mitte des Chips vorgesehen sind. Normalerweise alter niert jede der Leistungsleitungen 700 ferner von einer po sitiven Leistungsleitung zu einer negativen Leistungslei tung von der Chipelementseite 412 zur Mitte des Chipele ments. Folglich, kann, mit Hilfe eines Beispiels, die Lei stungsleitung 700, die direkt zur Seite 412 des Chipele ments 706 benachbart ist, eine negative oder Masselei stungsleitung aufweisen, obgleich die nächste Leistungslei tung nach innen zur Mitte des Chipelements 406 eine positi ve Leistungsleitung aufweisen kann. Obwohl diese Anordnung bevorzugt ist, wird darauf hingewiesen, daß alternative An ordnungen nach Bedarf verwendet werden können. Jede Lei stungsleitung 700 umfaßt eine Mehrzahl von Leistungskontak ten 704. In ähnlicher Weise umfaßt jede der Signalleitungen 702 eine Mehrzahl von Signalkontakten 706. Mit Hilfe eines Beispiels weist jeder Leistungskontakt 704 und Signalkon takt 706 näherungsweise 125 µm im Durchmesser auf. Norma lerweise ist jeder der Kontakte 704, 706 oben auf einer Öffnung (nicht sichtbar) gebildet, wie z. B. einem Blind durchgangsloch, das sich nach unten in das Chipelement und das Substrat und nach außen von demselben auf eine oder mehrere der metallisierten Schichten 504 erstreckt, die in Fig. 5 dargestellt sind.

Wie aus Fig. 7 zu ersehen ist, sind die Leistungskontakte 704 in den Leistungsleitungen 700 normalerweise geradlinig entlang einer geraden Linie angeordnet. Die Signalkontakte 706 der Signalleitungen 702 sind jedoch in einer versetzten Konfiguration angeordnet, so daß jeder Signalkontakt diago nal relativ zum nächsten Signalkontakt angeordnet ist, da die Signalleitung entlang der X-Richtung, die in der Figur angezeigt ist, verläuft. Jeder der Leistungskontakte 704 ist durch eine Abstandsdimension p_p, die normalerweise kon stant ist, getrennt. Mit Hilfe eines Beispiels kann dieser Abstand näherungsweise 400 µm aufweisen. Die Signalkontakte 706 sind andererseits durch eine Entfernung d, die norma lerweise in ähnlicher Weise konstant ist, getrennt. Mit Hil fe eines Beispiels kann die Entfernung d näherungsweise 225 µm aufweisen. Obwohl eigentlich um die Entfernung d beab standet, weisen die Signalkontakte 706 eine wirksame Beab standung oder den Abstand p_s von näherungsweise 200 µm auf. Folglich, obwohl die Signalkontakte 706 eigentlich durch eine relativ große Entfernung d getrennt sind, sind sie entlang der Signalleitung 702 in der X-Richtung angeordnet, um einen relativ kleinen Abstand aufzuweisen.

Die versetzte Konfiguration der Signalkontakte 706 in den Signalleitungen 702 erleichtert Hochsignaldichten. Wie oben erwähnt, gibt es dahingehend Einschränkungen, wie eng die Hersteller die Signalkontakte (und die ihnen zugeordneten Öffnungen) zusammen anordnen können. Zum Beispiel haben Hersteller zum Zeitpunkt der Einreichung dieser Offenbarung Schwierigkeiten, Signalkontakte enger als näherungsweise 225 µm im Aufbau von Substraten anzuordnen. Bei der Anord nung, die in Fig. 7 gezeigt ist, wird jedoch eine wirksame Beabstandung p_s (d. h. Abstand) von näherungsweise 200 µm erreicht durch Versetzen der Signalkontakte 706 in den Si gnalleitungen 702. Folglich kann ein Signalkontaktabstand von 200 µm erreicht werden, während noch zwischen den Si gnalkontakten 706 eine Beabstandung d von 225 µm beibehal ten wird. Es wird darauf hingewiesen, daß die vorstehenden Dimensionen lediglich mit Hilfe eines Beispiels vorgesehen sind. Folglich wird darauf hingewiesen, daß, da die Her steller die Verfahren entwickeln, die eine engere Beabstan dung der Kontakte ermöglichen, höhere Kontaktdichten ohne Versetzung erreichbar sein werden. Ungeachtet dessen ermög licht eine Signalkontaktversetzung, wie die, die in Fig. 7 dargestellt ist, immer noch eine noch kleinere wirksamere Beabstandung.

Neben dem Ermöglichen einer kleineren wirksameren Beabstan dung (d. h. Abstand) erleichtert die versetzte Anordnung, die in Fig. 7 dargestellt ist, ferner ein Verbinden der Si gnalkontakte 706 mit den leitfähigen Leitungen, die im Sub strat gebildet sind. Wie in Fig. 8 angezeigt ist, können viele solcher leitfähigen Leitungen 800 mit den Signalkon takten 706 verbunden werden, so daß die Leitungen 800 durch die Entfernung p_s voneinander beabstandet sind. Wie aus Fig. 8 hervorgeht, sind die Signalkontakte 706 von den Sei ten 412 des Chipelements 406 aufgrund der versetzten Anord nung von jeder der Signalleitungen 702 leichter zugänglich. Außerdem ermöglicht die versetzte Konfiguration, daß eine größere Anzahl von Kontakten in einem gegebenen Oberflä chenbereich angeordnet werden kann (vergleiche Fig. 8 mit Fig. 3). Folglich sind höhere Kontaktdichten erreichbar. Dies erleichtert wiederum kleinere Chipelemente 406 und kleinere IC-Chips. Aufgrund der kleineren Größe der Chip elemente 406 kann eine größere Anzahl von Chipelementen auf einem bestimmten Halbleiterwafer erzeugt werden, so daß die Produktivität erhöht werden kann. In ähnlicher Weise, auf grund der größeren Anzahl von Chipelementen 406, die auf dem Wafer gebildet werden können, wird die Auswirkung von Waferdefekten dahingehend abgeschwächt, daß ein kleinerer Prozentsatz von Chipelementen durch diese Defekte betroffen ist. Außerdem können dadurch, daß die Packungsdichte der Kontakte erhöht wird, verschiedene Kontakte, die auf der Oberfläche 410 des Chipelements 406 bereitgestellt sind, näher an der Peripherie des Chipelements angeordnet sein, so daß die leitfähigen Leitungen, die auf dem Substrat 400 gebildet sind, verkürzt werden können, wodurch Impedanz und Widerstand verringert werden.

Fig. 9 stellt das Befestigen eines IC-Chips 900 an dem Sub strat 400 dar, um eine IC-Chipanordnung zu bilden. Der IC- Chip 900 umfaßt eine erste oder obere Oberfläche 902 und eine zweite oder untere Oberfläche 904. Die obere Oberflä che 902 ist mit einer Kontaktanordnung versehen, die das Spiegelbild der Kontaktanordnung des Chipelements 406 des Substrats 400 ist. Folglich, wenn der IC-Chip 900 umgedreht wird, kann er auf der Oberseite des Chipelements 406 ange ordnet werden, so daß die Kontakte des Chips mit den ver schiedenen Kontakten des Chipelements 406 ausgerichtet sind. Diese Anordnung ist in der Technik im allgemeinen als eine Flip-Chip-Anordnung bekannt. Sobald der Chip auf der Oberseite des Substrats 400 angeordnet ist, werden der Chip und das Substrat erwärmt, um die Kontakte, die auf beiden vorgesehen sind, schmelzen zu lassen, so daß die Kontakte des Chips mit den Kontakten des Chipelements 400 verbunden werden, um eine einstückige Schaltungschipanordnung 906 zu bilden.

Obwohl spezielle Ausführungsbeispiele der Erfindung in der vorstehenden Beschreibung und den Zeichnungen zu Beispiels zwecken ausführlich offenbart worden sind, werden Fachleute darauf hingewiesen, das Variationen und Modifikationen an derselben vorgenommen werden können, ohne vom Schutzbereich der Erfindung abzuweichen, der in den nachstehenden Ansprü chen aufgeführt ist. Es wird z. B. darauf hingewiesen, ob wohl gezeigt ist, daß die Leistungskontakte 704 in einer geraden Linie angeordnet sind, daß diese Kontakte alterna tiv in einer versetzten Anordnung angeordnet werden könnten wie die Signalkontakte 706, um die Kontaktdichte weiter zu erhöhen.

Claims

1. Kontaktanordnung, die folgende Merkmale aufweist:
eine Mehrzahl von Kontakten (704, 706), die entlang ei ner Leitung in einer versetzten Konfiguration gebildet sind;
wobei die versetzte Konfiguration die Kontakte anord net, um diagonal voneinander entlang der Leitung beab standet zu sein, so daß die Kontakte eine wirksame Be abstandung entlang der Leitung aufweisen, die kleiner ist als die tatsächliche Beabstandung der Kontakte.

2. Anordnung gemäß Anspruch 1, die eine Mehrzahl von Lei tungen aufweist, wobei jede Leitung eine Mehrzahl von Kontakten (704, 706) aufweist, die entlang der Leitung in einer versetzten Konfiguration angeordnet sind.

3. Anordnung gemäß Anspruch 2, bei der die Mehrzahl von Leitungen Signalleitungen (702) sind und jeder der Kontakte ein Signalkontakt (706) ist.

4. Anordnung gemäß Anspruch 3, die ferner eine Mehrzahl von Leistungsleitungen (700) aufweist, wobei eine Lei stungsleitung zwischen benachbarten Signalleitungen (702) angeordnet ist, wobei jede Leistungsleitung eine Mehrzahl von Leistungskontakten (704) aufweist.

5. Anordnung gemäß Anspruch 4, bei der die Leistungskon takte (704) von jeder Leistungsleitung (700) in einer geraden Linie angeordnet sind.

6. Anordnung gemäß Anspruch einem der Ansprüche 1 bis 5, bei der jeder Kontakt (704, 706) ein Lötkontakthügel ist.

7. Kontaktanordnung, die folgende Merkmale aufweist:
Einrichtungen zum Herstellen eines elektrischen Kon takts, die entlang einer Leitung in einer versetzten Konfiguration gebildet sind;
wobei die versetzte Konfiguration die Einrichtungen zum Herstellen eines elektrischen Kontakts anordnet, um die Einrichtungen diagonal entlang der Leitung zu beabstanden, so daß die Einrichtungen eine wirksame Beabstandung entlang der Leitung aufweisen, die klei ner ist als die tatsächliche Beabstandung der Einrich tungen.

8. Anordnung gemäß Anspruch 7, die eine Mehrzahl von Lei tungen aufweist, wobei jede Leitung Einrichtungen zum Herstellen eines elektrischen Kontakts aufweist, die entlang der Leitung in einer versetzten Konfiguration gebildet sind.

9. Anordnung gemäß Anspruch 8, bei der die Mehrzahl der Leitungen Signalleitungen (702) sind und jede der Ein richtungen zum Herstellen eines elektrischen Kontakts ein Signalkontakt (706) ist.

10. Anordnung gemäß Anspruch 9, die ferner eine Mehrzahl von Leistungsleitungen (700) aufweist, wobei eine Lei stungsleitung zwischen benachbarten Signalleitungen (702) angeordnet ist, wobei jede Leistungsleitung eine Mehrzahl von Leistungskontakten (704) aufweist.

11. Anordnung gemäß Anspruch 10, bei der die Leistungskon takte (704) von jeder Leistungsleitung (700) in einer geraden Linie angeordnet sind.

12. Anordnung gemäß einem der Ansprüche 7 bis 11, bei der die Einrichtungen zum Herstellen eines elektrischen Kontakts eine Mehrzahl von Lötkontakthügeln aufweisen.

13. Eine elektrische Vorrichtung, die folgende Merkmale aufweist:
eine äußere Oberfläche (402, 902); und
eine Mehrzahl von Kontakten (704, 706), die entlang ei ner Leitung in einer versetzten Konfiguration auf der äußeren Oberfläche (402, 902) gebildet sind;
wobei die versetzte Konfiguration die Kontakte anord net, um diagonal voneinander entlang der Leitung beab standet zu sein, so daß die Kontakte eine wirksame Be abstandung entlang der Leitung aufweisen, die kleiner ist als die tatsächliche Beabstandung der Kontakte.

14. Vorrichtung gemäß Anspruch 13, die eine Mehrzahl von Leitungen aufweist, die auf der äußeren Oberfläche (402, 902) angeordnet sind, wobei jede Leitung eine Mehrzahl von Kontakten (704, 706) aufweist, die entlang der Leitung in einer versetzten Konfiguration gebildet sind.

15. Vorrichtung gemäß Anspruch 14, bei der die Mehrzahl der Leitungen Signalleitungen (702) sind und jeder der Kontakte ein Signalkontakt (706) ist.

16. Vorrichtung gemäß Anspruch 15, die ferner eine Mehr zahl von Leistungsleitungen (700) aufweist, die auf der äußeren Oberfläche (402, 902) angeordnet sind, wo bei eine Leistungsleitung zwischen benachbarten Si gnalleitungen (702) angeordnet ist, wobei jede Lei stungsleitung eine Mehrzahl von Leistungskontakten (704) aufweist.

17. Vorrichtung gemäß Anspruch 16, bei der die Leistungs kontakte (704) von jeder Leistungsleitung (700) in ei ner geraden Linie angeordnet sind.

18. Vorrichtung gemäß einem der Ansprüche 13 bis 17, bei der jeder Kontakt (704, 706) eine Lötkontakthügel ist.

19. Integrierte Schaltungschipanordnung, die folgende Merkmale aufweist:
ein Substrat (400) mit einem Chipelement (406), das einen Teil einer äußeren Oberfläche (402) des Sub strats (400) bildet, wobei das Chipelement (406) mit einer Mehrzahl von Signalleitungen (702) und Lei stungsleitungen (700) versehen ist, die auf seiner Oberfläche gebildet sind, wobei die Signalleitungen (702) jeweils eine Mehrzahl von Signalkontakten (706) und die Leistungsleitungen (700) jeweils eine Mehrzahl von Leistungskontakten (704) umfassen, wobei die Si gnalkontakte (706) von zumindest einer Signalleitung in einer versetzten Konfiguration angeordnet sind, um diagonal voneinander entlang der zumindest einen Si gnalleitung beabstandet zu sein, so daß die Signalkon takte (706) eine wirksame Beabstandung entlang der zu mindest einen Signalleitung aufweisen, die kleiner ist als die tatsächliche Beabstandung der Signalkontakte (706) von der zumindest einen Signalleitung; und
integrierter Schaltungschip (904) mit einer äußeren Oberfläche (902), die eine Mehrzahl von Kontakten (704, 706) aufweist, wobei die Kontakte in einem Spie gelbild der Kontakte des Substrats (400) angeordnet sind, so daß die Kontakte des integrierten Schaltungs chips (904) mit den Kontakten des Substrats (400) aus gerichtet sind, wenn der Chip oben auf dem Substrat chipelement angeordnet ist.

20. Anordnung gemäß Anspruch 19, bei dem die Leistungskon takte (704) von jeder Leistungsleitung (700) in einer geraden Linie angeordnet sind.

21. Anordnung gemäß Anspruch 19, bei dem jeder Kontakt (704, 706) ein Lötkontakthügel ist.

22. Anordnung gemäß einem der Ansprüche 19 bis 21, bei dem die Signalleitungen (702) und Leistungsleitungen (700) in einer alternierenden Konfiguration angeordnet sind.

23. Anordnung gemäß einem der Ansprüche 19 bis 22, bei dem die Signalkontakte (706) in der versetzten Konfigura tion eine wirksame Beabstandung von näherungsweise 200 µm aufweisen.

24. Anordnung gemäß Anspruch 23, bei dem die Signalkontak te (706) in der versetzten Konfiguration eine tatsäch liche Beabstandung von näherungsweise 225 µm aufwei sen.

25. Verfahren zum Anordnen von Kontakten (704, 706), das folgende Schritte aufweist:
Bilden von Kontakten (704, 706) in einer Leitung ent lang einer Oberfläche einer Vorrichtung; und
Versetzen der Positionen der Kontakte (704, 706) ent lang der Leitung, so daß eine wirksame Beabstandung der Kontakte entlang der Leitung kleiner ist als die tatsächliche Beabstandung der Kontakte in der Leitung.

26. Verfahren gemäß Anspruch 25, das ferner den Schritt des Bildens einer Mehrzahl von Signalleitungen (702) aufweist, die jeweils eine Mehrzahl von Signalkontak ten (706) umfassen.

27. Verfahren gemäß Anspruch 26, das ferner den Schritt des Bildens einer Mehrzahl von Leistungsleitungen (700) aufweist, die jeweils eine Mehrzahl von Lei stungskontakten (704) umfassen.

28. Verfahren gemäß Anspruch 27, bei dem der Schritt des Bildens der Leistungsleitungen (700) ein Anordnen ei nes jeden der Leistungskontakte (704) in einer geraden Linie umfaßt.

29. Verfahren gemäß einem der Ansprüche 25 bis 28, bei dem jeder Kontakt (704, 706) ein Lötkontakthügel ist.