JP4343236B2 - 回路基板、および回路基板の形成方法 - Google Patents

回路基板、および回路基板の形成方法 Download PDF

Info

Publication number
JP4343236B2
JP4343236B2 JP2007094984A JP2007094984A JP4343236B2 JP 4343236 B2 JP4343236 B2 JP 4343236B2 JP 2007094984 A JP2007094984 A JP 2007094984A JP 2007094984 A JP2007094984 A JP 2007094984A JP 4343236 B2 JP4343236 B2 JP 4343236B2
Authority
JP
Japan
Prior art keywords
connection
connection pad
circuit board
solder
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007094984A
Other languages
English (en)
Other versions
JP2008252042A (ja
Inventor
敦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007094984A priority Critical patent/JP4343236B2/ja
Priority to US12/076,894 priority patent/US7911804B2/en
Priority to CN200810087472XA priority patent/CN101276800B/zh
Publication of JP2008252042A publication Critical patent/JP2008252042A/ja
Application granted granted Critical
Publication of JP4343236B2 publication Critical patent/JP4343236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Description

本発明は、回路基板、および回路基板の形成方法に関するものであり、特に、フリップチップを実装する基板に設けられる電極の形状に関するものである。
半導体装置の軽薄短小化に伴い、必要とされる部品の寸法が非常に小型化している。
従来、半導体チップと回路基板との電気的接続は、ワイヤボンドによる接続で行っていた。特許文献１は、小型化する半導体チップに設けられた電極パッドに金線をワイヤボンドする場合に、電極パッドへ金線をボンディングする位置を交互にずらし、金線相互の間隔を広く取る技術を開示している。このように構成することにより、金線同士の接触による短絡を防いでいる。
しかしながらワイヤボンドによる接続では、回路基板上に半導体チップを実装する領域の外側に、ワイヤを接続するための領域を確保する必要があった。そのため、実装サイズが大きくなっていた。
このワイヤを接続するための領域の面積を削減するために、フリップチップ実装方式が考案されている。
フリップチップ実装方式では、半導体チップの能動素子面にバンプを形成する。そして能動素子面と回路基板とを向かい合わせて配置し、バンプと基板側に設けた接続パッドとを接合させる。
フリップチップ実装における代表的な工法としてはＣ４工法、または異方性導電膜（ＡＣＦ）を基板に配置して接続するＡＣＦ工法がある。
図８は、Ｃ４工法で形成された半導体装置を示す断面図である。
Ｃ４工法では、図８（ａ）に示すように、まず半導体チップ５００に設けられた電極パッド５２０の上に半田バンプ５１０を形成する。そして、半田バンプ５１０が形成された半導体チップ５００と回路基板６００とを向かい合わせて配置し、リフロー炉の中で加熱する。加熱することにより、半田バンプ５１０が溶け、図８（ｂ）に示す断面図のように半導体チップ５００と回路基板６００とが溶融した半田５５０によって接合する。
上記の半田バンプは、例えば次のような工程を用いて形成することができる。まずパッシベーション膜付きウエハに、めっき時のシード層兼バリアメタル層となる金属をスパッタする。その後、フォトレジストを用いてめっき用マスクを形成し、半田の電解メッキを行う。そしてフォトレジストを除去するとともにシード金属のエッチングを行い、最後にリフロー処理によって半田を溶かし、バンプを形成する。
図９は、ＡＣＦ工法で形成された半導体装置を示す断面図である。
ＡＣＦ工法では、図９（ａ）に示す断面図のように、まずフイルム状のバインダー樹脂６４１に導電粒子６４２（例えば樹脂ボールに金／ニッケル（Ａｕ／Ｎｉ）コートしたもの）を分散させたＡＣＦ６４０を回路基板６０１に貼り付ける。また半導体チップ５０１の電極パッド５２０の上にはバンプ５１１を形成する。そして図９（ｂ）に示すように、半導体チップ５０１と回路基板６０１とを向かい合わせて圧着する。このとき、回路基板６０１に対して半導体チップ５０１を加圧・加熱してＡＣＦ６４０を挟み込み、バンプ５１１と回路基板６０１との間に導電粒子６４２が挟み込まれるようにする。このように構成することによって、半導体チップ５０１と回路基板６０１とが導電粒子６４２によって接続される。
しかしながら、これらの工法では以下のような限界が生じている。
例えばＣ４工法では、半導体チップと回路基板とを接合する場合に、リフローを行う必要がある。リフローの工程では半導体チップと回路基板とが加熱されるため、有機回路基板を用いることが困難である。
また半田バンプを形成する必要があるため、半田端子間の距離を縮小する（ファインピッチ化する）ことも難しい。さらに半導体チップと回路基板とを接合する場合にフラックスを使用するため、接合後にフラックスを洗浄する工程が必要となる。そのため工程が複雑化するといった問題が生じていた。
またＡＣＦ工法では、半導体チップ５０１と回路基板６０１との電気的な接続はバンプ５１１と回路基板６０１との間に挟みこんだ導電粒子６３２による接触接合であるため、接続部に生じる接続抵抗のばらつきが発生し易いという問題点がある。
そこで近年では、ローカルリフロー方式のフリップチップ実装方式が注目を浴びつつある。
図１０は、ローカルリフロー方式で形成された半導体装置を示す断面図である。
ローカルリフロー方式では、図１０（ａ）に示すように半導体チップ５０２の電極パッド５２０に金（Ａｕ）ワイヤバンプ５１２を形成する。また、回路基板６０２側に設けた接続パッド６３０には半田プリコート６５０を行う。そして、半導体チップ５０２と回路基板６０２とを加熱・加圧し、溶融した半田６５１によって半田接続を行う。ローカルリフロー方式では、半田接続時には、Ｃ４工法のようにフラックスを用いることなく接合することができる。
図１１は、ローカルリフロー方式のフリップチップ実装方式で使用される回路基板の一部を示す平面図であり、回路基板に設けられる接続パッド部分の例を示している。
図１１（ａ）では、回路基板７００に回路を構成する導体パターン７２０が形成されている。そして、接続パッド７３０は対応する導体パターン７２０に接続しているとともに、半導体チップに設けられる電極パッドに対応する位置に設けられている。また接続パッド７３０が設けられていない部分、例えば導体パターン７２０上などでは、絶縁膜であるソルダーレジスト７４０が設けられている。
ローカルリフロー方式で接続パッド７３０に半田プリコートを行う方法としては、スーパージャフィット法、スーパーソルダ法、及び印刷法等が知られている。
例えば特許文献２に記載されているスーパージャフィット法では、回路基板７００に設けられた銅（Ｃｕ）パターンの表面を特殊な薬品で処理して粘着性をもたせた後に、半田粉末を粘着させ、フラックス塗布後にリフローを行い、溶融レベリングする。このような工程により、接続パッド７３０に設けられている銅パターンの上に半田をプリコートすることができる。
一方、最近では半導体チップのファインピッチ化が進み、電極パッドのピッチが５０μｍ以下の半導体チップが出現している。そのため、接続パッド７３０の間隔もファインピッチ化が求められている。
接続パッド７３０の間隔７３１をファインピッチ化すると、回路基板７００に設ける半田プリコート間の間隔も狭くなる。そのため、半導体チップを回路基板７００に搭載する段階で、プリコートされた半田が接続パッド７３０から溢れ、隣接する接続パッド７３０を半田によって短絡する恐れがある。
接続パッド７３０の間を半田で短絡させないためには、プリコートする半田の量を減らせば良い。しかしながらプリコートする半田を減らすと、半導体チップの電極パッドに形成される金ワイヤバンプと接続パッド７３０との接続に寄与する半田の量が減少し、両者の接続が不安定になるという問題が生じる。
また、接続に寄与する半田の量を減少させないように接続パッドの長さを増加させ、接続パッド全体に用いる半田の量を減少させない方法が考えられている。本方法では、パッドピッチが狭い場合には接続パッド幅も狭くなる為、接続パッド形状が非常に細長い状態となる。
また、接続パッドをファインピッチ化し、接続パッドが細長い状態になると、半導体チップと接続パッドとの半田接続を行う場合に図１１の（ｂ）に示すように溶融した半田が表面張力によってランダムな位置に集合し、半田プリコート７５１中に半田こぶ７５２が形成されてしまう。
これらの半田こぶ７５２は、細長い形状の接続パッド７３０上のランダムな位置に発生するため、半導体チップの金ワイヤバンプと溶融した半田とが接合する確率が下がり、接続不良の原因となる。
特許文献３では、図１２（ａ）に示すように接続パッド８３０の一部の幅を広く形成し、溶融した半田が上記の広く形成した接続パッド部８３１に集まるようにする技術を開示している。また特許文献４では、図１２（ｂ）に示すように接続パッド８３０の長手方向の一方の側縁のみから接続パッドの幅の広い部位８３２を形成している。
これらの文献では、上記の幅を広く形成した接続パッド部８３１（または接続パッド部８３２）と半導体チップの金ワイヤバンプとが半田接続時に対向するように接続パッド部が形成されている。そして、図１２（ｃ）に示すように幅を広く形成した接続パッド部８３１に溶融した半田８５１が集合し易いため、半田接続に寄与する半田量を増加させることができる。
また、特許文献５のように、電極パッドから引き出し回路を介して半田溜まりパッドを設け、半田溜まりパッドに設けた半田を用いて電極パッドでの半田付けを行う方法も知られている。
特開平１１−１２１５２６号公報（平成１１年（１９９９年）４月３０日公開） 特開平７−７４４５９号公報（平成７年（１９９５年）３月１７日公開） 特開２０００−７７４７１号公報（平成１２年（２０００年）３月１４日公開） 特開２００５−１１９０２号公報（平成１７年（２００５年）１月１３日公開） 特開平９−２９３９５７号公報（平成９年（１９９７年）１１月１１日公開）
しかしながら、上記従来の構成では、半導体装置の電極の接続間隔をさらに縮小し、かつ半田接続時に充分な量の半田プリコートの厚さを形成することのできる回路基板を形成することは困難である。
例えば特許文献３または特許文献４に開示されている接続パッドの形状では、さらに半導体装置の電極の接続間隔を縮小すると、隣接する接続パットの間隔がどんどん狭くなる。またこの現象は、幅を広く形成した接続パッド部と半導体チップの金ワイヤバンプとがより多くの半田で接続されるように、接続パッド部の幅をさらに広く形成する場合に顕著となる。
隣接する接続パットの間隔が狭くなると、図１２（ｄ）に示すようにプリコートされた半田が接続パッド８３０から溢れ、隣接する接続パッド８３０を半田によって短絡する恐れがある。
溢れた半田による短絡を防ぐために、例えば図１３（ａ）に示すように接続パッド９３０をさらに細く形成し、隣接する接続パットの間隔９３１を広げる構成を考えることができる。しかしこの場合には図１３（ｂ）に示すように、幅を広く形成した接続パッド部９３２に溶融する半田９５１の量が少なくなり、金ワイヤバンプと接続パッド９３０との接続に寄与する半田量が減少する。即ち金ワイヤバンプと接続パッドとが充分な量の半田で接合されなくなるため、接続不良の原因となる。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、半導体装置の電極の接続間隔をさらに縮小することができ、半田接続時に充分な量の半田プリコートの厚さを形成することのできる回路基板、および回路基板の形成方法を提供することにある。
本発明の回路基板は、上記課題を解決するために、複数の接続パッドを備え、半導体素子が接続端子として備えるバンプと上記接続パッドとが接続される回路基板であって、複数の上記接続パッドが列状に配置されて複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれが上記基板の表面に平行に配置されており、隣り合う上記接続パッド列上の複数の上記接続パッドが、上記接続パッド列の長手方向においてジグザグ形状に配置されていることを特徴としている。
また本発明の回路基板の形成方法は、上記課題を解決するために、複数の接続パッドを備え、半導体素子が接続端子として備えるバンプと上記接続パッドとが接続される回路基板の製造方法であって、上記回路基板の表面に、複数の上記接続パッドを列状に配置し、複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれを平行に配置する接続パッド形成工程を備えており、上記接続パッド形成工程は、隣り合う上記接続パッド列上の複数の上記接続パッドを上記接続パッド列の長手方向においてジグザグ形状に配置することを特徴としている。
上記の発明によれば、列状に配置された接続パッド列を構成するそれぞれの接続パッドは、上記接続パッド列の長手方向においてジグザグ形状となるように隣り合う接続パッド列中に配置される。即ち、上記接続パッドは、隣り合う接続パッド列中に飛び石の配置でいうところの千鳥掛形状に配置されている。
そのため、それぞれの接続パッドの間の間隔を大きくすることができる。つまりそれぞれの接続パッドが電気的に短絡しにくいように配置される。
また、さらに回路基板に形成されている配線パターンと上記接続パッドとを電気的に接続する引き出し配線が、ジグザグ形状に配置されている隣り合う上記接続パッド列の外側からそれぞれの上記接続パッドに接続している構成であってもよい。
上記の発明によれば、上記接続パッドに接続する引き出し配線が隣り合う接続パッド列の外側から接続する。そのため、引き出し配線が形成されることによってそれぞれの接続パッドの間が狭くなることがない。そのためそれぞれの接続パッドが電気的に短絡しにくいように配置される。
また、上記接続パッドの上に半田層を設けている構成であってもよい。
上記の発明によれば、半田層を接続パッドの上に設けているので、たとえばフリップチップ接続方式を行う場合にローカルリフロー法を用いることができる。
また、上記接続パッドが多角形の形状である構成であってもよい。
上記の発明によれば、接続パッドに半田層を形成する場合、溶けた半田が多角形に形成された接続パッドの中央に集まるため、半導体素子のバンプと接続パッドとの半田接合に寄与する半田の量を増やすことができる。
本発明の回路基板は、以上のように、複数の上記接続パッドが列状に配置されて複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれが上記基板の表面に平行に配置されており、隣り合う上記接続パッド列上の複数の上記接続パッドが、上記接続パッド列の長手方向においてジグザグ形状に配置されている。
また本発明の回路基板の形成方法は、以上のように上記回路基板の表面に、複数の上記接続パッドを列状に配置し、複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれを平行に配置する接続パッド形成工程を備えており、上記接続パッド形成工程は、隣り合う上記接続パッド列上の複数の上記接続パッドを上記接続パッド列の長手方向においてジグザグ形状に配置する。
そのため、それぞれの接続パッドの間の間隔を大きくすることができる。つまりそれぞれの接続パッドが電気的に短絡しにくいように配置される。
それゆえ、半導体装置の電極の接続間隔をさらに縮小することができ、半田接続時に充分な量の半田プリコートの厚さを形成することのできる回路基板、および回路基板の形成方法を提供することができるという効果を奏する。
本発明の実施の形態について図１〜図７に基づいて説明すれば、以下の通りである。
図１（ａ）は、本実施の形態のフリップチップ実装基板１００を示す平面図であり、（ｂ）は本実施の形態のフリップチップ実装基板１００と半導体チップ２００とがフリップチップ実装されている様子を示す断面図である。
本実施の形態のフリップチップ実装基板１００（回路基板）は、基板１１０の表面に形成された回路パターン（図示せず）に電気的に接続している複数の導体パターン１２０（引き出し配線。図１では導体パターン１２０ａ及び導体パターン１２０ｂの２本）が形成されており、それぞれの導体パターン１２０には半導体チップ２００のバンプ２１０と本実施の形態のフリップチップ実装基板１００とを電気的に接続するための接続パッド１３０が形成されている。バンプ２１０は、半導体チップ２００（半導体素子）に設けられた電極パッド２２０に形成されている。電極パッド２２０は銅やアルミなどの周知の部材で形成されている。またバンプ２１０は、例えば金バンプを用いることができるが、その他周知のバンプを用いることができる。
基板１１０は、例えばガラスクロスを基材とし、エポキシ樹脂やＢＴ（ビスマレイミド・トリアジン）樹脂などの有機材質を含侵後硬化させた樹脂ポリマーを絶縁層として採用する基板や、ＴＣＰ，ＣＯＦなどの絶縁性テープで形成された基板などの周知の基板を用いることができる。
また、導体パターン１２０は、基板１１０の表面に形成された図示しない回路パターンと接続パッド１３０とを電気的に接続するための配線パターンである。図１に示す本実施の形態のフリップチップ実装基板１００では、２本の導体パターン１２０ａ及び導体パターン１２０ｂが平行に形成されているが、これらの導体パターン１２０の形状は電気的に接続する半導体チップ２００のバンプ２１０が設けられる形状にあわせて適宜設定してもよい。
また上記導体パターン１２０は、半導体チップ２００のそれぞれのバンプ２１０と電気的に接続するための複数の接続パッド１３０にそれぞれ電気的に接続している。例えば図２に示す導体パターン１２０ａのように、導体パターン１２０ａが複数の導体配線１２１によって形成されており、それぞれの導体配線１２１が接続パッド１３０に電気的に接続している構成であってもよい。上記導体配線１２１は、例えば銅、またはアルミニウムなど周知の配線部材を用いて設けることができる。また、それぞれの導体パターン１２０の表面と、接続パッド１３０が設けられていない基板１１０の表面とは絶縁膜であるソルダーレジスト１４０によって覆われている。
接続パッド１３０は、本実施の形態のフリップチップ実装基板１００に設けられた図示しない回路パターンと半導体チップ２００のバンプ２１０とを電気的に接続するための電極である。接続パッド１３０は、例えば銅、またはアルミニウムなど周知の配線部材を用いて設けることができる。
また、本実施の形態のフリップチップ実装基板１００では、接続パッド１３０は１辺の長さＬが５０μｍの正三角形形状をしており、隣接する接続パッド１３０の間の距離（ピッチ）Ｐが５０μｍとなるように形成されている。そして導体パターン１２０ａに形成された接続パッド１３０（接続パッド１３０ａと記載する）と、導体パターン１２０ｂに形成された接続パッド１３０（接続パッド１３０ｂと記載する）とがそれぞれ対向するように形成されているとともに、接続パッド１３０ａと接続パッド１３０ｂとが導体パターン１２０の長手方向に沿って互い違いに（飛び石の配置でいうところの千鳥掛形状に）形成されている。即ち、導体パターン１２０ａ及び導体パターン１２０ｂの長手方向において、接続パッド１３０ａと接続パッド１３０ｂとはジグザグ形状に配置されている。
別の表現を用いれば、導体パターン１２０ａ及び導体パターン１２０ｂの長手方向において、導体パターン１２０ａに設けられた隣り合う２個の接続パッド１３０ａの正三角形の中点の位置に、対向する接続パッド１３０ｂの頂点であり、かつ導体パターン１２０ｂ上に形成されていない頂点が形成されていると表現することができる。
本実施の形態では、導体パターン１２０ａと導体パターン１２０ｂとの間隔（開口幅Ｒ）をピッチＰの２倍の長さである１００μｍに設定する。開口幅Ｒの大きさは接続パッド１３０ａと接続パッド１３０ｂとが接触しない限り適宜設定することのできる大きさである。
すると、接続パッド１３０ａと接続パッド１３０ｂとの間の距離Ｓは、図３に示すような幾何学的な位置関係から求めることができる。
図３は、接続パッド１３０ｂが形成する三角形の頂点のうち、導体パターン１２０ｂ上に形成されており、かつ左側に形成されている頂点の座標を原点（０，０）としたときの平面図を示している。また、図３では、導体パターン１２０ｂが下側、導体パターン１２０ａが上側に平行に形成されており、導体パターン１２０ａの長手方向にｘ軸、導体パターン１２０ａの長手方向に垂直な方向にｙ軸が設定されている。
図３の原点から接続パッド１３０ｂの辺に沿って延長した直線は、座標（２Ｐ／√３，２Ｐ）で導体パターン１２０ａの長手方向の辺に交わる。上記直線から接続パッド１３０ａに向かって下ろした垂線の長さが接続パッド１３０ａと接続パッド１３０ｂとの間の距離Ｓになるため、
Ｓ＝２Ｐ／√３×ｓｉｎ６０°
＝Ｐ
である。ピッチＰが５０μｍであるので、隣接する接続パッド１３０ａと接続パッド１３０ｂとの間の距離Ｓは５０μｍとなる。
従来の方法（例えば図１２（ａ））では、接続パッドの間のピッチが５０μｍであった場合、隣接する接続パッドの間隔と接続パッドを形成する領域との長手方向での長さの合計が５０μｍとなるように接続パッドが形成される。
一方、本実施の形態のフリップチップ実装基板１００では、上述のようにピッチＰが５０μｍである場合に接続パッド１３０ａと接続パッド１３０ｂとの間の距離Ｓが５０μｍとすることができる。つまり、距離Ｓを大きく形成することができるとともに、接続パッドを従来の方法よりも大きく形成することができる。
尚、本実施の形態のフリップチップ実装基板１００を用いて半導体チップ２００をフリップチップ接続する場合には、半導体チップ２００に形成するバンプ２１０についても、接続パッド１３０の配置にあわせて千鳥掛配置とする必要がある。
図４は、本実施の形態の半導体チップ２００を示す平面図である。
本実施の形態の半導体チップ２００では、バンプ２１０は接続パッド１３０の配置にあわせて千鳥掛配置となるように電極パッド２２０上に形成される。
半導体チップ２００は通常、フリップチップ実装基板１００などに実装される前にウエハーテストなどがなされている。また、本実施の形態の半導体チップ２００では、電極パッド２２０の間隔（パッドピッチ）が５０μｍまたはそれ以下のファインピッチで形成されていることを前提としている。
このようなファインピッチで形成されている半導体チップ２００では、形成するバンプ２１０が小さいため、上述のウエハーテスト時に形成されるプロービング跡の上にバンプ２１０を形成すると、バンプ２１０を安定して形成することができない可能性がある。そのため、バンプ２１０はウエハーテスト時に用いる領域とは別の領域に形成することが一般的に行われている。
本実施の形態の半導体チップ２００では、プロービングを行う場合にバンプ２１０を形成する予定の領域を避けて千鳥掛形状にプロービングの探針を接触させる。そして図４に示すようにプロービングの探針が接触した領域を避け、かつ接続パッド１３０の配置にあわせて千鳥掛配置にバンプ２１０を形成する。
次に、本実施の形態のフリップチップ実装基板１００と、半導体チップ２００とのフリップチップ接続の方法について説明する。
図５（ａ）は、本実施の形態のフリップチップ実装基板１００に半田粉末１５０を設ける様子を示す平面図であり、（ｂ）は半田粉末１５０を溶融し、半田プリコート１５１を形成する様子を示す平面図である。
本実施の形態のフリップチップ実装基板１００では、半導体チップ２００をフリップチップ接続する場合に隣接する接続パッド１３０の間が半田によって短絡しないようにするため、接続パッド１３０に形成する半田プリコートの量を制限することが好ましい。しかしながら半導体チップ２００に設けられるバンプ２１０と接続パッド１３０との半田接続を強固に行うためには、可能な限り多くの半田を接続パッド１３０にプリコートすることが好ましい。
特許文献２に記載するスーパージャフィット法は、数ある半田プリコート法の中で最もファインピッチに対応することができる方法のひとつである。
スーパージャフィット法では、回路基板に設けられた配線パターンの表面を特殊な薬品で処理して粘着性をもたせた後に、半田粉を粘着させ、フラックス塗布後にリフローを行い、溶融してレベリングを行う。そのため、半田をプリコートする厚さは、用いる半田粉末の平均粒径を変えることによって変更することが可能である。
例えば、半田粉末の平均粒径が２０μｍの場合では約１６μｍの半田膜厚が得られる。また半田粉末の平均粒径が３０μｍの場合では約１８μｍの半田膜厚が得られる。また半田粉末の平均粒径が４０μｍの場合では約２０μｍの半田膜厚が得られる。さらに半田粉末の平均粒径が５０μｍの場合では約３０μｍの半田膜厚が得られる。
従来では、ピッチが５０μｍであった場合、隣接する接続パッドの間隔と接続パッドを形成する領域の合計とが５０μｍで形成されていた。そのため、用いることのできる半田粉末の粒径は２０μｍ程度となり、半田プリコートの厚さは１６μｍ程度で形成されていた。
本実施の形態のフリップチップ実装基板１００では、上述のように隣接する接続パッド１３０ａと接続パッド１３０ｂとの間の距離Ｓが５０μｍである。そのため、スーパージャフィット法を用いると、４０〜５０μｍ程度の粒径の半田粉末１５０を接続パッド１３０に載せることができる。この場合、接続パッド１３０の表面に約２０〜３０μｍの厚さの半田プリコート１５１を形成することができる。
また、図５（ａ）に示すように、接続パッド１３０ａ、１３０ｂの表面に複数個の半田粉末１５０を載せて半田プリコート１５１を形成することも可能である。
このとき、接続パッド１３０に隣接する導体パターン１２０の表面と、接続パッド１３０が設けられていない基板１１０の表面とがソルダーレジスト１４０によって覆われているので、リフローする段階で溶けた半田が表面張力によって接続パッド１３０の中央部に集まるようになる。本実施の形態のフリップチップ実装基板１００では、接続パッド１３０が正多角形（図１などに示す接続パッド１３０では正三角形）であるため、半田プリコート１５１は接続パッド１３０の中央部でさらに厚さが厚くなるように形成される。
つまり、本実施の形態のフリップチップ実装基板１００では、隣接する接続パッド１３０の間のピッチＰにほぼ等しい粒径の半田粉末１５０を用いて半田プリコート１５１を形成することができるので、従来の方法に比べて充分な量の半田をプリコートすることができるとともに、隣接する接続パッド１３０の間が半田によって短絡しないようにすることができる。
尚、上記では接続パッドの形状が正三角形である場合について記載したが、本発明の接続パッドの形状は図６に示す平面図のように、他の形状であっても良い。例えば図６（ａ）に示す接続パッド１３２のように正五角形形状であっても良いし、（ｂ）に示す接続パッド１３３のように正六角形形状であってもよい。また（ｃ）に示す接続パッド１３４のように長方形形状の隣り合う一組の頂点がそれぞれ直線状に切断されたような形状を持つ変則六角形形状であってもよい。さらには（ｄ）に示す接続パッド１３５のように円形状であっても良い。
また、隣接する接続パッドの間のピッチＰ及び導体パターン１２０ａと導体パターン１２０ｂとの間隔である開口幅Ｒについても適宜設定することができる。
また、上記の実施の形態では、接続パッドが導体パターン１２０などに沿って配置されている場合について記載したが、複数の接続パッドが並んで形成する接続パッド列が略平行に配置していれば良い。この場合、導体パターンは半田プリコートを行う場合に複数の接続パッド、及び導体パターンなどの間で半田による短絡が生じない場所に形成されていることが好ましい。例えば、図７（ａ）に示す平面図のように、対向する接続パッド列の外側に導体パターンが形成されていても良いし、図７（ｂ）に示す平面図のように、回路基板の内部から伸びる貫通電極１２２などで電気的に接続されていてもよい。
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能である。
以上のように、本発明では、フリップチップ接続に用いられる接続パッドが対向する導体パターンにそれぞれ対向するように形成されているとともに、上記の対向する接続パッドが互い違いに（千鳥掛形状に）形成されている。そのため、従来の方法に比べて充分な量の半田を接続パッドにプリコートすることができるとともに、隣接する接続パッドの間が半田によって短絡しないようにすることができる。即ち、複数の隣接する半田接続部を備える接続部を高密度で形成することができる。
（ａ）は本発明におけるフリップチップ実装基板の実施の一形態を示す平面図であり、（ｂ）は本発明におけるフリップチップ実装基板と半導体チップとがフリップチップ実装されている様子を示す断面図である。 本発明におけるフリップチップ実装基板の実施の一形態を示す平面図であり、図１に示す導体パターンの構造を示す平面図である。 本発明におけるフリップチップ実装基板の実施の一形態を示す平面図であり、図１に示す接続パッド間の距離の求め方を示す平面図である。 本発明におけるフリップチップ実装基板の実施の一形態を示す平面図であり、図１に示す半導体チップを示す平面図である。 （ａ）は、図１（ａ）の接続パッドに半田粉末を設けた場合を示す平面図であり、（ｂ）は半田粉末を溶融し、半田プリコートを形成する場合を示す平面図である。 （ａ）〜（ｄ）は、本発明におけるフリップチップ実装基板の別の実施の一形態を示す平面図である。 （ａ）及び（ｂ）は、本発明におけるフリップチップ実装基板の別の実施の一形態を示す平面図である。 （ａ）及び（ｂ）は、従来の半導体装置を示す断面図である。 （ａ）及び（ｂ）は、従来の半導体装置を示す断面図である。 （ａ）及び（ｂ）は、従来の半導体装置を示す断面図である。 （ａ）は、従来の回路基板を示す平面図であり、（ｂ）は（ａ）の回路基板に半田プリコートを設けた場合を示す平面図である。 （ａ）及び（ｂ）は、従来の回路基板を示す平面図であり、（ｃ）は（ａ）の回路基板に半田プリコートを設けた場合を示す平面図であり、（ｄ）は（ｃ）の半田プリコートが隣接する接続パッド間で接続している様子を示す平面図である。 （ａ）は、従来の回路基板を示す平面図であり、（ｂ）は（ａ）の回路基板に半田プリコートを設けた場合を示す平面図である。
符号の説明
１００，１０１ フリップチップ実装基板（回路基板）
１１０ 基板
１２０，１２０ａ，１２０ｂ 導体パターン（引き出し配線）
１２１ 導体配線（引き出し配線）
１２２ 貫通電極
１３０，１３０ａ，１３０ｂ 接続パッド
１３１，１３２，１３３，１３４，１３５ 接続パッド
１４０ ソルダーレジスト
１５０ 半田粉末
１５１ 半田プリコート（半田層）
２００ 半導体チップ（半導体素子）
２１０ バンプ
２２０ 電極パッド
Ｐ ピッチ
Ｒ 開口幅
Ｓ 距離

Claims (5)

  1. 複数の接続パッドを備え、半導体素子が接続端子として備えるバンプと上記接続パッドとが接続される回路基板であって、
    複数の上記接続パッドが列状に配置されて複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれが上記回路基板の表面に平行に配置されており、
    隣り合う上記接続パッド列上の複数の上記接続パッドが、上記接続パッド列の長手方向においてジグザグ形状に配置されており、
    上記接続パッドの形状が正方形を除く正多角形であることを特徴とする回路基板。
  2. 上記接続パッドの形状が正三角形であることを特徴とする請求項１に記載の回路基板。
  3. さらに回路基板に形成されている配線パターンと上記接続パッドとを電気的に接続する引き出し配線が、ジグザグ形状に配置されている隣り合う上記接続パッド列の外側からそれぞれの上記接続パッドに接続していることを特徴とする請求項１に記載の回路基板。
  4. 上記接続パッドの上に半田層を設けていることを特徴とする請求項１に記載の回路基板。
  5. 複数の接続パッドを備え、半導体素子が接続端子として備えるバンプと上記接続パッドとが接続される回路基板の形成方法であって、
    上記回路基板の表面に、複数の上記接続パッドを列状に配置し、複数の接続パッド列を形成するとともに上記接続パッド列のそれぞれを平行に配置する接続パッド形成工程を備えており、
    上記接続パッド形成工程は、隣り合う上記接続パッド列上の複数の上記接続パッドを上記接続パッド列の長手方向においてジグザグ形状に配置し、
    上記接続パッドの形状を正方形を除く正多角形に形成することを特徴とする回路基板の形成方法。
JP2007094984A 2007-03-30 2007-03-30 回路基板、および回路基板の形成方法 Expired - Fee Related JP4343236B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007094984A JP4343236B2 (ja) 2007-03-30 2007-03-30 回路基板、および回路基板の形成方法
US12/076,894 US7911804B2 (en) 2007-03-30 2008-03-25 Circuit board and method of manufacturing same
CN200810087472XA CN101276800B (zh) 2007-03-30 2008-03-28 电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094984A JP4343236B2 (ja) 2007-03-30 2007-03-30 回路基板、および回路基板の形成方法

Publications (2)

Publication Number Publication Date
JP2008252042A JP2008252042A (ja) 2008-10-16
JP4343236B2 true JP4343236B2 (ja) 2009-10-14

Family

ID=39792308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094984A Expired - Fee Related JP4343236B2 (ja) 2007-03-30 2007-03-30 回路基板、および回路基板の形成方法

Country Status (3)

Country Link
US (1) US7911804B2 (ja)
JP (1) JP4343236B2 (ja)
CN (1) CN101276800B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110205716A1 (en) * 2008-11-19 2011-08-25 Hiroyuki Moriwaki Circuit substrate, display panel and display device
CN102378498A (zh) * 2010-08-12 2012-03-14 富葵精密组件(深圳)有限公司 电路板模组的制作方法
TWI431740B (zh) * 2010-10-21 2014-03-21 E Ink Holdings Inc 電極陣列
JP5769001B2 (ja) * 2011-03-09 2015-08-26 日立化成株式会社 半導体素子搭載用パッケージ基板及び半導体パッケージ
TWI600097B (zh) * 2011-03-09 2017-09-21 Hitachi Chemical Co Ltd Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
JP2013214734A (ja) * 2012-03-08 2013-10-17 Sumitomo Electric Ind Ltd 基板付き多心ケーブルの製造方法
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR102178791B1 (ko) 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
CN104955268A (zh) * 2014-03-26 2015-09-30 鸿富锦精密工业(武汉)有限公司 电路板
WO2022195939A1 (ja) * 2021-03-18 2022-09-22 株式会社村田製作所 電子部品及び電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218751A (ja) 1984-04-12 1985-11-01 Nec Corp 螢光表示管
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH09293957A (ja) 1996-04-24 1997-11-11 Nec Corp 配線基板およびそのはんだ供給方法
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
JP3000975B2 (ja) 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP3429718B2 (ja) 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
US6556454B1 (en) * 2000-10-31 2003-04-29 Agilent Technologies, Inc. High density contact arrangement
JP4088561B2 (ja) 2003-06-17 2008-05-21 新光電気工業株式会社 フリップチップ実装用基板

Also Published As

Publication number Publication date
US20080236882A1 (en) 2008-10-02
CN101276800B (zh) 2011-04-13
US7911804B2 (en) 2011-03-22
CN101276800A (zh) 2008-10-01
JP2008252042A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4343236B2 (ja) 回路基板、および回路基板の形成方法
US8299368B2 (en) Interconnection element for electric circuits
US7884482B2 (en) Flip-chip mounting substrate
US7015590B2 (en) Reinforced solder bump structure and method for forming a reinforced solder bump
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
US8119451B2 (en) Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package
US7568922B2 (en) Printed wiring board having a solder pad and a method for manufacturing the same
JP4916241B2 (ja) 半導体装置及びその製造方法
KR20040064578A (ko) 솔더 범프 구조 및 그 제조 방법
TW200525666A (en) Bump-on-lead flip chip interconnection
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20060186519A1 (en) Semiconductor device and unit equipped with the same
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR20130127919A (ko) 전자 부품의 실장 구조체 및 전자 부품의 실장 구조체의 제조 방법
US8441127B2 (en) Bump-on-trace structures with wide and narrow portions
JP2011142185A (ja) 半導体装置
JP2009064989A (ja) 半導体装置およびその製造方法
JP3639272B2 (ja) 半導体装置、半導体装置の製造方法
JP4887879B2 (ja) 電子部品の実装構造およびその製造方法
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
CN105190879B (zh) 铜柱附连基板
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
KR101048829B1 (ko) 볼록 단부를 가지는 금속 기둥 범프 형성 방법
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees