JPH09293957A - 配線基板およびそのはんだ供給方法 - Google Patents
配線基板およびそのはんだ供給方法Info
- Publication number
- JPH09293957A JPH09293957A JP8102616A JP10261696A JPH09293957A JP H09293957 A JPH09293957 A JP H09293957A JP 8102616 A JP8102616 A JP 8102616A JP 10261696 A JP10261696 A JP 10261696A JP H09293957 A JPH09293957 A JP H09293957A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- wiring board
- electrode pad
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装用配線基板の微細パッド
へのはんだ供給を容易に、かつブリッジを生ずることな
く行なう。 【解決手段】 図４（ａ）は電極パッド１をソルダーマ
スク８でカバーした状態を示す。図４（ｂ）ははんだ溜
バッド３にはんだを供給した状態を示す。はんだの供給
方法は、クリームはんだ法，スーパージャフイット法，
あるいはスーパーソルダー法のいずれでもよい。次に、
図４（ｃ）に示すようにソルダーマスク８を剥離し、リ
フロー処理を行なうことにより、はんだ６が電極パッド
１の方に流れ、図４（ｄ）のようになる。
へのはんだ供給を容易に、かつブリッジを生ずることな
く行なう。 【解決手段】 図４（ａ）は電極パッド１をソルダーマ
スク８でカバーした状態を示す。図４（ｂ）ははんだ溜
バッド３にはんだを供給した状態を示す。はんだの供給
方法は、クリームはんだ法，スーパージャフイット法，
あるいはスーパーソルダー法のいずれでもよい。次に、
図４（ｃ）に示すようにソルダーマスク８を剥離し、リ
フロー処理を行なうことにより、はんだ６が電極パッド
１の方に流れ、図４（ｄ）のようになる。
Description
【０００１】
【発明の属する技術分野】本発明は配線基板およびその
はんだ供給方法、特に、電極パッド間隔の狭いベアチッ
プのフリップチップ実装用の配線基板およびそのはんだ
供給方法に関する。
はんだ供給方法、特に、電極パッド間隔の狭いベアチッ
プのフリップチップ実装用の配線基板およびそのはんだ
供給方法に関する。
【０００２】
【従来の技術】従来の配線基板およびそのはんだ供給方
法について図面を参照して詳細に説明する。
法について図面を参照して詳細に説明する。
【０００３】図５は、従来の一例を示す上面図である。
配線基板に設けられるフリップチップ実装用の電極パッ
ド１は、横一列に配置されその両端をソルダーレジスト
５で覆われている。電極パッド１の配列ピッチは、例え
ば８０，９０，１００，１２０μｍといったように非常
に狭ピッチが要求されている。このような配線基板にの
電極パッド１にはんだブリッジを多発させないで、はん
だを供給するにはクリームはんだ方法やスーパーソルダ
ー方法では困難であり、スーパージャフイット方法が提
案された。これは電極パッドに粘着層を形成し、そこに
はんだボールを付着させる工法である。（例えば、特開
平６−２０４６５３号公報，特開平４−７２１９０号公
報等参照）
配線基板に設けられるフリップチップ実装用の電極パッ
ド１は、横一列に配置されその両端をソルダーレジスト
５で覆われている。電極パッド１の配列ピッチは、例え
ば８０，９０，１００，１２０μｍといったように非常
に狭ピッチが要求されている。このような配線基板にの
電極パッド１にはんだブリッジを多発させないで、はん
だを供給するにはクリームはんだ方法やスーパーソルダ
ー方法では困難であり、スーパージャフイット方法が提
案された。これは電極パッドに粘着層を形成し、そこに
はんだボールを付着させる工法である。（例えば、特開
平６−２０４６５３号公報，特開平４−７２１９０号公
報等参照）
【発明が解決しようとする課題】上述した従来の配線基
板およびそのはんだ供給方法は、１２０μｍまでは対応
可能であるが、それ以上狭ピッチになりパッド幅が３５
〜４０μｍとなった場合、はんだボールの付着が安定せ
ず、はんだ未着やブリッジが発生するというという欠点
があった。
板およびそのはんだ供給方法は、１２０μｍまでは対応
可能であるが、それ以上狭ピッチになりパッド幅が３５
〜４０μｍとなった場合、はんだボールの付着が安定せ
ず、はんだ未着やブリッジが発生するというという欠点
があった。
【０００４】
【課題を解決するための手段】第１の発明の配線基板
は、電極パッドから交互に相反する方向に引き出し回路
を形成し、前記引き出し回路の終端に前記電極パッドよ
りも大きいはんだ溜パッドを設ける。
は、電極パッドから交互に相反する方向に引き出し回路
を形成し、前記引き出し回路の終端に前記電極パッドよ
りも大きいはんだ溜パッドを設ける。
【０００５】第２の発明の配線基板は、第１の発明にお
いて、前記はんだ溜パッドがビアホールである。
いて、前記はんだ溜パッドがビアホールである。
【０００６】第３の発明の配線基板は、第１の発明にお
いて、前記はんだ溜パッドがそれぞれ千鳥に配置され
る。
いて、前記はんだ溜パッドがそれぞれ千鳥に配置され
る。
【０００７】第４の発明の配線基板へのはんだ供給方法
は、電極パッドをマスクする工程と、はんだ溜パッドに
はんだを供給する工程と、前記マスクを剥離する工程
と、前記供給されたはんだをリフローする工程とを含ん
で構成される。
は、電極パッドをマスクする工程と、はんだ溜パッドに
はんだを供給する工程と、前記マスクを剥離する工程
と、前記供給されたはんだをリフローする工程とを含ん
で構成される。
【０００８】第５の発明の配線基板へのはんだ供給方法
は、第４の発明において、スーパージャフイット法によ
りはんだ溜パッドにはんだを供給する。
は、第４の発明において、スーパージャフイット法によ
りはんだ溜パッドにはんだを供給する。
【０００９】第６の発明の配線基板へのはんだ供給方法
は、第４の発明において、スーパーソルダー法によりは
んだ溜パッドにはんだを供給する。
は、第４の発明において、スーパーソルダー法によりは
んだ溜パッドにはんだを供給する。
【００１０】第７の発明の配線基板へのはんだ供給方法
は、第４の発明において、クリームはんだ法によりはん
だ溜パッドにはんだを供給する。
は、第４の発明において、クリームはんだ法によりはん
だ溜パッドにはんだを供給する。
【００１１】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１２】図１（ａ），（ｂ）は本発明の第１の実施
形態を示す上面図である。図１（ａ），（ｂ）に示す配
線基板は、配線基板の電極パッド１から交互に相反する
方向に引き出し回路２を形成し、引き出し回路２の終端
に矩形のはんだ溜パッド３ａ，あるいは、円形のはんだ
溜パッド３ｂを設けてある。
形態を示す上面図である。図１（ａ），（ｂ）に示す配
線基板は、配線基板の電極パッド１から交互に相反する
方向に引き出し回路２を形成し、引き出し回路２の終端
に矩形のはんだ溜パッド３ａ，あるいは、円形のはんだ
溜パッド３ｂを設けてある。
【００１３】図４（ａ）〜（ｄ）は、本発明の一使用例
を示す側面図である。図４（ａ）は電極パッド１をソル
ダーマスク８でカバーした状態を示す。図４（ｂ）はは
んだ溜バッド３にはんだ６を供給した状態を示す。はん
だ６の供給方法は、クリームはんだ法，スーパージャフ
イット法，あるいはスーパーソルダー法のいずれでもよ
い。次に、図４（ｃ）に示すようにソルダーマスク８を
剥離し、リフロー処理を行なうことにより、はんだ６が
電極パッド１の方に流動し、図４（ｄ）のようになる。
すなわち、本発明のはんだ供給方法は、微細な電極パッ
ドに直接はんだを供給するのではなく、一旦はんだ溜パ
ッドのパッドピッチの荒い部分にはんだ６を供給し、そ
こからはんだを流動させ引き出し回路パターンを経由し
て所望の電極パッドに移すようにすることにより、充分
な量のはんだをブリッジの恐れなく与えることができ
る。
を示す側面図である。図４（ａ）は電極パッド１をソル
ダーマスク８でカバーした状態を示す。図４（ｂ）はは
んだ溜バッド３にはんだ６を供給した状態を示す。はん
だ６の供給方法は、クリームはんだ法，スーパージャフ
イット法，あるいはスーパーソルダー法のいずれでもよ
い。次に、図４（ｃ）に示すようにソルダーマスク８を
剥離し、リフロー処理を行なうことにより、はんだ６が
電極パッド１の方に流動し、図４（ｄ）のようになる。
すなわち、本発明のはんだ供給方法は、微細な電極パッ
ドに直接はんだを供給するのではなく、一旦はんだ溜パ
ッドのパッドピッチの荒い部分にはんだ６を供給し、そ
こからはんだを流動させ引き出し回路パターンを経由し
て所望の電極パッドに移すようにすることにより、充分
な量のはんだをブリッジの恐れなく与えることができ
る。
【００１４】図２は本発明の第２の実施形態を示す上面
図である。これははんだ溜パッドとしてビアホール４を
利用するものであり、より多くのはんだを蓄積すること
ができる。
図である。これははんだ溜パッドとしてビアホール４を
利用するものであり、より多くのはんだを蓄積すること
ができる。
【００１５】図３は本発明の第３の実施形態を示す上面
図である。これは、はんだ溜パッド３ｃ，３ｄを千鳥配
置にすることにより、はんだ溜の面積をより大きくでき
るので、外部よりの初期はんだ供給が容易にできる。
図である。これは、はんだ溜パッド３ｃ，３ｄを千鳥配
置にすることにより、はんだ溜の面積をより大きくでき
るので、外部よりの初期はんだ供給が容易にできる。
【００１６】
【発明の効果】本発明の配線基板およびそのはんだ供給
方法は、はんだ溜パッドを追加し、一旦はんだ溜パッド
にはんだを供給してから、このはんだを電極パッドの方
に流動させることにより、微細パターンにブリッジの恐
れなくはんだをつけることができるという効果がある。
方法は、はんだ溜パッドを追加し、一旦はんだ溜パッド
にはんだを供給してから、このはんだを電極パッドの方
に流動させることにより、微細パターンにブリッジの恐
れなくはんだをつけることができるという効果がある。
【図１】本発明の第１の実施形態を示す上面図である。
【図２】本発明の第２の実施形態を示す上面図である。
【図３】本発明の第３の実施形態を示す上面図である。
【図４】（ａ）〜（ｄ）は、本発明の一使用例を示す側
面図である。
面図である。
【図５】従来の一例を示す上面図である。
１ 電極パッド ２ 引き出し回路 ３ はんだ溜パッド ６ はんだ ７ 基板 ８ ソルダーマスク
Claims (7)
- 【請求項１】 電極パッドから交互に相反する方向に引
き出し回路を形成し、前記引き出し回路の終端に前記電
極パッドよりも大きいはんだ溜パッドを設けたことを特
徴とする配線基板。 - 【請求項２】 前記はんだ溜パッドがビアホールである
請求項１記載の配線基板。 - 【請求項３】 前記はんだ溜パッドがそれぞれ千鳥に配
置された請求項１記載の配線基板。 - 【請求項４】 電極パッドをマスクする工程と、はんだ
溜パッドにはんだを供給する工程と、前記マスクを剥離
する工程と、前記供給されたはんだをリフローする工程
とを含むことを特徴とする配線基板へのはんだ供給方
法。 - 【請求項５】 スーパージャフイット法によりはんだ溜
パッドにはんだを供給する請求項４記載の配線基板への
はんだ供給方法。 - 【請求項６】 スーパーソルダー法によりはんだ溜パッ
ドにはんだを供給する請求項４記載の配線基板へのはん
だ供給方法。 - 【請求項７】 クリームはんだ法によりはんだ溜パッド
にはんだを供給する請求項４記載の配線基板へのはんだ
供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102616A JPH09293957A (ja) | 1996-04-24 | 1996-04-24 | 配線基板およびそのはんだ供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8102616A JPH09293957A (ja) | 1996-04-24 | 1996-04-24 | 配線基板およびそのはんだ供給方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293957A true JPH09293957A (ja) | 1997-11-11 |
Family
ID=14332188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8102616A Pending JPH09293957A (ja) | 1996-04-24 | 1996-04-24 | 配線基板およびそのはんだ供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293957A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277438A (ja) * | 2007-04-26 | 2008-11-13 | Ricoh Microelectronics Co Ltd | 電子部品、基板、並びに、電子部品及び基板の製造方法 |
| JP2009194035A (ja) * | 2008-02-12 | 2009-08-27 | Ricoh Microelectronics Co Ltd | 配線基板、電子回路基板、配線基板製造方法及び電子回路基板製造方法 |
| JP2010232615A (ja) * | 2009-03-30 | 2010-10-14 | Fujitsu Ltd | 半導体装置とその製造方法、及び回路基板シート |
| US7911804B2 (en) | 2007-03-30 | 2011-03-22 | Sharp Kabushiki Kaisha | Circuit board and method of manufacturing same |
| US20160178668A1 (en) * | 2014-12-23 | 2016-06-23 | Samsung Electro-Mechanics Co., Ltd | Probe card |
| US9466590B1 (en) * | 2015-11-13 | 2016-10-11 | International Business Machines Corporation | Optimized solder pads for microelectronic components |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110236A (ja) * | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | 電子回路基板 |
| JPH0670277B2 (ja) * | 1984-06-14 | 1994-09-07 | ザ・ダウ・ケミカル・カンパニー | ポリクロロピコリネートアニオンの電解還元用エキスパンデッドメタル銀電極 |
-
1996
- 1996-04-24 JP JP8102616A patent/JPH09293957A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0670277B2 (ja) * | 1984-06-14 | 1994-09-07 | ザ・ダウ・ケミカル・カンパニー | ポリクロロピコリネートアニオンの電解還元用エキスパンデッドメタル銀電極 |
| JPH05110236A (ja) * | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | 電子回路基板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911804B2 (en) | 2007-03-30 | 2011-03-22 | Sharp Kabushiki Kaisha | Circuit board and method of manufacturing same |
| JP2008277438A (ja) * | 2007-04-26 | 2008-11-13 | Ricoh Microelectronics Co Ltd | 電子部品、基板、並びに、電子部品及び基板の製造方法 |
| JP2009194035A (ja) * | 2008-02-12 | 2009-08-27 | Ricoh Microelectronics Co Ltd | 配線基板、電子回路基板、配線基板製造方法及び電子回路基板製造方法 |
| JP2010232615A (ja) * | 2009-03-30 | 2010-10-14 | Fujitsu Ltd | 半導体装置とその製造方法、及び回路基板シート |
| US20160178668A1 (en) * | 2014-12-23 | 2016-06-23 | Samsung Electro-Mechanics Co., Ltd | Probe card |
| US10119994B2 (en) * | 2014-12-23 | 2018-11-06 | Semcns Co., Ltd. | Probe card having lead part for removing excessive solder |
| US9466590B1 (en) * | 2015-11-13 | 2016-10-11 | International Business Machines Corporation | Optimized solder pads for microelectronic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003086739A (ja) | 半導体装置およびその製造方法 | |
| SG133406A1 (en) | Substrates including innovative solder ball pad structure | |
| JP2003298220A (ja) | 回路基板および電子機器、およびそれらの製造方法 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| US6546622B2 (en) | Printed-wiring substrate and method for fabricating the same | |
| JPH09293957A (ja) | 配線基板およびそのはんだ供給方法 | |
| KR100764668B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| JP2004288820A (ja) | 電子回路モジュールおよびその製造方法 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| KR20040022178A (ko) | 땜납 정지 구조물화하는 방법 | |
| TWI322491B (en) | Bumping process | |
| JP2000150557A (ja) | 半導体装置およびその製造方法 | |
| JP2005268346A (ja) | 半導体パッケージ基板とその製造方法 | |
| JP2003258147A (ja) | 配線基板及びその製造方法、電子部品並びに電子機器 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JPH0982759A (ja) | 突起電極を有する基板の接続方法 | |
| JP2006108182A (ja) | 半導体装置およびその実装体およびその製造方法 | |
| JP2004200187A (ja) | プリント配線板 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JP2005259844A (ja) | 半導体パッケージ基板 | |
| JPH0526784Y2 (ja) | ||
| JPH03132092A (ja) | 印刷配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990216 |