TWI431740B - 電極陣列 - Google Patents

電極陣列 Download PDF

Info

Publication number
TWI431740B
TWI431740B TW099135985A TW99135985A TWI431740B TW I431740 B TWI431740 B TW I431740B TW 099135985 A TW099135985 A TW 099135985A TW 99135985 A TW99135985 A TW 99135985A TW I431740 B TWI431740 B TW I431740B
Authority
TW
Taiwan
Prior art keywords
substrate
electrodes
electrode
electrode array
width
Prior art date
Application number
TW099135985A
Other languages
English (en)
Other versions
TW201218331A (en
Inventor
Jen Shiun Huang
Chi Ming Wu
Heng Hao Chang
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW099135985A priority Critical patent/TWI431740B/zh
Priority to US13/105,228 priority patent/US20120097432A1/en
Publication of TW201218331A publication Critical patent/TW201218331A/zh
Application granted granted Critical
Publication of TWI431740B publication Critical patent/TWI431740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

電極陣列
本發明係指一種電極陣列，尤指一種由變寬度或者不等長度的多個電極所構成的電極陣列。
通常顯示器與外部電路之間，會使用搭接墊作為接口區中的接口電極，藉由將顯示器的搭接墊與外部電路的搭接墊結合在一起，就可以將顯示器與外部線路電連接。
但隨著電子技術的快速發展，各種顯示器之解析度、反應速度都不斷的提升加強，因此需要傳輸與接收的訊號量將隨之增加，但顯示器的整體尺寸卻無法增加，甚至在顯示器厚度的部份反而需要越做越小。
故為了在有限的空間上，傳輸與接收大量的訊號，配設在顯示器與外部線路間的接口區之中，用來傳導訊號的搭接墊或稱銲墊(bonding pad)，其數量將越來越多且相鄰搭接墊之間的間距或謂腳距(pitch)也將隨之縮小，俾在有限空間中排列並設置更多搭接墊，以處理越來越大量的訊號，但也導致搭接墊的有效結合區域(boning are)縮小。
請先參閱第一圖(A)，其揭示習知技術中顯示器的搭接墊之示意圖。第一圖(A)中的顯示器200包括位於週邊電路區201與顯示區202，多個搭接墊203是設置在週邊電路區201的接合區204之內，搭接墊203是製作在覆晶玻璃(Chip On Glass，COG)205上，習知技術中的搭接墊203呈現出規則的長條形並具有寬度206，每一搭接墊203之間具有間距207，但如前述理由，搭接墊203本身的寬度206會越來越窄，且間距207的尺寸也將越做越小。
請先參閱第一圖(B)，其揭示習知技術中外部電路的搭接墊之示意圖。第一圖(B)中的外部電路300包括搭接墊303、晶粒軟膜(Chip On Film，COF)305與製作在軟膜上的晶粒308，搭接墊303是製作在COF 305上並位於接合區304內，習知技術中的搭接墊303呈現出規則的長條形並具有寬度306，每一搭接墊303之間具有間距307，搭接墊303的設置位置、寬度306與間距307，皆與顯示器200接合區204內的搭接墊203相互對應，則搭接墊203與搭接墊303在接合之後，即可互相交換訊號。
請參閱第一圖(C)，其揭示習知技術中顯示器與外部線路間的接合之示意圖。第一圖(C)揭示了一個反射式顯示器的部份結構100，經由使用導電異方膠(ACF)，將顯示器200接合區204內的搭接墊(未視於圖中)與外部電路300接合區304內的搭接墊303對準(align)後黏合在一起，就可以將顯示器200與外部線路300電連接在一起，則顯示器200與外部電路300之間就可進行訊號溝通、交換。
請參閱第一圖(D)，其揭示第一圖(C)中A-A’剖面的示意圖。第一圖(D)中包括了形成在COG 205上的搭接墊203與形成在COF 305上的搭接墊303，通常會在COG 205上的搭接墊203再形成一層ITO金屬層208，增加搭接墊203的接合面積，搭接墊303與搭接墊203之間透過ACF 400黏合在一起。
觀察習知技術中的搭接墊，在設計上都是採用均勻的長條狀且以平行方式排列，由此可知，當顯示器與外部線路接合時，由於搭接墊尺寸的縮小，產生對位偏差(alignment deviation)的機會將隨之增加，對位偏差將導致短路(short circuit)，且這種對位偏差也會進一步導致原本就已經很小的結合區域變得更小，當使用ACF將顯示器與外部線路此彼間的搭接墊電連接在一起時，也會使得每個搭接點內的導電異方粒子不足，而導致電性傳導不佳的可能。
而造成對位偏差的非人為因素主要有兩個：(1)ACF之樹脂膠體受熱膨脹；與(2)不同機台之對位偏差。因素(1)可經由在黏合前先估算其可能產生的膨脹體積，而預留縮短長度來避免，但因素(2)就難以在事前預期。
由於機台本身都有一些先天上的可容忍誤差，只是隨著搭接墊數目不斷的增加與尺寸上的縮小，將超過這些可容忍誤差的容忍範圍，導致可容忍誤差的失效。在機台之可容忍誤差無法變動的情況下，有必要對搭接墊進行某種改良，俾利解決前述困擾。
職是之故，申請人鑑於習知技術中所產生之缺失，經過悉心試驗與研究，並一本鍥而不捨之精神，終構思出本案「電極陣列」，能夠克服上述缺點，以下為本案之簡要說明。
本發明提出將設置在顯示器與外部電路上的接口電極形式設計為不均勻寬度，並將多個接口電極交錯排列形成品字形或者Z字形，藉此可在間距(pitch)不變或者整體接口區大小不變的條件下，擴增接口電極之有效連接部的大小，從而減少對位偏差以避免短路，或者也可以在固定間距的條件下，容納更多接口電極，或者在接口電極數量固定下，反而可以縮小間距，產生微間距(fine pitch)的效果。
因此根據本發明的第一構想，提出一種電極陣列，其包括一基底；以及複數電極，每一電極的一第一部之寬度不同於一第二部之寬度，且該等第一部與該等第二部係以互補方式排列並配置於該基底上。
較佳地，該第一部為一連接部與該第二部為一傳導部。
較佳地，該互補方式為該等連接部在該基底上呈現出交錯、Z字形或者品字形之構形(configuration)。
較佳地，該基底為一硬式基板或者一軟式基板，該硬式基板為一玻璃基板，該軟式基板為一可撓式印刷電路(FPC)基板或者一撓性基板。
較佳地，該電極為一銦錫氧化物(ITO)電極。
較佳地，所述之電極陣列係分別配置於一訊號傳輸端以及一訊號接收端以作為搭接墊(bonding pad)陣列，或者分別配置於一第一電子元件與一第二電子元件，俾該第一電子元件與該第二電子元件之間進行訊號交換。
較佳地，該訊號傳輸端以及該訊號接收端之間係透過一導電異方膠(ACF)而彼此電性連接。
因此根據本發明的第二構想，提出一種電極陣列，其包括一基底；以及複數電極，該等電極依長度而區分為一第一集合與一第二集合，屬於該第一集合之該等電極之長度不同於屬於該第二集合之該等電極之長度。
因此根據本發明的第三構想，提出一種電極陣列製作方法，其包括提供一基底；以及形成複數電極於該基底上，該等電極中之每一電極具有一連接部與一傳導部且該連接部之寬度不同於該傳導部之寬度。
較佳地，所述之電極製作方法更包括在該等電極上形成一絕緣層；去除對應於該等連接部的該絕緣層以露出該等連接部並形成複數開口；以及在該等開口上形成一導電層。
較佳地，該絕緣層之材質為一聚乙烯醇(PV)。
因此根據本發明的第四構想，提出一種電極陣列製作方法，其包括提供一基底；以及形成複數電極於該基底上，該等電極依長度而區分為一第一集合與一第二集合，屬於該第一集合之該等電極之長度不同於屬於該第二集合之該等電極之長度。
本案將可由以下的實施例說明而得到充分瞭解，使得熟習本技藝之人士可以據以完成之，然本案之實施並非可由下列實施案例而被限制其實施型態；亦即，本發明的範圍不受已提出之實施例的限制，而應以本發明提出之申請專利範圍為準。
茲以顯示器之搭接墊與外部電路之搭接墊相互接合，俾進行訊號交換與溝通之狀況為例描述本發明，但值得注意的是，本發明非僅限於應用於顯示器與外部電路間之接合，需要訊號交換與溝通之兩個電子元件或電子裝置之間，皆可為本發明之應用對象。
請參閱第二圖，係為本發明之第一實施例之示意圖。第二圖中揭示了設置在顯示器500的搭接區501內的電極陣列包括了多個電極502，每一電極502具有連接部503與傳導部504，且連接部503之寬度505大於傳導部504之寬度506。這種電極的形狀，較佳可稱為互補、交錯、Z字形或者品字形，特別是第二圖內顯示的電極502，是以緊密排列的互補或者交錯形式設置在搭接區501內。
當在兩個電子元件或電子裝置上的搭接區內，皆配設前述變寬度電極所組成的電極陣列作為搭接墊或者接口電極後，則由於連接部具有較大的寬度，因此可在間距(pitch)不變或者整體接口區大小不變的狀況下，擴增接口電極之有效連接部的大小，從而減少對位偏差，或者也可以看到在相同的長度範圍內，即固定間距的狀況下，本發明可容納更多的電極，或者在接口電極數量固定的狀況下，反而可縮小間距，產生微間距(fine pitch)的效果。
以上的電極502可以配設/製作/形成/設置在各種撓性印刷電路(FPC)、晶粒軟膜接合(Chip On Film，COF)、覆晶玻璃(Chip On Glass，COG)或者TAB之上。
茲繼續說明製作前述電極陣列與電極的方法，請參閱第三圖(A)。首先提供一個基底601，這個基底601較佳為硬式基板或者軟式基板，硬式基板較佳為玻璃基板，軟式基板較佳為可撓式印刷電路(FPC)基板或者撓性基板，基底較佳還可為晶粒軟膜接合(Chip On Film，COF)、覆晶玻璃(Chip On Glass，COG)或者TAB。
然後在基底601上，利用濺鍍(sputter)等各種習用技術，形成一層第一導電層602，然後利用乾濕蝕刻等各種習用技術，將導電層602圖案化為前述由變寬度電極所組成的電極陣列，然後在整個基底601和導電層602上形成一層絕緣層603，這層絕緣層會將已形成的電極陣列覆蓋住。
請繼續參閱第三圖(B)，去除連接部503上方的絕緣層603以露出連接部503並形成多個開口604，然後請參閱第三圖(C)，接著在開口604上方周圍，再形成一層第二導電層605作為搭接墊。前述的導電層602與605之材料較佳為銦錫氧化物(ITO)，絕緣層603的材料較佳為聚乙烯醇(PV)。
請參閱第四圖，係為本發明之一種製作電極陣列方法之流程圖。茲歸納前述步驟如下：步驟701：提供一基底；步驟702：在基底上形成第一導電層；步驟703：將第一導電層圖案化為多個變寬度電極，每一電極具有第一部與第二部，第一部之寬度不同於第二部之寬度；步驟704：在基底和第一導電層上形成一層絕緣層；步驟705：去除第一部上方的絕緣層以露出第一部俾形成多個開口；步驟706：在開口上方周圍形成第二層導電層。
請參閱第五圖，由實施以上電極陣列製作方法，所製作出來的電極陣列，最終所形成的搭接墊構形(configuration)示意圖，以電極陣列製作在顯示器為例，俯視來看，顯示器800搭接區801內的多個電極802，只有其連接部803的部份是顯露出來作為搭接墊804，搭接區801內的搭接墊804，露出呈現互補、交錯、Z字形或者品字形排列，其餘所見皆為絕緣層810。
分別在兩個電子元件或電子裝置上之搭接區內，依前述方法，製作多個前述變寬度電極，俾利兩電子元件間之訊號交換與溝通。茲以顯示器與外部電路為例作為兩電子元件，同時依據前述揭露之原理，將本發明變化如下。
接續第二圖之第一實施例，請參閱第六圖(A)，其係為本發明之第二實施例之示意圖。本發明之電極502，也可以採用較疏鬆排列方式設置在搭接區501內，不用像第二圖所示的那麼緊密排列，這時多個電極502，可依長度而區分為第一集合511與第二集合512，屬於第一集合511之電極之長度不同於屬於第二集合512之電極之長度。在這種狀況下，另一電子元件，其搭接區內的電極，可以採用習用的條狀電極即可。
但值得注意的是，當電極502各自具有不同的長度後，每一電極502的形式也可以皆為固定寬度即長條狀，或者仍然以變寬度電極的方式呈現，如第六圖(B)所揭示的第三實施例，第六圖(B)的電極502可區分為第一集合511與第二集合512。
請參閱第七圖。第七圖中的顯示器500之搭接區具有依前述第一實施例到第三實施例與電極陣列製作方法所製作的多個電極602與502，在電極602與502的連接部503處對應形成搭接墊804，電極602與502較佳為固定寬度但變長度的電極或者變寬度電極，並構成了一個電極陣列(圖中僅顯示單一電極，未顯示電極陣列)，第七圖中的外部電路300之搭接區具有習知的條狀電極303，當然也可以是依前述第一實施例到第三實施例與電極陣列製作方法所製作的多個電極(未視於圖中)，顯示器500上的電極602、502與503及其電極陣列經由導電膠900而與外部電路300的電極303及其電極陣列電連接。
值得注意的是，兩電子元件或者電子裝置中，只要其中一個元件或者裝置，在其搭接區中設置有依本發明第一實施例到第三實施例與電極陣列製作方法所製作的多個電極，即可達成在間距(pitch)不變或者整體接口區大小不變的狀況下，擴增接口電極之有效連接部的大小，從而減少對位偏差以避免短路，或者也可以看到在相同的長度範圍內，即固定間距的狀況下，本發明可容納更多的電極，或者在接口電極數量固定的狀況下，反而可縮小間距，產生微間距(fine pitch)的效果。
本發明之電極陣列，可以直接製作在COF、TAB或FPC上，最後搭接區內的搭接墊或者焊墊會成互補、交錯、Z字形或者品字形。
實施例
1.　一種電極陣列，其包括：一基底；以及複數電極，每一電極的一第一部之寬度不同於一第二部之寬度，且該等第一部與該等第二部係以互補方式排列並配置於該基底上。
2.　如第1實施例所述之電極陣列，其中該第一部為一連接部與該第二部為一傳導部。
3.　如第2實施例所述之電極陣列，其中該互補方式為該等連接部在該基底上呈現出交錯、Z字形或者品字形之構形(configuration)。
4.　如第1實施例所述之電極陣列，其中該基底為一硬式基板或者一軟式基板，該硬式基板為一玻璃基板，該軟式基板為一可撓式印刷電路(FPC)基板或者一撓性基板。
5.　如第1實施例所述之電極陣列，其中該電極為一銦錫氧化物(ITO)電極。
6.　如第1實施例所述之電極陣列係分別配置於一訊號傳輸端以及一訊號接收端以作為搭接墊(bonding pad)陣列，或者分別配置於一第一電子元件與一第二電子元件，俾該第一電子元件與該第二電子元件之間進行訊號交換。
7.　如第6實施例所述之電極陣列，其中該訊號傳輸端以及該訊號接收端之間係透過一導電異方膠(ACF)而彼此電性連接。
8.　一種電極陣列，其包括：一基底；以及複數電極，該等電極依長度而區分為一第一集合與一第二集合，屬於該第一集合之該等電極之長度不同於屬於該第二集合之該等電極之長度。
9.　一種電極陣列製作方法，其包括：提供一基底；以及形成複數電極於該基底上，該等電極中之每一電極具有一連接部與一傳導部且該連接部之寬度不同於該傳導部之寬度。
10.　如第9實施例所述之電極製作方法，更包括：在該等電極上形成一絕緣層；去除對應於該等連接部的該絕緣層以露出該等連接部並形成複數開口；以及在該等開口上形成一導電層。
11.　如第10實施例所述之電極製作方法，其中該絕緣層之材質為一聚乙烯醇(PV)。
12.　一種電極陣列製作方法，其包括：提供一基底；以及形成複數電極於該基底上，該等電極依長度而區分為一第一集合與一第二集合，屬於該第一集合之該等電極之長度不同於屬於該第二集合之該等電極之長度。
以上所述者，僅為本發明之較佳實施例，當不能以之限定本發明，本發明的保護範圍當視後附之申請專利範圍及其均等領域而定，即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內。
200．．．顯示器
201．．．週邊電路區
202．．．顯示區
203．．．搭接墊
204．．．接合區
205．．．覆晶玻璃
206．．．寬度
207．．．間距
300．．．外部電路
303．．．搭接墊
305．．．晶粒軟膜
308．．．晶粒
304．．．接合區
306．．．寬度
307．．．間距
208．．．ITO金屬層
100．．．反射式顯示器的部份結構
400．．．ACF
500．．．顯示器
501．．．搭接墊
502．．．電極
503．．．連接部
504．．．傳導部
506．．．寬度
505．．．寬度
601．．．基底
602．．．第一導電層
603．．．絕緣層
604．．．開口
605．．．第二導電層
701．．．提供一基底
702．．．在基底上形成第一導電層
703．．．將第一導電層圖案化為多個變寬度電極
704．．．在基底和第一導電層上形成一層絕緣層
705．．．去除第一部上方的絕緣層以露出第一部俾形成多個開口
706．．．在開口上方周圍形成第二層導電層
800．．．顯示器
801．．．搭接區
802．．．電極
803．．．連接部
804．．．搭接墊
810．．．絕緣層
511．．．第一集合
512．．．第二集合
第一圖(A)　係揭示習知技術中顯示器的搭接墊之示意圖；
第一圖(B)　係揭示習知技術中外部電路的搭接墊之示意圖；
第一圖(C)　係揭示習知技術中顯示器與外部線路間的接合之示意圖；
第一圖(D)　係揭示第一圖(C)中A-A’剖面的示意圖；
第二圖　係為本發明之第一實施例之示意圖；
第三圖(A)　係為本發明之電極在製作過程之過渡示意圖；
第三圖(B)　係為本發明之電極在製作過程之過渡示意圖；
第三圖(C)　係為本發明之電極在製作過程之過渡示意圖；
第四圖　係為本發明之一種製作電極陣列方法之流程圖；
第五圖　係為由本發明之電極陣列所形成的搭接墊之構形示意圖；
第六圖(A)　係為本發明之第二實施例之示意圖；
第六圖(B)　係為本發明之第三實施例之示意圖；以及
第七圖　係為由本發明之電極所形成之搭接墊在接合狀態之示意圖。
800．．．顯示器
801．．．搭接區
802．．．電極
803．．．連接部
804．．．搭接墊
810．．．絕緣層

Claims (9)

  1. 一種電極陣列，其包括：一基底；以及複數電極，每一電極的一第一部之寬度不同於一第二部之寬度，且該等第一部與該等第二部係以互補方式排列並配置於該基底上。
  2. 如申請專利範圍第1項所述之電極陣列，其中該基底為一硬式基板或者一軟式基板，該硬式基板為一玻璃基板，該軟式基板為一可撓式印刷電路(FPC)基板或者一撓性基板，該電極為一銦錫氧化物(ITO)電極，該第一部為一連接部與該第二部為一傳導部。
  3. 如申請專利範圍第2項所述之電極陣列，其中該互補方式為該等連接部在該基底上呈現出交錯、Z字形或者品字形之構形(configuration)。
  4. 如申請專利範圍第1項所述之電極陣列係分別配置於一訊號傳輸端以及一訊號接收端以作為搭接墊(bonding pad)陣列，或者分別配置於一第一電子元件與一第二電子元件，俾該第一電子元件與該第二電子元件之間進行訊號交換。
  5. 如申請專利範圍第4項所述之電極陣列，其中該訊號傳輸端以及該訊號接收端之間係透過一導電異方膠(ACF)而彼此電性連接。
  6. 一種電極陣列製作方法，其包括：提供一基底；以及形成複數電極於該基底上，該等電極中之每一電極具有一連接部與一傳導部且該連接部之寬度不同於該傳導部之寬度，且該連接部與該傳導部係以互補方式排列並配置於該基底上。
  7. 如申請專利範圍第6項所述之電極製作方法，更包括： 在該等電極上形成一絕緣層；去除對應於該等連接部的該絕緣層以露出該等連接部並形成複數開口；以及在該等開口上形成一導電層。
  8. 如申請專利範圍第7項所述之電極製作方法，其中該絕緣層之材質為一聚乙烯醇(PV)。
  9. 一種電極陣列製作方法，其包括：提供一基底；以及形成複數電極於該基底上，該等電極依長度而區分為一第一集合與一第二集合，屬於該第一集合之該等電極之長度不同於屬於該第二集合之該等電極之長度，且該第一集合與該第二集合以互補方式排列並配置於該基底上。
TW099135985A 2010-10-21 2010-10-21 電極陣列 TWI431740B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099135985A TWI431740B (zh) 2010-10-21 2010-10-21 電極陣列
US13/105,228 US20120097432A1 (en) 2010-10-21 2011-05-11 Electrode array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099135985A TWI431740B (zh) 2010-10-21 2010-10-21 電極陣列

Publications (2)

Publication Number Publication Date
TW201218331A TW201218331A (en) 2012-05-01
TWI431740B true TWI431740B (zh) 2014-03-21

Family

ID=45972003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135985A TWI431740B (zh) 2010-10-21 2010-10-21 電極陣列

Country Status (2)

Country Link
US (1) US20120097432A1 (zh)
TW (1) TWI431740B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735455B (zh) 2015-08-10 2021-08-11 南韓商東友精細化工有限公司 電極連接單元及包括其的電裝置
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624661A (en) * 1969-05-14 1971-11-30 Honeywell Inc Electrographic printing system with plural staggered electrode rows
DE3739381A1 (de) * 1987-11-19 1989-06-01 Standard Elektrik Lorenz Ag Elektrodenstruktur fuer eine elektrooptische faksimile-schreibeinrichtung und verfahren zu ihrer ansteuerung
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
JPH06334236A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 積層型圧電・電歪アクチュエータの製造方法
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
EP0910929A2 (en) * 1997-04-16 1999-04-28 AIK Electronics Austria GmbH Electroluminescent element and method of manufacturing same
JP3429718B2 (ja) * 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
JP2005244035A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の実装方法、並びに半導体装置
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
KR100737590B1 (ko) * 2005-05-30 2007-07-10 엘지전자 주식회사 테이프 캐리어 패키지용 탭 테이프
TWI296857B (en) * 2005-08-19 2008-05-11 Chipmos Technologies Inc Flexible substrate for package
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing
JP4343236B2 (ja) * 2007-03-30 2009-10-14 シャープ株式会社 回路基板、および回路基板の形成方法

Also Published As

Publication number Publication date
US20120097432A1 (en) 2012-04-26
TW201218331A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP3671192B2 (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
JP5743040B2 (ja) フレキシブル回路基板、および、フレキシブル回路基板の製造方法
JP2657429B2 (ja) 基板の回路実装方法及びその方法に使用する回路基板
WO2013056468A1 (zh) 液晶显示面板、软性电路板及液晶显示设备
JP2004193223A (ja) 半導体装置
WO2013170463A1 (zh) 一种柔性电路板、覆晶薄膜及制作方法
JP2000002882A (ja) 液晶表示装置及びその製造方法
WO2002021199A1 (fr) Affichage a cristaux liquides
WO2014173144A1 (zh) 覆晶薄膜柔性电路板及显示装置
KR100715724B1 (ko) 프로브장치 및 그것의 제조방법 그리고 그것을 이용하는기판검사방법
TWI326373B (en) Liquid crystal display with cascade design and a circuit pattern thereon
US20080179080A1 (en) Junction structure of flexible substrate
WO2015089892A1 (zh) 一种阵列基板及其制造方法和显示装置
TWI431740B (zh) 電極陣列
US8896798B2 (en) Liquid crystal display and manufacturing method for the same
TW201241978A (en) Flip chip device
CN217822793U (zh) 电子装置
CN112669702B (zh) 显示面板及显示装置
JP2002341786A (ja) プリント配線基板、及びこれを用いる平面表示装置の製造方法
JP2002246404A (ja) バンプ付き半導体素子
WO2020232690A1 (zh) 引脚结构及柔性面板
JP3810064B2 (ja) 液晶表示装置
TWI409917B (zh) 降低翹曲之晶片佈局及其方法
JP4488073B2 (ja) 電気接続装置
TWI483402B (zh) 一種接觸電路