TWI409917B - 降低翹曲之晶片佈局及其方法 - Google Patents

降低翹曲之晶片佈局及其方法 Download PDF

Info

Publication number
TWI409917B
TWI409917B TW98102932A TW98102932A TWI409917B TW I409917 B TWI409917 B TW I409917B TW 98102932 A TW98102932 A TW 98102932A TW 98102932 A TW98102932 A TW 98102932A TW I409917 B TWI409917 B TW I409917B
Authority
TW
Taiwan
Prior art keywords
bumps
wafer
bump pitch
plurality
maximum
Prior art date
Application number
TW98102932A
Other languages
English (en)
Other versions
TW201029118A (en
Inventor
Chiu Shun Lin
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW98102932A priority Critical patent/TWI409917B/zh
Publication of TW201029118A publication Critical patent/TW201029118A/zh
Application granted granted Critical
Publication of TWI409917B publication Critical patent/TWI409917B/zh

Links

Description

降低翹曲之晶片佈局及其方法

本發明是有關於一種晶片佈局及其方法,且特別是有關於一種降低翹曲(Warpage)之晶片佈局及其方法。

在半導體工業中,積體電路(也稱為IC、微電路或晶片)的生產主要包括三個階段:製造晶圓、在晶圓上形成積體電路以及封裝積體電路。積體電路透過半導體製程(諸如微影製程)而大量製造於單一晶圓上。此晶圓可切割成許多片,而各片可稱之為晶粒,於其上則製造有功能性電路。晶粒透過晶粒上的焊墊而與載體電性連接,以形成晶片封裝結構。

在晶片封裝製程中,通常會於焊墊上形成凸塊(Bump)使其電性連接至載體,藉以降低信號雜訊、提高襯墊電極密度以及獲得較薄的封裝外形。而晶片封裝製程主要有捲帶自動黏合(Tape Automated Bonding,TAB)、晶片軟板接合(chip on film,COF)及晶片玻璃接合(Chip on Glass,COG)製程,其通常應用於安裝液晶顯示器(Liquid Crystal Display,LCD)及電漿顯示器(Plasma Display)等平面顯示器的驅動晶片。

晶片玻璃接合製程為將驅動晶片上的凸塊作為接合點而與玻璃相接。晶片玻璃接合製程使用異方性導電膠(Anisotropic Conductive Film,ACF)貼附於玻璃上的搭載部位。在驅動晶片與玻璃兩者經畫像系統的對位校準後,直接將驅動晶片與玻璃上的導電端子進行預壓合及加熱加壓的熱壓合動作以完成接合。由於晶片玻璃接合製程是直接安裝驅動晶片於玻璃上,減少了捲帶的使用及內外引腳接合製程,因此具有低成本與製程容易的優點。

然而,由於晶片與玻璃膨脹係數的不同及結構體幾何上的不對稱,因此在兩者進行熱壓合時,極易造成晶片翹曲,而使陣列排列之凸塊電極與下方玻璃上之接腳的密合發生困難,進而降低整體良率。

有鑑於此,本發明提供一種晶片佈局及其方法,其可降低晶片封裝製程中所產生翹曲現象。

本發明提出一種適於晶片封裝製程之晶片佈局。此晶片佈局包括應用電路及複數個第一凸塊。應用電路配置於晶片之一區域,而複數個第一凸塊配置於晶片之第一側邊。第一凸塊之間的最大凸塊間距小於晶片之寬度的1.1倍。

在本發明之一實施例中,上述之晶片佈局更包括複數個虛擬凸塊,分別配置於最大凸塊間距內。

在本發明之一實施例中,上述之晶片佈局更包括複數個第二凸塊,其分別配置於晶片的第一側邊,且平行於第一凸塊。第二凸塊之間的凸塊間距小於最大凸塊間距,且複數個虛擬凸塊分別配置於凸塊間距內。

本發明提出一種適於晶片封裝製程之晶片佈局方法。首先,提供一晶片,其中一應用電路配置於該晶片之一區域。接著,在晶片之第一側邊形成複數個第一凸塊,其中第一凸塊之間的最大凸塊間距小於晶片之寬度的1.1倍。

在本發明之一實施例中,上述之晶片佈局方法更包括在最大凸塊間距內形成複數個虛擬凸塊。

在本發明之一實施例中,上述之晶片佈局更包括在晶片之第一側邊形成複數個第二凸塊,其中第二凸塊平行於第一凸塊,且第二凸塊之間凸塊間距小於最大凸塊間距。

基於上述,本發明之晶片佈局使第一凸塊的最大凸塊間距小於晶片寬度1.1倍及/或配置虛擬凸塊來增加接合點,得以改善晶片在封裝製程中所產生的翹曲現象。

為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。

圖1為本發明之一實施例之晶片佈局的俯視圖。請參照圖1,晶片100包括應用電路110、第一凸塊B1以及第二凸塊B2,其中第一凸塊B1與第二凸塊B2例如是以高電導性及良好延展性的焊錫(Solder)或金所製成之。應用電路110配置於晶片100之一區域,其可為邏輯電路或者類比電路,以進行資料處理或者資料轉換。第一凸塊B1及第二凸塊B2配置於晶片100之第一側邊100a,以使晶片100電性連接至載體,且第二凸塊B2平行於第一凸塊B1,其中載體例如為軟性印刷電路板(flexible printed circuit)。

一般而言,應用電路110可配置於晶片100之中央區域,以使信號傳輸之走線順暢。而且,應用電路110於晶片上佈局之區塊可改變其形狀,填補晶片100上空餘之佈局空間,例如:第一凸塊B1及/或第二凸塊B2於晶片100中央區域之間隙所形成之區域A。其中,第一凸塊B1之間的凸塊間距Lmax為晶片100上所形成之凸塊間的最大間距,且第二凸塊B2之間的凸塊間距L小於第一凸塊B1之間的最大凸塊間距Lmax。

在晶片封裝製程中,晶片100其整體之應力分布受到凸塊之個數及凸塊配置位置所影響,而有受力不均的情形產生。舉例來說,當第一凸塊B1與玻璃基板上之接腳進行半導體接合製程時(例如晶片玻璃接合製程),位於最大凸塊間距Lmax之兩端的第一凸塊B1a與B1b因具有較大的凸塊間距,而導致此處所受之應力不同於其他位置,產生了所謂的翹曲(Warpage)現象。此時,第一凸塊B1a與B1b無法與玻璃基板上之接腳緊密接合,很有可能會出現傳輸訊號斷路的問題。因此,本實施例設計第一凸塊B1之間的最大凸塊間距Lmax小於晶片之寬度的1.1倍,來確保晶片100上的凸塊(包括第一凸塊B1和第二凸塊B2)與玻璃基板上之接腳能緊密接合,其中晶片100之寬度為晶片100之第二側邊100b的長度,且第二側邊100b為第一側邊100a之鄰邊。

圖2為本發明之另一實施例之晶片佈局的俯視圖。請參照圖2,晶片200與實施例圖1之晶片100不同之處在於晶片200更包括了複數個虛擬凸塊D1及D2(於此僅示意地各繪示兩個),且虛擬凸塊D1及D2分別配置於實施例圖1所示之最大凸塊間距Lmax內與凸塊間距L內,其中虛擬凸塊D1及D2不具使晶片200與外部電路進行資料傳輸之功能。由於凸塊之間的間距差異越大,凸塊於接合時所受的應力越不平均,且翹曲現象會愈為嚴重。本實施例配置虛擬凸塊D1及D2之方式,可降低凸塊之間的間距,例如將實施例圖1所示之最大凸塊間距Lmax及凸塊間距L分別降低為實施例圖2所示最大凸塊間距Lmax’及凸塊間距L’,進而使最大凸塊間距Lmax’小於晶片200寬度之1.1倍之限制下。藉此,使最大凸塊間距Lmax兩端的第一凸塊B1a及B1b以及凸塊間距L兩端的第二凸塊B2a及B2b於接合時所受之應力均勻,而使其能與玻璃基板上之接腳的緊密接合。

另外,應用電路210可配置於晶片200之中央區域,以使信號傳輸之走線順暢。此應用電路210於晶片上佈局之區塊可改變其形狀,填補晶片200上空餘之佈局空間,例如:虛擬凸塊D1及/或虛擬凸塊D2於晶片200中央區域之間隙所形成之區域B。值得注意的是,本實施例雖僅示意地繪示兩列沿著第一側邊200a排列的凸塊(即第一凸塊B1與第二凸塊B2),然而在其他實施例中,凸塊的列數並不受限於此。只要晶片200上之最大凸塊間距Lmax的長度小於晶片寬度的1.1倍,則符合本發明之精神。

圖3為本發明之另一實施例之晶片佈局的俯視圖。請參照圖3,晶片300與實施例圖1之晶片100不同之處在於晶片300更包括了複數個虛擬凸塊D1及D2(於此僅示意地各繪示兩個)。虛擬凸塊D1分別取代接近最大凸塊間距Lmax兩側之第一凸塊B1(例如實施例圖1所示之第一凸塊B1a及B1b,於此不限定取代第一凸塊B1之個數),且虛擬凸塊D2分別取代接近凸塊間距L兩側之第二凸塊B2(例如實施例圖1所示之第一凸塊B2a及B2b,於此不限定取代第二凸塊B2之個數)。其中,虛擬凸塊D1及D2不具使晶片200與外部電路進行資料傳輸之功能。在最大凸塊間距Lmax小於晶片200寬度之1.1倍的限制下,可確保凸塊於接合時所受之應力均勻及避免翹曲現象。

依據上述實施例之說明,在此可歸納為下列的方法流程。圖4為本發明之一實施例之晶片佈局方法的流程圖。請參照圖2及圖4,首先提供一晶片200,且此晶片之一區域配置有應用電路110(步驟S401)。接著,在晶片200之第一側邊100a形成第一凸塊B1,且使第一凸塊B1之間的最大凸塊間距Lmax小於晶片200之寬度的1.1倍,其中應用電路110所配置之區域可位於最大凸塊間距Lmax所形成之範圍內(步驟S403)。另外,於第一凸塊B1之間的最大凸塊間距Lmax內可形成複數個虛擬凸塊D1(步驟S405)或者如實施例圖3所示之以虛擬凸塊D1取代接近最大凸塊間距兩側之第一凸塊B1,以確保晶片100與玻璃基板能正確的接合,且避免翹曲現象的發生。

綜上所述,上述實施例之晶片佈局為設計凸塊間距的最大值須小於晶片寬度的1.1倍的限制下,以使晶片在進行封裝製程時,晶片上的凸塊能與玻璃基板上之接腳緊密的接合。另外,更可於凸塊間距內形成虛擬凸塊,保持凸塊於接合時所受之應力均勻。如此一來,便可降低晶片在封裝製程中所產生的翹曲現象,確保訊號傳輸的完整性。

雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300...晶片

110...應用電路

100a、200a...第一側邊

100b、200b...第二側邊

A、B...區域

B1、B1a、B1b...第一凸塊

B2、B2a、B2b...第二凸塊

D1、D2...虛擬凸塊

L、L’...凸塊間距

Lmax、Lmax’...最大凸塊間距

S401~S405...本發明之實施例之晶片佈局方法的步驟

圖1為本發明之一實施例之晶片佈局的俯視圖。

圖2為本發明之另一實施例之晶片佈局的俯視圖。

圖3為本發明之另一實施例之晶片佈局的俯視圖。

圖4為本發明之一實施例之晶片佈局方法的流程圖。

100...晶片

110...應用電路

100a...第一側邊

100b...第二側邊

A...區域

B1、B1a、B1b...第一凸塊

B2、B2a、B2b...第二凸塊

L...凸塊間距

Lmax...最大凸塊間距

Claims (16)

  1. 一種晶片之佈局,適於一晶片封裝製程,包括:一應用電路,配置於該晶片之一區域;以及複數個第一凸塊,配置於該晶片之一第一側邊,其中該些第一凸塊之間一最大凸塊間距小於該晶片之一寬度的1.1倍。
  2. 如申請專利範圍第1項所述之晶片佈局,更包括:複數個虛擬凸塊,分別配置於該最大凸塊間距內。
  3. 如申請專利範圍第1項所述之晶片佈局,更包括:複數個虛擬凸塊,分別取代接近該最大凸塊間距兩端之該些第一凸塊。
  4. 如申請專利範圍第1項所述之晶片佈局,更包括:複數個第二凸塊,分別配置於該晶片之該第一側邊,且平行於該些第一凸塊,其中該些第二凸塊之間一凸塊間距小於該最大凸塊間距;以及複數個虛擬凸塊,分別配置於該凸塊間距內。
  5. 如申請專利範圍第1項所述之晶片佈局,更包括:複數個第二凸塊,分別配置於該晶片之該第一側邊,且平行於該些第一凸塊,其中該些第二凸塊之間一凸塊間距小於該最大凸塊間距;以及複數個虛擬凸塊,分別取代接近該凸塊間距兩端之該些第二凸塊。
  6. 如申請專利範圍第1項所述之晶片佈局,其中該晶片封裝製程為晶片玻璃接合(chip on glass,COG)製程。
  7. 如申請專利範圍第1項所述之晶片佈局,其中該應用電路為一邏輯電路或一類比電路,且該區域位於該晶片佈局之中央。
  8. 如申請專利範圍第1項所述之晶片佈局,其中該區域位於該最大凸塊間距所形成之範圍內。
  9. 一種晶片佈局方法,適於一晶片封裝製程,包括:提供一晶片,其中一應用電路配置於該晶片之一區域;以及形成複數個第一凸塊於該晶片之一第一側邊,其中該些第一凸塊之間一最大凸塊間距小於該晶片之一寬度的1.1倍,且該區域包括該最大凸塊間距所形成之範圍。
  10. 如申請專利範圍第9項所述之晶片佈局方法,更包括:形成複數個虛擬凸塊於該最大凸塊間距內。
  11. 如申請專利範圍第9項所述之晶片佈局方法,更包括:取代接近該最大凸塊間距兩端之該些第一凸塊為複數個虛擬凸塊內。
  12. 如申請專利範圍第9項所述之晶片佈局方法,更包括:形成複數個第二凸塊於該晶片之該第一側邊且平行於該些第一凸塊,其中該些第二凸塊之間一凸塊間距小於該最大凸塊間距;以及形成複數個虛擬凸塊於該凸塊間距內。
  13. 如申請專利範圍第9項所述之晶片佈局方法,更包括:形成複數個第二凸塊於該晶片之該第一側邊且平行於該些第一凸塊,其中該些第二凸塊之間一凸塊間距小於該最大凸塊間距;以及分別取代接近該凸塊間距兩端之該些第二凸塊為複數個虛擬凸塊。
  14. 如申請專利範圍第9項所述之晶片佈局方法,其中該晶片封裝製程為晶片玻璃接合(chip on glass,COG)製程。
  15. 如申請專利範圍第9項所述之晶片佈局方法,其中該應用電路為一邏輯電路或一類比電路,且該區域位於該晶片佈局之中央。
  16. 如申請專利範圍第9項所述之晶片佈局方法,其中該區域位於該最大凸塊間距所形成之範圍內。
TW98102932A 2009-01-23 2009-01-23 降低翹曲之晶片佈局及其方法 TWI409917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98102932A TWI409917B (zh) 2009-01-23 2009-01-23 降低翹曲之晶片佈局及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98102932A TWI409917B (zh) 2009-01-23 2009-01-23 降低翹曲之晶片佈局及其方法

Publications (2)

Publication Number Publication Date
TW201029118A TW201029118A (en) 2010-08-01
TWI409917B true TWI409917B (zh) 2013-09-21

Family

ID=44853925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98102932A TWI409917B (zh) 2009-01-23 2009-01-23 降低翹曲之晶片佈局及其方法

Country Status (1)

Country Link
TW (1) TWI409917B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662633B (zh) * 2017-07-03 2019-06-11 南茂科技股份有限公司 凸塊製程與覆晶結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116866A1 (en) * 2001-12-20 2003-06-26 Cher 'khng Victor Tan Semiconductor package having substrate with multi-layer metal bumps
US20070246814A1 (en) * 2006-04-21 2007-10-25 Powertech Technology Inc. Ball Grid array package structure
US20080099890A1 (en) * 2006-10-30 2008-05-01 Powertech Technology Inc. Ball grid array package structure
US20080157328A1 (en) * 2006-12-27 2008-07-03 Nec Electronics Corporation Semiconductor device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116866A1 (en) * 2001-12-20 2003-06-26 Cher 'khng Victor Tan Semiconductor package having substrate with multi-layer metal bumps
US20070246814A1 (en) * 2006-04-21 2007-10-25 Powertech Technology Inc. Ball Grid array package structure
US20080099890A1 (en) * 2006-10-30 2008-05-01 Powertech Technology Inc. Ball grid array package structure
US20080157328A1 (en) * 2006-12-27 2008-07-03 Nec Electronics Corporation Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
TW201029118A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
EP0609074B1 (en) Assembly structure of a flat type device
US7247941B2 (en) Printed circuit board assembly with strain-alleviating structures
JP3484554B2 (ja) 半導体装置
US6867490B2 (en) Semiconductor device
US5959709A (en) Display unit with flexible printed circuit board
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
CN1144087C (zh) 液晶显示装置
KR100562098B1 (ko) 집적 회로 칩, 전자 디바이스 및 그 제조 방법 및 전자 기기
KR100260344B1 (ko) 반도체 장치, 그의 제조방법 및 검사방법
US5643830A (en) Process for manufacturing off-axis power branches for interior bond pad arrangements
US7965366B2 (en) Flexible printed circuit board with alignment marks in particular positions
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US20130148312A1 (en) Tape wiring substrate and chip-on-film package including the same
US7193328B2 (en) Semiconductor device
US5712493A (en) Display device having driving circuits at the periphery of a substrate
JPH09260535A (ja) 半導体集積回路装置およびその製造方法
US8023059B2 (en) Array substrate of liquid crystal display, method of repairing same, and liquid crystal display
JP2006080555A5 (zh)
US8841781B2 (en) Chip having a driving integrated circuit
US7763986B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US20040262035A1 (en) Electronic component mounting structure
US7732933B2 (en) Semiconductor chip and TAB package having the same
TW200425817A (en) Flexible substrate, LCD module using same, and manufacturing method of same
CN100517680C (zh) 布线基板、半导体装置及显示模块