CN103456711B - 鳍型反熔丝结构及其制造方法 - Google Patents
鳍型反熔丝结构及其制造方法 Download PDFInfo
- Publication number
- CN103456711B CN103456711B CN201210183500.4A CN201210183500A CN103456711B CN 103456711 B CN103456711 B CN 103456711B CN 201210183500 A CN201210183500 A CN 201210183500A CN 103456711 B CN103456711 B CN 103456711B
- Authority
- CN
- China
- Prior art keywords
- fin
- arrange regional
- type anti
- fuse structure
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种鳍型反熔丝结构,具有类似多鳍片FinFET的结构,可实现在合理编程电压下的不同鳍片本身和/或栅电极之间的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种鳍型反熔丝结构及其制造方法。
背景技术
反熔丝(antifuse)结构是相对于传统的熔丝(fuse)结构而言的,在现有的集成电路器件中至关重要。反熔丝的最基本要素是利用特殊电介质将两个电极分开。在一般情况下,这种电介质可以表现出兆欧级的阻抗,不导电,可以有效地隔离电极。不过,在施加一个合适的编程电压和电流后,电介质会变成导体,形成一个连接电极的传导通道(阻抗小于1千欧),将两个电极导通,形成电连接。利用反熔丝的导通与否,可以实现选择性地将集成电路的部分连接在一起,从而可以将先前未连接的器件使用到集成电路中;还可以利用反熔丝的导通与否实现信息存储,反熔丝作为一种新型的存储结构,与传统CMOS结构存储器相比,它可以提供一种高电路密度、低功耗、非易失性编程和高可靠性、高寿命的组合;反熔丝还可以提供用于进行逻辑操作的不同的电阻值。
如图1所示,现有技术中一种典型的反熔丝结构包括:衬底100;形成于衬底100上的栅介质104及其上方的栅电极105;和形成在由栅电极105侧壁暴露的衬底100一部分的源区102、漏区103。栅介质104将栅电极105与衬底100隔离,在合适的编程电压和电流后,栅介质104被击穿,将栅电极105与其下方的衬底100导通。然而,随着集成电路更高密度更小尺寸的发展,要求反熔丝具有低工艺成本和较高的密度。
发明内容
本发明的目的在于提供一种鳍型反熔丝结构及其制造方法,可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
为了解决上述问题,本发明提供一种鳍型反熔丝结构,包括:
衬底;
平行排列于所述衬底上且垂直于所述衬底的多个鳍片;
位于所述衬底中且用于隔离各个鳍片的隔离结构;以及
沿所述鳍片排列方向围绕各个鳍片的栅介质以及围绕栅介质的栅电极,所述栅介质在所述鳍片排列区域内相互孤立。
进一步的,所述各个鳍片完全孤立;所述栅电极具有在鳍片排列区域相互孤立的部分,以及按相间的鳍片上栅电极同侧延伸方式由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分,且两个汇总部分别为鳍型反熔丝结构两个端部。
进一步的,相邻的鳍片的栅电极侧壁之间还填充有电介质。
进一步的,相邻的鳍片的导电类型相反,且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分,相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部;且刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立。
进一步的,所述各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分,所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部;所述栅电极位于鳍片排列区域内并整体覆盖并围绕所有鳍片的栅介质上,且为所述鳍型反熔丝结构的第二端部。
进一步的,围绕每个鳍片上的栅介质厚度不同。
进一步的,鳍片的排列密度不均匀。
本发明还提供一种鳍型反熔丝结构的制造方法,包括以下步骤:
提供衬底,并形成平行排列于所述衬底上且垂直于所述衬底的多个鳍片;
在所述衬底中形成用于隔离各个鳍片底部的隔离结构;
在所述衬底、隔离结构及鳍片表面沉积栅介质层并刻蚀,形成沿鳍片排列方向围绕各个鳍片的栅介质,且所述栅介质在鳍片排列区域内相互孤立;
在所述衬底、隔离结构及栅介质表面沉积导电层并刻蚀形成围绕所述栅介质上的栅电极。
进一步的,在衬底上形成的各个鳍片完全孤立,且刻蚀形成的栅电极具有在鳍片排列区域相互孤立的部分,以及由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分,且两个汇总部分别为鳍型反熔丝结构两个端部。
进一步的,相邻的鳍片的栅电极侧壁之间还填充有电介质。
进一步的,相邻的鳍片的导电类型相反,且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分,相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部;且刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立。
进一步的,在衬底上形成的各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分,所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部;且刻蚀形成的栅电极位于鳍片排列区域内并整体覆盖并围绕所有鳍片的栅介质上,且为所述鳍型反熔丝结构的第二端部。
与现有技术相比,本发明提供的鳍型反熔丝结构,具有类似多鳍片FinFET的结构,可实现在合理编程电压下的不同鳍片本身和/或栅电极之间的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
附图说明
图1是现有技术中的一种典型的反熔丝的剖面结构示意图;
图2A是本发明实施例一的鳍型反熔丝结构的俯视图;
图2B是沿图2A的XX’线的鳍型反熔丝结构剖视图;
图3A是本发明实施例二的鳍型反熔丝结构的俯视图;
图3B是沿图3A的XX’线的鳍型反熔丝结构剖视图;
图4A是本发明实施例三的鳍型反熔丝结构的俯视图;
图4B是沿图4A的XX’线的鳍型反熔丝结构剖视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的鳍型反熔丝结构及其制造方法作进一步详细说明。
实施例一
如图2A和2B所示,本实施例提供一种鳍型反熔丝结构,包括:
衬底200;
平行排列于衬底200上且垂直于衬底200的两种鳍片202a、202b;
位于衬底200中且用于隔离各个鳍片的隔离结构201;以及
沿鳍片排列方向围绕各个鳍片的栅介质203以及围绕栅介质203的栅电极204,所述栅介质203和栅电极204在鳍片排列区域内相互孤立,且在鳍片排列区域内,相邻两鳍片的栅电极204侧壁之间填充有电介质205。
本实施例中,相间的鳍片上围绕栅介质203的栅电极204分别向鳍片排列区域的一侧延伸汇总成鳍片排列区域两侧的两个端部:第一端部I和第二端部II,这种延伸方式称为按相间的鳍片上栅电极同侧延伸方式,且各个栅电极204在鳍片排列区域内的部分相互孤立。也就是说,同种鳍片202a(例如为P型)上的栅电极204向鳍片排列区域的一侧延伸汇总到汇总条(图2A中左侧矩形所示),构成鳍型反熔丝结构的第一端部I;而同种鳍片202b(例如为N型)上的栅电极204向鳍片排列区域的另外一侧延伸汇总到汇总条(图2A中右侧矩形所示),构成鳍型反熔丝结构的第二端部II。即,本实施例刻蚀形成的栅电极204为梳子状(comb)结构,在鳍片排列区域内的部分为一个个相互平行、相互孤立且包围鳍片上的栅介质203的梳齿(finger),在鳍片排列区域外的部分为梳背。
本实施例的鳍型反熔丝结构的第一端部I和第二端部II相当于两个成中心对称且梳齿交错排列的梳子,并利用电介质205相互隔离。在一般情况下,电介质205可以表现出兆欧级的阻抗,不导电,可以有效地隔离第一端部I和第二端部II。但是当在第一端部I和第二端部II之间施加一个合适的编程电压和电流后,电介质205会变成导体,形成一个连接第一端部I和第二端部II的传导通道(阻抗小于1千欧),将第一端部I和第二端部II导通,形成电连接。
优选的,围绕每个鳍片的栅介质厚度不同,鳍片的排列密度不均匀。围绕每个鳍片的栅介质厚度和鳍片的排列密度的可以根据不同反熔丝器件的性能来设计不同,此处并不限定。
请继续参考图2A和2B,本实施例还提供一种鳍型反熔丝结构的制造方法,包括以下步骤:
首先,提供衬底200,并形成平行排列于所述衬底200上且垂直于所述衬底200的多个鳍片,各个鳍片完全孤立;本步骤中的衬底200可以是绝缘体上硅,通过刻蚀绝缘体上硅形成多个鳍片;衬底200也可以是体硅,在其上生长外延硅并刻蚀外延硅形成鳍片;还可以直接刻蚀体硅表层形成鳍片;
接着,在所述衬底200中形成用于隔离各个鳍片底部的隔离结构201;
然后,在所述衬底200、隔离结构201及鳍片表面沉积栅介质层203并刻蚀,形成沿鳍片排列方向围绕各个鳍片的栅介质203,且所述栅介质203在鳍片排列区域内相互孤立;
接着,在所述衬底200、隔离结构201及栅介质203表面沉积导电层并刻蚀形成围绕所述栅介质203上的栅电极204,其中,刻蚀形成的栅电极204具有在鳍片排列区域相互孤立的部分,以及按相间的鳍片上栅电极同侧延伸方式由相间的鳍片上向鳍片排列区域的一侧延伸的汇总部分,且两个汇总部分别为鳍型反熔丝结构第一端部I和第二端部II;
接着,在栅电极204和半导体衬底200及隔离结构201表面沉积电介质层205,并化学机械平坦化所述电介质层205至栅电极204顶部,从而形成了鳍型反熔丝结构。
本实例提供的鳍型反熔丝结构及其制造方法,通过衬底上形成的多个平行排列的鳍片而形成了两个成中心对称且梳齿交错排列的栅电极端部,并在两端部之间填充电介质,当施加一个合适的编程电压和电流后,电介质会变成导体,将两端部导通,形成电连接。显然,鳍片的排列密度不同,填充的电介质宽度不同,用于导通相邻两鳍片的栅电极的击穿电压也不同,进而可以提供更高选择性能的反熔丝器件。本实施例的鳍型反熔丝结构具有类似多鳍片FinFET的结构,可实现在合理编程电压下的不同鳍片的栅电极的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
实施例二
如图3A和3B所示,本实施例提供一种鳍型反熔丝结构,包括:
衬底300;
平行排列于衬底300上且垂直于衬底300的两种导电类型的鳍片302a、302b;
位于衬底300中且用于隔离各个鳍片的隔离结构301;以及
沿鳍片排列方向围绕各个鳍片的栅介质303以及围绕栅介质303的栅电极304,相邻栅介质303之间和相邻栅电极304之间完全孤立。
本实施例中,相邻的鳍片的导电类型相反,相间的鳍片分别向鳍片排列区域外的一侧延伸汇总成位于鳍片排列区域两侧的两个端部:第一端部I和第二端部II,这种延伸方式称为按相间的鳍片同侧延伸方式,且各个栅电极位于鳍片排列区域且完全相互孤立。也就是,同种导电类型的鳍片302a(例如为P型)向鳍片排列区域外的一侧延伸并汇总到汇总条(图3A中左侧矩形所示),构成鳍型反熔丝结构的第一端部I;而同种导电类型的鳍片302b(例如为N型)向鳍片排列区域外的另外一侧延伸并汇总到汇总条(图3A中右侧矩形所示),构成鳍型反熔丝结构的第二端部II。即,本实施例形成的鳍片为梳子状(comb)结构,在鳍片排列区域内的部分为一个个相互平行、相互孤立的梳齿(finger),在鳍片排列区域外的部分为梳背。
本实施例的鳍型反熔丝结构的第一端部I和第二端部II相当于两个成中心对称且梳齿交错排列的梳子,由于第一端部I和第二端部II导电类型相反,形成PN结,相当于二极管,因此在反向偏置的一般情况下,可以表现出兆欧级的阻抗,不导电,可以有效地隔离第一端部I和第二端部II。但是当在第一端部I和第二端部II之间施加一个合适的反相编程电压和电流后,第一端部I和第二端部II之间会被击穿,第一端部I和第二端部II导通,形成电连接。当然,当第一端部I和第二端部II之间施加正向编程电压和电流后,可以很容易地使得第一端部I和第二端部II导通,形成电连接。
优选的,围绕每个鳍片的栅介质厚度不同,鳍片的排列密度不均匀。围绕每个鳍片的栅介质厚度和鳍片的排列密度的可以根据不同反熔丝器件的性能来设计不同。
请继续参考图3A和3B,本实施例还提供一种鳍型反熔丝结构的制造方法,包括以下步骤:
首先,提供衬底300,并形成平行排列于所述衬底300上且垂直于所述衬底300的多个鳍片,各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分,相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部;本步骤中的衬底300可以是绝缘体上硅,通过刻蚀绝缘体上硅层形成多个鳍片,衬底300也可以是体硅,在其上生长外延硅并刻蚀外延硅形成鳍片;还可以直接刻蚀体硅表层形成鳍片;
接着,在所述衬底300中形成用于隔离各个鳍片底部的隔离结构301;
然后,在所述衬底300、隔离结构301及鳍片表面沉积栅介质层303并刻蚀,形成沿鳍片排列方向围绕各个鳍片的栅介质303,且所述栅介质303在鳍片排列区域内相互孤立;
接着,在所述衬底300、隔离结构301及栅介质303表面沉积导电层并刻蚀形成围绕所述栅介质303上的栅电极304,且刻蚀形成的各个栅电极304位于鳍片排列区域内且完全相互孤立。
本实例提供的鳍型反熔丝结构及其制造方法,在衬底上形成了由两个成中心对称、导电类型相反且梳齿交错排列的鳍片端部,并利用二极管原理将两端部导通,形成电连接。显然,鳍片的排列密度不同,用于导通相邻两鳍片的栅电极的击穿电压也不同,进而可以提供更高选择性能的反熔丝器件。本实施例的鳍型反熔丝结构相当于多鳍片FinFET的二极管结构,可实现在合理编程电压下的不同鳍片间的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
实施例三
如图4A和4B所示,本实施例提供一种鳍型反熔丝结构,包括:
衬底400;
平行排列于衬底400上且垂直于衬底400的鳍片;
位于衬底400中且用于隔离各个鳍片的隔离结构401;以及
沿鳍片排列方向围绕各个鳍片的栅介质403以及围绕栅介质403的栅电极404,相邻栅介质403之间完全孤立。
优选的,相邻的鳍片的导电类型相反,如图4A和4B所示,鳍片402a例如为P型,鳍片402b例如为P型,反之亦可。
本实施例中,各个鳍片分别向鳍片排列区域外的两侧延伸并汇总成位于鳍片排列区域两侧的第一端部I;所述栅电极404位于鳍片排列区域内,整体覆盖并围绕所有鳍片的栅介质403上,且为第二端部II。也就是说,每个鳍片402a、402b向鳍片排列区域外的两侧延伸并汇总到汇总条(图4A中左侧矩形所示),构成鳍型反熔丝结构的第一端部I,第一端部I为梯子结构;栅电极404为倒扣在形成有栅介质层403的器件表面的梳子状(comb)结构,在鳍片排列区域内的部分为一个个相互平行、相互孤立的梳齿(finger),在鳍片排列区域上方的部分为梳背。
本实施例的鳍型反熔丝结构的第一端部I和第二端部II相当于一个梳子的梳齿插入了梯子中,并利用栅介质403将第一端部I和第二端部II分开,在一般情况下,这种栅介质403可以表现出兆欧级的阻抗,不导电,可以有效地隔离第一端部I和第二端部II。当施加一个合适的编程电压和电流后,栅介质层会变成导体,将第一端部I和第二端部II导通,形成电连接。显然,栅介质403的厚度不同,用于导通相邻的鳍片与栅电极的击穿电压也不同,进而可以提供更高选择性能的反熔丝器件。本实施例的鳍型反熔丝结构具有类似多鳍片FinFET的结构,可实现在合理编程电压下的不同的鳍片与栅电极的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
优选的,围绕每个鳍片的栅介质403厚度不同,鳍片的排列密度不均匀。围绕每个鳍片的栅介质厚度和鳍片的排列密度的可以根据不同反熔丝器件的性能来设计不同,此不并不限定。
请继续参考图4A和4B,本实施例还提供一种鳍型反熔丝结构的制造方法,包括以下步骤:
首先,提供衬底400,并形成平行排列于所述衬底400上且垂直于所述衬底400的多个鳍片,各个鳍片构成梯子结构,各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分,所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部;本步骤中的衬底400可以是绝缘体上硅,通过刻蚀绝缘体上硅层形成多个鳍片;衬底400也可以是体硅,在其上生长外延硅并刻蚀外延硅形成鳍片;还可以直接刻蚀体硅表层形成鳍片;
接着,在所述衬底400中形成用于隔离各个鳍片底部的隔离结构401;
然后,在所述衬底400、隔离结构401及鳍片表面沉积栅介质层并刻蚀,形成沿鳍片排列方向围绕各个鳍片的栅介质403,且所述栅介质403在鳍片排列区域内相互孤立;
接着,在所述衬底400、隔离结构401及栅介质403表面沉积导电层并刻蚀形成围绕所述栅介质403上的栅电极404,且刻蚀形成的栅电极404为梳子结构,位于鳍片排列区域内,并整体覆盖并围绕所有鳍片的栅介质403上,且为所述鳍型反熔丝结构的第二端部II。
本实例提供的鳍型反熔丝结构及其制造方法,在衬底上形成了梯子结构的鳍片端部,而后形成了鳍片端部上的梳子状栅电极,并利用栅介质将两端部隔离或导通。显然,栅介质的厚度不同,用于导通鳍片及栅电极之间的击穿电压也不同,进而可以提供更高选择性能的反熔丝器件。本实施例的鳍型反熔丝结构类似多鳍片FinFET的结构,可实现在合理编程电压下的不同的鳍片与栅电极间的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
需要说明的是,经测试发现,实施例二提供的鳍型反熔丝结构相比实施例一和三具有更宽范围的编程电压。
综上所述,本发明提供的鳍型反熔丝结构,具有类似多鳍片FinFET的结构,可实现在合理编程电压下的不同鳍片本身和/或栅电极之间的导通,从而可以提供用于进行逻辑操作的更多不同的电阻值以及编程电压,同时可以提高长时间工作状态下的反熔丝可靠性;本发明提供的鳍型反熔丝结构及其制造方法可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种鳍型反熔丝结构,其特征在于,包括:
衬底;
平行排列于所述衬底上且垂直于所述衬底的多个鳍片;
位于所述衬底中且用于隔离各个鳍片的隔离结构;以及
沿所述鳍片排列方向围绕各个鳍片的栅介质以及围绕栅介质的栅电极,所述栅介质在所述鳍片排列区域内相互孤立;
其中,所述各个鳍片完全孤立;所述栅电极具有在鳍片排列区域相互孤立的部分以及按相间的鳍片上栅电极同侧延伸方式由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分,且两个汇总部分分别为鳍型反熔丝结构两个端部,相邻的鳍片的栅电极侧壁之间还填充有电介质;或
相邻的鳍片的导电类型相反,且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分,相间的鳍片分别向鳍片排列区域外的一侧延伸的汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部;刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立;或
所述各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分,所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部;所述栅电极位于鳍片排列区域内并整体覆盖并围绕所有鳍片的栅介质上,且为所述鳍型反熔丝结构的第二端部。
2.如权利要求1所述的鳍型反熔丝结构,其特征在于,围绕每个鳍片上的栅介质厚度不同。
3.如权利要求1至2中任一项所述的鳍型反熔丝结构,其特征在于,鳍片的排列密度不均匀。
4.一种鳍型反熔丝结构的制造方法,其特征在于,包括:
提供衬底;
形成平行排列于所述衬底上且垂直于所述衬底的多个鳍片;
在所述衬底中形成用于隔离各个鳍片底部的隔离结构;
在所述衬底、隔离结构及鳍片表面沉积栅介质层并刻蚀,形成沿鳍片排列方向围绕各个鳍片的栅介质,且所述栅介质在鳍片排列区域内相互孤立;
在所述衬底、隔离结构及栅介质表面沉积导电层并刻蚀形成围绕所述栅介质上的栅电极;
其中,在衬底上形成的各个鳍片完全孤立,且刻蚀形成的栅电极具有在鳍片排列区域相互孤立的部分,以及按相间的鳍片上栅电极同侧延伸方式由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分,且两个汇总部分别为鳍型反熔丝结构两个端部,相邻的鳍片的栅电极侧壁之间还填充有电介质;或
相邻的鳍片的导电类型相反,且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分,相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部;且刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立;或
在衬底上形成的各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分,所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部;且刻蚀形成的栅电极位于鳍片排列区域内并整体覆盖并围绕所有鳍片的栅介质上,且为所述鳍型反熔丝结构的第二端部。
5.如权利要求4所述的鳍型反熔丝结构的制造方法,其特征在于,围绕每个鳍片上的栅介质厚度不同。
6.如权利要求4至5中任一项所述的鳍型反熔丝结构的制造方法,其特征在于,鳍片的排列密度不均匀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210183500.4A CN103456711B (zh) | 2012-06-05 | 2012-06-05 | 鳍型反熔丝结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210183500.4A CN103456711B (zh) | 2012-06-05 | 2012-06-05 | 鳍型反熔丝结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103456711A CN103456711A (zh) | 2013-12-18 |
CN103456711B true CN103456711B (zh) | 2016-03-23 |
Family
ID=49738923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210183500.4A Active CN103456711B (zh) | 2012-06-05 | 2012-06-05 | 鳍型反熔丝结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103456711B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109740B2 (en) | 2016-07-18 | 2018-10-23 | International Business Machines Corporation | Programmable bulk FinFET antifuses |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9165936B2 (en) * | 2014-01-14 | 2015-10-20 | Broadcom Corporation | Dummy end-gate based anti-fuse device for finFET technologies |
CN106653729A (zh) * | 2015-11-02 | 2017-05-10 | 中国科学院微电子研究所 | 一种反熔丝结构及其制造方法 |
CN106653737B (zh) * | 2015-11-02 | 2019-10-15 | 中国科学院微电子研究所 | 一种反熔丝结构及其制造方法 |
US10090027B2 (en) * | 2016-05-25 | 2018-10-02 | Ememory Technology Inc. | Memory system with low read power |
CN115377058A (zh) * | 2021-05-20 | 2022-11-22 | 长鑫存储技术有限公司 | 熔丝结构及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6562665B1 (en) * | 2000-10-16 | 2003-05-13 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology |
CN1758434A (zh) * | 2004-10-08 | 2006-04-12 | 国际商业机器公司 | 鳍片型反熔丝 |
US7301436B1 (en) * | 2005-11-14 | 2007-11-27 | National Semiconductor Corporation | Apparatus and method for precision trimming of integrated circuits using anti-fuse bond pads |
JP2009200497A (ja) * | 2008-02-20 | 2009-09-03 | Magnachip Semiconductor Ltd | アンチヒューズ、アンチヒューズ形成方法、および、不揮発性メモリ素子の単位セル |
CN102473699A (zh) * | 2009-08-10 | 2012-05-23 | 国际商业机器公司 | 具有降低的编程电压的鳍片反熔丝 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683365B1 (en) * | 2002-08-01 | 2004-01-27 | Micron Technology, Inc. | Edge intensive antifuse device structure |
US6882027B2 (en) * | 2003-05-28 | 2005-04-19 | Infineon Technologies Ag | Methods and apparatus for providing an antifuse function |
-
2012
- 2012-06-05 CN CN201210183500.4A patent/CN103456711B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6562665B1 (en) * | 2000-10-16 | 2003-05-13 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology |
CN1758434A (zh) * | 2004-10-08 | 2006-04-12 | 国际商业机器公司 | 鳍片型反熔丝 |
US7301436B1 (en) * | 2005-11-14 | 2007-11-27 | National Semiconductor Corporation | Apparatus and method for precision trimming of integrated circuits using anti-fuse bond pads |
JP2009200497A (ja) * | 2008-02-20 | 2009-09-03 | Magnachip Semiconductor Ltd | アンチヒューズ、アンチヒューズ形成方法、および、不揮発性メモリ素子の単位セル |
CN102473699A (zh) * | 2009-08-10 | 2012-05-23 | 国际商业机器公司 | 具有降低的编程电压的鳍片反熔丝 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10109740B2 (en) | 2016-07-18 | 2018-10-23 | International Business Machines Corporation | Programmable bulk FinFET antifuses |
Also Published As
Publication number | Publication date |
---|---|
CN103456711A (zh) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103456711B (zh) | 鳍型反熔丝结构及其制造方法 | |
CN107017285B (zh) | 场效应晶体管以及包括该场效应晶体管的半导体器件 | |
CN107403800B (zh) | 具有叉指状背对背mosfet的器件结构 | |
EP3139405B1 (en) | Buried interconnect for semicondutor circuits | |
CN103311237B (zh) | 基于FinFET的ESD器件及其形成方法 | |
KR102195406B1 (ko) | 핀펫과 로컬 인터커넥트 층을 포함하는 반도체 장치 및 그 제조 방법 | |
CN100424886C (zh) | FinFET体接触结构和创建此结构的方法 | |
CN104241207B (zh) | 半导体及其制造方法 | |
CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
CN104752493A (zh) | 功率用半导体器件 | |
US10056315B2 (en) | Semiconductor device | |
US20150013742A1 (en) | Back contact solar cell | |
CN104409503B (zh) | 多叉指栅极结构mosfet的版图设计 | |
CN106328647A (zh) | 高速的沟槽mos器件及其制造方法 | |
CN103579223B (zh) | 包括二极管的半导体装置和制造半导体装置的方法 | |
CN207338365U (zh) | 集成电路 | |
CN105977295B (zh) | 半导体装置 | |
US11581369B2 (en) | Semiconductor switch element and method of manufacturing the same | |
US20230013672A1 (en) | Transistor unit and array and integrated circuit thereof | |
JP2009540620A (ja) | 高性能分路キャパシタを有するrfパワートランジスタデバイスとその使用方法 | |
TWI593083B (zh) | 在功率半導體中的電流感測器用的半導體裝置 | |
CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
CN110676312A (zh) | 具有阶梯型氧化层的屏蔽栅mos器件终端结构及制作方法 | |
US8963235B1 (en) | Trench power device and semiconductor structure thereof | |
CN104425628A (zh) | 半导体功率元件及其半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170601 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd. Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
TR01 | Transfer of patent right |