CN102473699A - 具有降低的编程电压的鳍片反熔丝 - Google Patents

具有降低的编程电压的鳍片反熔丝 Download PDF

Info

Publication number
CN102473699A
CN102473699A CN2010800342719A CN201080034271A CN102473699A CN 102473699 A CN102473699 A CN 102473699A CN 2010800342719 A CN2010800342719 A CN 2010800342719A CN 201080034271 A CN201080034271 A CN 201080034271A CN 102473699 A CN102473699 A CN 102473699A
Authority
CN
China
Prior art keywords
fin
conductor
insulator
length dimension
fuse structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800342719A
Other languages
English (en)
Other versions
CN102473699B (zh
Inventor
R·A·布斯
程慷果
C·科塔达拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102473699A publication Critical patent/CN102473699A/zh
Application granted granted Critical
Publication of CN102473699B publication Critical patent/CN102473699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种方法形成反熔丝结构，其包括设置在衬底上的多个平行的导电鳍片，每个鳍片具有第一端和第二端。第二导体电连接至所述鳍片的第二端。绝缘体覆盖所述鳍片的第一端，以及第一导体设置在所述绝缘体上。所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘。所述绝缘体被形成到当在所述第二导体和所述第一导体之间施加预定的电压时足以击穿的厚度，且由此在所述第二导体和第一导体之间通过所述鳍片形成未被阻断的电连接。

Description

具有降低的编程电压的鳍片反熔丝
技术领域
本发明涉及一种形成反熔丝结构的方法及所形成的结构，该结构包括通过加热处理从绝缘体转换成永久导体的鳍片结构。
背景技术
熔丝和反熔丝用于现今的集成电路器件中，用以选择性地连接或不连接该电路的其它部份的组件并且提供逻辑操作。例如，通常激活熔丝结构(熔断、开路等)以将电连接阻断或断开。相似地，熔丝结构可被熔断以急剧地增加电路的电阻，由此在已激活的与未激活的熔丝器件的间提供逻辑判别。
反熔丝结构的操作模式与熔丝结构相反。因此，反熔丝结构在未激活(未熔断)时通常为非导电(高电阻)，且在激活(熔断)后变成导体。因此，当激活反熔丝结构时，其形成电连接，与当激活时其阻断电连接的熔丝结构相反。因此，反熔丝结构选择性地允许形成电连接，其选择性地将电路上的多个部份连接在一起，由此能够将原先不互相连接的器件结合成电路。相似地，反熔丝结构提供不同的电阻值，可用于逻辑运算。
一旦将熔丝或反熔丝结构激活后，该熔丝结构通常无法被去激活。因此，激活通常为一次性事件，且用于永久地改变电路。熔丝和反熔丝器件需要低的制程成本和相对高的密度。传统方法的一为电熔断金属熔丝以激活熔丝结构，但是需要精确的电和物理的控制是可靠的。以下所公开的发明提供较小且较容易激活的反熔丝器件及其制造方法。
发明内容
有鉴于此，公开了一种反熔丝结构，包括：衬底；多个平行的导电鳍片，设置在所述衬底上，每个所述鳍片具有第一端和第二端；绝缘体，覆盖所述鳍片的所述第一端；第一导体，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及第二导体，电连接至所述鳍片的所述第二端；所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
本文还公开了一种反熔丝结构，包括：衬底，具有上表面；多个平行的导电鳍片，设置在所述衬底的所述上表面上，每个所述鳍片具有矩菱柱体(rectangular prism)形状，所述矩菱柱体形状包括：与所述上表面平行的长度尺寸(dimension)；与所述长度尺寸垂直的高度尺寸；以及与所述长度尺寸和所述高度尺寸垂直的宽度尺寸，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及所述宽度尺寸与所述衬底的所述上表面接触，以及所述鳍片的所述长度尺寸具有第一端和第二端；绝缘体，覆盖所述鳍片的所述第一端；第一导体，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及第二导体，电连接至所述鳍片的所述第二端；所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
本文还公开了一种反熔丝结构，包括：衬底，具有上表面；多个平行的导电鳍片，设置在所述衬底的所述上表面上，每个所述鳍片具有矩菱柱体形状，所述矩菱柱体形状包括：与所述上表面平行的长度尺寸；与所述长度尺寸垂直的高度尺寸；以及与所述长度尺寸和所述高度尺寸垂直的宽度尺寸，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及所述鳍片的所述长度尺寸具有第一端和第二端，每个所述鳍片具有连接至所述衬底的上表面的底表面和与所述底表面相对的顶表面；绝缘体，覆盖所述鳍片的所述第一端，每个所述鳍片具有在所述底表面和所述顶表面之间的侧面，所述绝缘体覆盖所述鳍片的所述第一端的所述顶表面和所述侧面；第一导体，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及第二导体，电连接至所述鳍片的所述第二端，所述第二导体电连接至所述鳍片的所述第二端的所述顶表面；所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
本文还公开了一种形成反熔丝结构的方法，包括：构图衬底上的多个平行的导电鳍片，每个鳍片具有第一端和第二端；在所述鳍片上形成绝缘体；在所述鳍片的所述第一端之上的所述绝缘体上形成第一导体，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；从所述鳍片的所述第二端移除所述绝缘体，以暴露所述鳍片的所述第二端；以及在所述鳍片的所述第二端上形成第二导体；所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
本文还公开了一种形成反熔丝结构的方法，包括：构图衬底上的多个平行的导电鳍片，以便每个所述鳍片具有矩菱柱体形状，所述矩菱柱体形状包括：与上表面平行的长度尺寸；与所述长度尺寸垂直的高度尺寸；以及与所述长度尺寸和所述高度尺寸垂直的宽度尺寸，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及其中所述宽度尺寸与所述衬底的所述上表面接触，所述鳍片的所述长度尺寸具有第一端和第二端；在所述鳍片上形成绝缘体；在所述鳍片的所述第一端之上的所述绝缘体上形成第一导体，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；从所述鳍片的所述第二端移除所述绝缘体，以暴露所述鳍片的所述第二端；以及在所述鳍片的所述第二端上形成第二导体；所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
附图说明
为使本发明能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：
图1为本发明的实施例部分完成的集成电路结构的透视示意图。
图2为本发明的实施例部分完成的集成电路结构的透视示意图。
图3为本发明的实施例部分完成的集成电路结构的透视示意图。
图4为本发明的实施例部分完成的集成电路结构的透视示意图。
图5为本发明的实施例部分完成的集成电路结构的透视示意图。
图6为本发明的实施例部分完成的集成电路结构的透视示意图。
图7为本发明的实施例部分完成的集成电路结构的透视示意图。
图8为本发明的实施例已完成的集成电路结构的透视示意图。
图9为本发明的实施例已完成的集成电路结构的剖面示意图。
图10为本发明的实施例已完成的集成电路结构的剖面示意图。
图11为本发明的实施例部分完成的集成电路结构的透视示意图。
图12为本发明的实施例部分完成的集成电路结构的透视示意图。
图13为本发明的实施例部分完成的集成电路结构的透视示意图。
图14为本发明的实施例已完成的集成电路结构的透视示意图。
图15为本发明的实施例已完成的集成电路结构的剖面示意图。
图16显示本发明的方法实施例的流程示意图。
具体实施方式
将参考在附图中示例并在说明中详述的非限制实施例更全面地解释本发明的实施例及其各种特征和有利的细节。
如前文所述，对阵列修复或其它非易失性内存而言，反熔丝为具有价值的器件。目前现有技术的反熔丝典型为电容结构，在编程时将其断开。本公开示出一种鳍片型技术中的反熔丝结构，其利用了低编程电压的场强化。本实施例相容于常规鳍片型场效晶体管(FinFET)制程，其具有压缩的尺寸并需要低编程电压。
如图1-14所示，提供多个反熔丝结构。图8和9显示一个完成的结构。第一导体140设置于绝缘体120上。第一导体140与鳍片104的第一端108通过绝缘体120电绝缘。第二导体180电连接至导电鳍片104的第二端106。绝缘体120覆盖于鳍片104的第一端108。
每个鳍片104具有位于底表面114和顶表面116之间侧面118，且绝缘体120覆盖鳍片104的第一端108的顶表面116和侧面118。所述第二导体180电连接至鳍片104的第二端106的顶表面116和侧面118。
此外，第二导体180和第一导体140包括不同的材料。例如，第一导体140可以是沉积的多晶硅，而第二导体180可以是从所述鳍片104外延生长的材料。
在图9中更清楚地显示，绝缘体120具有在第二导体18和第一导体140之间施加预定的电压下足以击穿的厚度(足够薄)，并由此在第二导体180和第一导体140之间通过鳍片104形成不中断的电连接。例如，绝缘体120的厚度可为低于鳍片104的高度尺寸(H)的5％，或低于3％，或甚至低于1％。
如图10中所示，位于鳍片104的第一端108的拐角122的绝缘体120部分为该绝缘体120最易于击穿的部分。鳍片拐角122的几何形状有助于加热动作且促使绝缘体120击穿，其降低“熔断”反熔丝所需的电压量。通过降低“熔断”反熔丝所需的电压量，在此公开的实施例提供优于传统反熔丝结构的实质优点。
在图8和9中示出的结构可根据任何数目不同的制程而制造，其中之一图示于图1-9中。如图1所示，这些结构包括衬底100，其具有上表面102及设置在衬底100的上表面102上的多个平行的导电鳍片104。每个鳍片104具有连接至衬底100的上表面102的底表面114和与该底表面114相对的顶表面116。
每个鳍片104具有矩菱柱体形状，其包括与所述上表面102平行的长度尺寸(L)、与长度尺寸(L)垂直的高度尺寸(H)以及与长度尺寸(L)和高度尺寸(H)垂直的宽度尺寸(W)。长度尺寸(L)大于高度尺寸(H)，且高度尺寸(H)大于宽度尺寸(W)。鳍片104的长度尺寸(L)具有第二端106和第一端108。
鳍片104可通过使用任何数目的传统方法形成于衬底100上。例如，可沉积鳍片材料，在鳍片材料至上形成掩模，并根据在该掩模中显影的图形构图鳍片。相似地，可使用侧壁图像转移(SIT)制程构图鳍片材料。此制程为本技术领域中具通常知识者所熟知，在此并不讨论其细节(例如，请参阅美国专利No.7,265,013更多关于在衬底上形成鳍片的细节，在此通过引用并入其全部公开内容)。
鳍片104可由导电材料形成，例如金属、合金、多晶硅等，或者由随后掺杂杂质以形成导体的材料(例如硅)形成。例如，如果鳍片104由未掺杂的硅所形成，掺杂的杂质为例如锗、砷化镓及碳化硅，以便从第二端106到第一端108之间变为完全导电。
接着，如图2所示，在鳍片104的所有暴露的表面上形成绝缘体120。可使用任何一般的沉积技术(旋转涂布处理、浸入(immersion)处理等)将绝缘体120沉积在鳍片104上，或者将绝缘体120生长在鳍片104上(如氧化物等)。例如，可采用任何栅极绝缘体形成制程以在鳍片104上形成绝缘体120。
接着，如图3所示，一旦形成绝缘体120，在鳍片104的第二端106之上构图诸如任何可容易构图的有机光致抗蚀剂的掩模130。构件130可表示任何形式的掩模，且此掩模为本技术领域中具通常知识者所熟知。例如，可在所述结构上沉积有机光致抗蚀剂，暴露到特定波长的光，并接着显影已移除掩模130的选定部分。
通过在适当位置的掩模130，继续进行如图4所示的处理，在位于鳍片104的第一端108之上的绝缘体120上沉积或形成第一导体140。此导体140可包括任何先前所述的导体，且是保形的(confromal)以便其形成并保留在每个单独的鳍片104之间和之上。在一个实例中，导体140可包括保形多晶硅。
在形成第一导体140后，将掩模130移除，如图5所示，暴露位于鳍片104的第二半部106上的绝缘体120。接着，如图6图所示，施以化学清洗制程、蚀刻制程等步骤，将绝缘体120从鳍片104的第二端106上移除。移除绝缘体120的制程将依赖于绝缘体120的材料组成。应注意的是，绝缘体120仍然保留在鳍片104的第一端108上，并使得导电鳍片104与第一导体140电绝缘。
如图7所示，接下来邻近第一导体140形成绝缘侧壁170。应注意的是，绝缘侧壁会形成在第一导体140的所有表面上，而仅有一部分的绝缘侧壁170显示于图中，以降低附图的散乱程度。形成绝缘侧壁的制程为本技术领域中具通常知识者所熟知的技术。简言之，当形成侧壁结构时，将保形材料沉积在结构上，并且以选择性材料移除制程移除，从水平表面移除此材料的速率高于从垂直表面移除此材料的速率，由此将此材料留在垂直侧壁上。绝缘侧壁170内的绝缘材料可包括任何传统已知的绝缘体，例如氧化物、氮化物等，或任何先前所述的绝缘体。
在图8中，形成所述第二导体180。此导体可包括任何已知的导体材料(如前文中所述)，且于一个实施例中，可从鳍片104的导电材料上通过外延生长形成该导体。更明确地说，启动外延生长制程(于适当的生长环境下)从鳍片的暴露区域(未被所述第二导体140或侧壁间隔物160保护的鳍片104的第二端106)生长第二导体180。此相同的结构显示于第9图中的沿着鳍片104中的一个的长度方向(L)的剖面示意图。应注意的是，在图8和9中，由于导电的路径已被绝缘侧壁间隔物160和绝缘体120阻断，因此在第二导体180和第一导体140之间并不存在导电路径。如先前所述，图10显示在反熔丝被编程或熔断后，反熔丝结构的示意图，其中将足够的电压施加在所述第二导体180和第一导体140之间以熔断绝缘体120，由此允许导电路径形成于所述第二导体180和第一导体140之间。
如先前所述，可借着使用数个不同的制程步骤以达到以下所述的最终结构。可替换的制程之一图示于图11-14中。更明确地说，图11系取自图6的结构，并且在第一导体140上形成掩模200(例如以上所揭露的任何一掩模)。接着，在图12中，采用以上所述的任何制程步骤形成第二导体180。接着，在图13中，移除掩模200。如图13所示，掩模200覆盖第一导体140上，足以在第二导体180和第一导体140之间产生间隙。接着，如图14图所示，将较大的保形绝缘体230沉积在整个结构上。在图15的剖面示意图可详细地看出，保形绝缘体230避免第二导体180和第一导体140之间的电连接。此熔丝亦可通过相似的方式熔断或编程，如第10图所示。
如图16中的流程图所示，形成反熔丝结构的方法起始于步骤300，通过构图衬底上的多个平行的导电鳍片。如上文中所述控制此制程步骤，使得每个鳍片具有矩菱柱体形状(三维的细长方块形状)，其包括与衬底的上表面平行的长度尺寸、与长度尺寸垂直的高度尺寸，以及与长度尺寸和高度尺寸垂直的宽度尺寸(W)。此矩菱柱体形状为薄且细长的，因此长度尺寸大于高度尺寸，且高度尺寸大于宽度尺寸(W)。宽度尺寸(W)与衬底的上表面接触，且鳍片的长度尺寸具有第二端和第一端。
在步骤302中，该方法在鳍片上形成绝缘体，并且在步骤304中，在鳍片的“第一”端之上的绝缘体上形成导体(“第一”导电体)。第一导电体与鳍片结构的第一端通过该绝缘体电绝缘。接着，在步骤306中，该方法从鳍片的第二端移除绝缘体，以暴露鳍片的第二端。在步骤308中，该方法在暴露的鳍片的“第二端”上形成不同的导体(“第二”导电体)。
所形成的结构为反熔丝，在进行编程或熔断前为绝缘体，此后变成为永久导体。因此，当施加预定的电压于该第二导体和第一导体之间时，位于第一导电体下方的绝缘体具有足以击穿的厚度。当施加此足够的“预定”电压时，击穿此绝缘层会通过鳍片结构在第二导体和第一导体之间而形成未被阻断的电连接。
因此，本公开示出用于鳍片技术的一种反熔丝结构，其利用场增强的优点而降低编程电压。本实施例与传统鳍片型场效晶体管(FinFET)制程兼容，具有压缩的尺寸，并符合低编程电压的要求。位于鳍片结的第一端的拐角的绝缘体的部分为此绝缘体最容易击穿的部分。该鳍片的拐角的几何形状有利于加热作用，并促使绝缘体击穿，此降低了熔断反熔丝所需的电压量。通过降低熔断反熔丝所需的电压量，本实施例于此提供优于传统反熔丝结构的实质优点。
以上最终集成电路芯片可依制造者分成原料芯片的形式(亦即，以单一芯片上具有多个未封装的芯片)成为裸晶粒、或分成封装的型式。于后者的情况，此芯片被安装于单芯片封装体中(例如具有接脚的塑料载板，其固定于母板或更高阶的载板上)或于多芯片封装体中(例如陶瓷衬底，其具有表面互连或隐埋互连于其一或二个表面上)。于上述任一情况下，此芯片与其它芯片、分立电路组件、和/或其它信号处理器件集成而作为：(a)中间产品的一部分，例如母板；或者(b)终端产品的一部分。此终端产品可为任何产品，其包括集成电路芯片，其范围从玩具和其它低阶应用到先进的计算机产品，具有显示器、键盘或其它输入器件、及中央处理器。
应了解的是，在下文申请专利范围中对应的结构、材料、动作和所有对等的器件附加功能或手段附加功能构件意欲包含任何结构、材料或结合其它特定要求保护的组件以实施功能的动作。此外，应了解的是，本发明的上述公开的目的在于以图式示范及说明，然其并非用以公开的形式详尽或限定本发明的范围。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的修改与变化。选择和描述实施例以最佳地解释本发明和实际应用的原理，并且通过具有适于所构思的用途的各种修改的各种实施例而使其它所属技术领域中具有通常知识者了解本发明。在上述公开中省略公知的构成要素和制程技术，以不致使本发明发生不必要的混淆。
最后，亦应了解的是，于上述公开中所使用的术语仅仅为了描述特定实施例的目的，但非意欲限定本发明。例如，在此所使用的单数型式“一”、“一个”和“这个”亦应包含复数的型式，除非于内文中做出相反的表述。更有甚者，当使用于说明书中时，在此所使用的词汇“包括”、“包含”和/或“并入”是说明特征、整数、步骤、操作、组件和/或构成要素的存在状态，然并非排除该特征、整数、步骤、操作、组件、构成要素和/或上述任意组合的存在或附加。
工业适用性
本发明适用于制造集成电路器件。

Claims (25)

1.一种反熔丝结构，包括：
衬底(100)；
多个平行的导电鳍片(104)，设置在所述衬底上，每个所述鳍片具有第一端(108)和第二端(106)；
绝缘体(120)，覆盖所述鳍片的所述第一端；
第一导体，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及
第二导体(180)，电连接至所述鳍片的所述第二端；
所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
2.根据权利要求1的反熔丝结构，其中所述绝缘体沿所述鳍片的侧壁(118)和顶部(116)设置。
3.根据权利要求1的反熔丝结构，其中所述绝缘体的所述厚度包括低于所述鳍片的高度(H)的5％的尺寸。
4.根据权利要求1的反熔丝结构，其中所述第二导体和所述第一导体包括不同的材料。
5.根据权利要求1的反熔丝结构，其中所述第二导体包括从所述鳍片外延生长的材料。
6.一种反熔丝结构，包括：
衬底(100)，具有上表面(102)；
多个平行的导电鳍片(104)，设置在所述衬底的所述上表面上，每个所述鳍片具有矩菱柱体形状，所述矩菱柱体形状包括：
与所述上表面平行的长度尺寸(L)；
与所述长度尺寸垂直的高度尺寸(H)；以及
与所述长度尺寸和所述高度尺寸垂直的宽度尺寸(W)，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及其中所述宽度尺寸与所述衬底的所述上表面接触，所述鳍片的所述长度尺寸具有第一端(108)和第二端(106)；
绝缘体(120)，覆盖所述鳍片的所述第一端；
第一导体(140)，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及
第二导体(180)，电连接至所述鳍片的所述第二端；
所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
7.根据权利要求6的反熔丝结构，其中所述绝缘体沿所述鳍片的侧壁(118)和顶部(116)设置。
8.根据权利要求16的反熔丝结构，其中所述绝缘体的所述厚度包括低于所述鳍片的高度尺寸的5％的尺寸。
9.根据权利要求6的反熔丝结构，其中所述第二导体和所述第一导体包括不同的材料。
10.根据权利要求6的反熔丝结构，其中所述第二导体包括从所述鳍片外延生长的材料。
11.一种反熔丝结构，包括：
衬底(100)，具有上表面(102)；
多个平行的导电鳍片(104)，设置在所述衬底的所述上表面上，每个所述鳍片具有矩菱柱体形状，所述矩菱柱体形状包括：
与所述上表面平行的长度尺寸(L)；
与所述长度尺寸垂直的高度尺寸(H)；以及
与所述长度尺寸和所述高度尺寸垂直的宽度尺寸(W)，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及所述鳍片的所述长度尺寸具有第一端(108)和第二端(106)，每个所述鳍片具有连接至所述衬底的上表面的底表面(114)和与所述底表面相对的顶表面(116)；
绝缘体(120)，覆盖所述鳍片的所述第一端，每个所述鳍片具有在所述底表面和所述顶表面之间的侧面(118)，所述绝缘体覆盖所述鳍片的所述第一端的所述顶表面和所述侧面；
第一导体(140)，设置在所述绝缘体上，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；以及
第二导体(180)，电连接至所述鳍片的所述第二端，所述第二导体电连接至所述鳍片的所述第二端的所述顶表面；
所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
12.根据权利要求11的反熔丝结构，其中所述绝缘体沿所述鳍片的侧壁(118)和顶部(116)设置。
13.根据权利要求11的反熔丝结构，其中所述绝缘体的所述厚度包括低于所述鳍片的高度尺寸的5％的尺寸。
14.根据权利要求11的反熔丝结构，其中所述第二导体和所述第一导体包括不同的材料。
15.根据权利要求11的反熔丝结构，其中所述第二导体包括从所述鳍片外延生长的材料。
16.一种形成反熔丝结构的方法，包括：
构图衬底(100)上的多个平行的导电鳍片(104)，每个鳍片具有第一端(108)和第二端(106)；
在所述鳍片上形成绝缘体(120)；
在所述鳍片的所述第一端之上的所述绝缘体上形成第一导体(140)，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；
从所述鳍片的所述第二端移除所述绝缘体，以暴露所述鳍片的所述第二端；以及
在所述鳍片的所述第二端上形成第二导体(180)；
所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
17.根据权利要求16的方法，其中形成所述绝缘体包括沿所述鳍片的侧壁(118)和顶部(116)设置所述绝缘。
18.根据权利要求16的方法，其中形成所述绝缘体包括将所述绝缘体形成到低于所述鳍片的高度(H)的5％的厚度尺寸的制程。
19.根据权利要求16的方法，其中形成所述第二导体和形成所述第一导体包括使用不同的材料的制程。
20.根据权利要求16的方法，其中形成所述第二导体包括从所述鳍片外延生长所述第二导体。
21.一种形成反熔丝结构的方法，包括：
构图衬底(100)上的多个平行的导电鳍片(104)，以便每个所述鳍片具有矩菱柱体形状，所述矩菱柱体形状包括：
与上表面平行的长度尺寸(L)；
与所述长度尺寸垂直的高度尺寸(H)；以及
与所述长度尺寸和所述高度尺寸垂直的宽度尺寸(W)，所述长度尺寸大于所述高度尺寸，且所述高度尺寸大于所述宽度尺寸，以及其中所述宽度尺寸与所述衬底的所述上表面接触，所述鳍片的所述长度尺寸具有第一端(108)和第二端(106)；
在所述鳍片上形成绝缘体(120)；
在所述鳍片的所述第一端之上的所述绝缘体上形成第一导体(140)，所述第一导体与所述鳍片的所述第一端通过所述绝缘体绝缘；
从所述鳍片的所述第二端移除所述绝缘体，以暴露所述鳍片的所述第二端；以及
在所述鳍片的所述第二端上形成第二导体(180)；
所述绝缘体具有在所述第二导体和第一导体之间施加预定电压时足以击穿的厚度，以及由此在所述第二导体和所述第一导体之间通过所述鳍片形成未被阻断的电连接。
22.根据权利要求21的方法，其中形成所述绝缘体包括沿所述鳍片的侧壁(118)和顶部(116)设置所述绝缘。
23.根据权利要求21的方法，其中形成所述绝缘体包括将所述绝缘体形成到低于所述鳍片的高度(H)的5％的厚度尺寸的制程。
24.根据权利要求21的方法，其中形成所述第二导体和形成所述第一导体包括使用不同的材料的制程。
25.根据权利要求21的方法，其中形成所述第二导体包括从所述鳍片外延生长所述第二导体。
CN201080034271.9A 2009-08-10 2010-08-04 具有降低的编程电压的鳍片反熔丝 Active CN102473699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/538,381 US8030736B2 (en) 2009-08-10 2009-08-10 Fin anti-fuse with reduced programming voltage
US12/538,381 2009-08-10
PCT/US2010/044385 WO2011019562A2 (en) 2009-08-10 2010-08-04 Fin anti-fuse with reduced programming voltage

Publications (2)

Publication Number Publication Date
CN102473699A true CN102473699A (zh) 2012-05-23
CN102473699B CN102473699B (zh) 2014-07-09

Family

ID=43534176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080034271.9A Active CN102473699B (zh) 2009-08-10 2010-08-04 具有降低的编程电压的鳍片反熔丝

Country Status (7)

Country Link
US (1) US8030736B2 (zh)
JP (1) JP5480382B2 (zh)
CN (1) CN102473699B (zh)
DE (1) DE112010003252B4 (zh)
GB (1) GB2484634B (zh)
TW (1) TWI478310B (zh)
WO (1) WO2011019562A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456711A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
CN104508818A (zh) * 2012-07-10 2015-04-08 索泰克公司 反熔丝

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569116B2 (en) * 2011-06-28 2013-10-29 GlobalFoundries, Inc. Integrated circuit with a fin-based fuse, and related fabrication method
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
US8759184B2 (en) 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8609499B2 (en) 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US9431497B2 (en) 2013-05-21 2016-08-30 Globalfoundries Singapore Pte. Ltd. Transistor devices having an anti-fuse configuration and methods of forming the same
KR102109793B1 (ko) 2013-11-04 2020-05-13 삼성전자주식회사 반도체 소자
US20150194433A1 (en) * 2014-01-08 2015-07-09 Broadcom Corporation Gate substantial contact based one-time programmable device
US9165936B2 (en) * 2014-01-14 2015-10-20 Broadcom Corporation Dummy end-gate based anti-fuse device for finFET technologies
KR102150869B1 (ko) 2014-04-03 2020-09-02 삼성전자 주식회사 퓨즈 구조체 및 이를 포함하는 반도체 장치
CN104979362B (zh) 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9293221B1 (en) 2015-02-26 2016-03-22 International Business Machines Corporation Three terminal fuse with FinFET
US9768276B2 (en) 2015-04-23 2017-09-19 International Business Machines Corporation Method and structure of forming FinFET electrical fuse structure
EP3205491B1 (en) * 2016-02-09 2020-07-08 Airbus Defence and Space SA Method for manufacturing a stiffened panel made from composite material
US10008507B2 (en) 2016-04-14 2018-06-26 International Business Machines Corporation Metal FinFET anti-fuse
US9852982B1 (en) 2016-06-22 2017-12-26 Globalfoundries Inc. Anti-fuses with reduced programming voltages
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
US9929091B2 (en) 2016-08-25 2018-03-27 International Business Machines Corporation Vertical fuse structures
US9831254B1 (en) 2016-09-22 2017-11-28 International Business Machines Corporation Multiple breakdown point low resistance anti-fuse structure
US11843035B2 (en) * 2020-12-21 2023-12-12 Micron Technology, Inc. Transistor interface between gate and active region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023441A1 (en) * 2002-08-01 2004-02-05 Trivedi Jigish D. Edge intensive antifuse and method for making the same
CN1694262A (zh) * 2004-01-28 2005-11-09 国际商业机器公司 使用finfet技术形成多种器件宽度的方法和结构
CN1714439A (zh) * 2002-12-20 2005-12-28 国际商业机器公司 用于finfet和cmos器件的集成反熔断器结构
CN1758434A (zh) * 2004-10-08 2006-04-12 国际商业机器公司 鳍片型反熔丝

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US6069064A (en) * 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
DE10043215C1 (de) * 2000-09-01 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse
JP2004185091A (ja) * 2002-11-29 2004-07-02 Matsushita Electric Ind Co Ltd 携帯端末装置
US7087499B2 (en) * 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
JP4668711B2 (ja) * 2004-07-14 2011-04-13 オセ−テクノロジーズ ビーブイ カスタマイズ可能なプリントメディアの定義
CN2766380Y (zh) 2004-12-10 2006-03-22 富士康(昆山)电脑接插件有限公司 电连接器
KR100668962B1 (ko) 2004-12-30 2007-01-12 동부일렉트로닉스 주식회사 전압 분배 저항 및 이를 구비한 반도체 소자
KR100620705B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
US20070029576A1 (en) * 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
US7265013B2 (en) * 2005-09-19 2007-09-04 International Business Machines Corporation Sidewall image transfer (SIT) technologies
US7763932B2 (en) * 2006-06-29 2010-07-27 International Business Machines Corporation Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices
JP2008172103A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及びその製造方法
JP2008311409A (ja) * 2007-06-14 2008-12-25 Elpida Memory Inc 半導体装置及びその製造方法
US8274132B2 (en) * 2008-02-14 2012-09-25 Infineon Technologies Ag Electrical device and fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023441A1 (en) * 2002-08-01 2004-02-05 Trivedi Jigish D. Edge intensive antifuse and method for making the same
CN1714439A (zh) * 2002-12-20 2005-12-28 国际商业机器公司 用于finfet和cmos器件的集成反熔断器结构
CN1694262A (zh) * 2004-01-28 2005-11-09 国际商业机器公司 使用finfet技术形成多种器件宽度的方法和结构
CN1758434A (zh) * 2004-10-08 2006-04-12 国际商业机器公司 鳍片型反熔丝

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456711A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
CN103456711B (zh) * 2012-06-05 2016-03-23 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
CN104508818A (zh) * 2012-07-10 2015-04-08 索泰克公司 反熔丝
CN104508818B (zh) * 2012-07-10 2018-06-12 索泰克公司 反熔丝

Also Published As

Publication number Publication date
CN102473699B (zh) 2014-07-09
GB201202057D0 (en) 2012-03-21
JP5480382B2 (ja) 2014-04-23
WO2011019562A2 (en) 2011-02-17
GB2484634B (en) 2014-02-05
GB2484634A (en) 2012-04-18
TW201133760A (en) 2011-10-01
DE112010003252T5 (de) 2013-01-03
TWI478310B (zh) 2015-03-21
US8030736B2 (en) 2011-10-04
WO2011019562A3 (en) 2011-05-05
DE112010003252B4 (de) 2015-12-03
US20110031582A1 (en) 2011-02-10
JP2013502073A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
CN102473699B (zh) 具有降低的编程电压的鳍片反熔丝
CN103811554B (zh) 半导体器件及其制造方法
US10229929B2 (en) Semiconductor memory devices including protrusion pads
US8471296B2 (en) FinFET fuse with enhanced current crowding
CN109817618A (zh) 互补场效应晶体管中的外延结构
KR102150965B1 (ko) 반도체 소자 및 그 제조 방법
TWI685110B (zh) 具有非主動鰭片之半導體裝置及其製造方法
CN106024784B (zh) 包括场效应晶体管的半导体装置
KR20110102738A (ko) 수직 채널 트랜지스터 및 그의 제조방법
CN105742288B (zh) 与闪速存储器集成的梳形电容器
WO2006121828A2 (en) One time programmable memory cell
US20150162532A1 (en) Wrap around phase change memory
CN103545338B (zh) 具有热局限间隔物的存储装置及其制造方法
US20220336736A1 (en) Phase-change memory
US20150123068A1 (en) Fin-type memory
CN102479684A (zh) 薄膜电阻器及其制造方法
US11329225B2 (en) Memory cell comprising a phase-change material
CN104241246A (zh) 电熔丝结构及其形成方法、半导体器件及其形成方法
CN103681465B (zh) 半导体器件的形成方法
TWI733044B (zh) 具有改良之可程式性之單次可程式化單元
KR101375773B1 (ko) 선택 소자가 필요없는 수직형 저항 변화 메모리 소자 및 그 제조방법
CN111916423A (zh) 反熔丝存储单元及其形成方法
TWI803204B (zh) 具有合併主動區的記憶體元件及其製備方法
US20230180470A1 (en) Memory device having merged active area
US20230180469A1 (en) Method for manufacturing memory device having merged active area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171024

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171024

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right