DE102008031309B4 - Halbleiterbauteil und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008031309B4
DE102008031309B4 DE102008031309A DE102008031309A DE102008031309B4 DE 102008031309 B4 DE102008031309 B4 DE 102008031309B4 DE 102008031309 A DE102008031309 A DE 102008031309A DE 102008031309 A DE102008031309 A DE 102008031309A DE 102008031309 B4 DE102008031309 B4 DE 102008031309B4
Authority
DE
Germany
Prior art keywords
forming
phase change
source
material layer
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008031309A
Other languages
English (en)
Other versions
DE102008031309A1 (de
Inventor
Byung Ho Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008031309A1 publication Critical patent/DE102008031309A1/de
Application granted granted Critical
Publication of DE102008031309B4 publication Critical patent/DE102008031309B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren, umfassend: Ausbilden eines Transistors auf einem Wafer, wobei der Transistor (10) ein Gate und erste und zweite Source/Drain-Gebiete enthält, die auf abgewandten Seiten des Gate ausgebildet sind; und dann Ausbilden einer Isolationsschicht auf dem Transistor (10); und dann Ausbilden eines ersten Kontaktlochs (20) und eines zweiten Kontaktlochs (30) in der Isolationsschicht, die das erste Source/Drain-Gebiet freilegen; und dann Ausbilden einer Phasenwechselmaterialschicht (31) in dem zweiten Kontaktloch (30); und dann Ausbilden von wenigstens ersten und zweiten Kontaktanschlüssen jeweils im ersten Kontaktloch und im zweiten Kontaktloch, wobei die ersten und zweiten Kontaktanschlüsse elektrisch mit dem ersten Source/Drain-Gebiet verbunden sind, wobei das Phasenwechselmaterial angepasst ist, um die elektrische Verbindung zwischen den ersten Source/Drain-Gebieten und dem ersten Kontaktanschluss gemäß einer erfassten Temperaturänderung wahlweise zu unterbrechen.

Description

  • Die vorliegende Anmeldung beansprucht die Priorität an der koreanische Patentanmeldung-Nr. 10-2007-0066923 (eingereicht am 04. Juli 2007).
  • HINTERGRUND
  • Auf Grund der Anforderung, eine hohe Integration zu erzielen, können Halbleiterbauteile in kleinen Größen gestaltet sein. Auf Grund dieser Anforderung können aber Bauteildefekte entstehen, die durch die Erzeugung von Hitze verursacht sind. Zum Beispiel können Probleme wie ein Metallkurzschluss oder die Bildung eines Hohlraums durch Hitze verursacht werden, die auf Grund des beim Betrieb des Halbleiterbauteils anlegten Stroms/der angelegten Spannung erzeugt wird. Da eine Bauteilfunktion vollständig verloren geht und eine Wiederherstellung auf Grund solcher Probleme unmöglich ist, sollte bei der Herstellung des Halbleiterbauteils immer eine Qualitätsprüfung durchgeführt werden. Da aber die strukturelle Gestaltung mehrerer Metallmaterialien oder eines Materials geändert werden muss, um bei der Herstellung des Halbleiterbauteils einer Qualitätsprüfung unterzogen werden zu können, werden viele Ressourcen an Mensch und Material verschwendet. Selbst in diesem Fall sollte eine Qualitätsprüfung zur Untersuchung der Elektromigrations-(EM)-Eigenschaften oder der Stressmigrations-(SM)-Eigenschaften durchgeführt werden, um ein Halbleiterbauteil von guter Qualität zu erzeugen. Letztlich kann es erforderlich sein, die Stabilität des Bauteils gegenüber der in dem Bauteil erzeugten Hitze sicherzustellen.
  • In der US 2005/0184282 A1 ist ein Transistor beschrieben, dessen Source/Drain-Anschluss mit einer oberhalb einer Isolationsschicht angeordneten Elektrode verbunden ist. Zur Verbindung zwischen Source/Drain-Gebiet und Elektrode sind versetzt zueinander angeordnete Kontaktlöcher innerhalb der Isolationsschicht vorgesehen, zwischen denen ein Phasenwechselmaterial angeordnet ist.
  • In der US 2006/0113520 A1 ist ein Transistor dargestellt, dessen Source/Drain-Gebiete an jeweilige Elektroden oberhalb einer Isolationsschicht angeschlossen sind. In die gestapelten Kontaktlöcher eines der Source/Drain-Gebiete ist ein Phasenwechselmaterial eingebettet.
  • ZUSAMMENFASSUNG
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben, das ein Phasenwechselmaterial verwendet, um das Bauteil zu schützen.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben, das angepasst ist, um einen Bauteildefekt und einen Bauteilausfall auf Grund der Hitze des Halbleiterbauteils zu verhindern.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil und eine Verfahren zur Herstellung desselben, das angepasst ist, um einen schnellen Stromanstieg auf Grund von Hitze zu erfassen und der ebenso angepasst ist, um eine Schaltung bei einem schnellen Stromanstieg zu unterbrechen, indem ein Phasenwechselmaterial (Phase Change Material) innerhalb oder außerhalb einer im Halbleiterbauteil betriebenen Zelle abgeschieden wird.
  • Ausführungsformen beziehen sich auf ein Verfahren zum Herstellen eines Halbleiterbauteils, das wenigstens einen der folgenden Schritte aufweisen kann: Ausbilden eines Transistors auf und/oder über einem Wafer; und dann Ausbilden einer Isolierschicht auf und/oder über dem Transistor; und dann Ausbilden eines ersten Kontaktlochs und eines zweiten Kontaktlochs in der Isolierschicht zur elektrischen Verbindung eines Source/Drain-Gebiets einer Seite von Source/Drain-Gebieten, die an abgewandten Seiten des Transistors ausgebildet sind; und dann Ausbilden einer Phasenwechselmaterialschicht, die wahlweise die elektrische Verbindung gemäß einer Temperaturänderung unterbricht, indem ein Phasenwechselmaterial in dem zweiten Kontaktloch abgeschieden wird; und dann Vergraben eines leitfähigen Materials im ersten Kontaktloch und im zweiten Kontaktloch.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil, das zumindest eines von Folgendem enthalten kann: einen Transistor; eine erste Elektrodenleitung, die mit einem Gate des Transistors verbunden ist; eine zweite Elektrodenleitung, die mit dem Drain des Transistors verbunden ist; und erste und zweite Kontaktanschlüsse, die die zweite Elektrodenleitung mit dem Drain parallel zueinander verbinden; und einen Schaltungsunterbrecher, der auf dem zweiten Kontaktanschluss ausgebildet ist, wobei der Schaltungsunterbrecher angepasst ist, um die elektrische Verbindung zwischen der zweiten Elektrodenleitung und dem Drain gemäß der Temperaturänderung zu unterbrechen.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauteil, das zumindest eines vom Folgendem enthalten kann: einen auf und/oder über einem Wafer ausgebildeten Transistor; eine Isolierschicht, die auf und/oder über dem Transistor ausgebildet ist; ein erstes Kontaktloch und ein zweites Kontaktloch, die in der Isolierschicht so ausgebildet sind, dass sie in einem oberen Bereich eines Source/Drain-Gebiets einer Seite von Source/Drain-Gebieten, die an abgewandten Seiten des Transistors ausgebildet sind, nebeneinander liegen; eine obere Elektrode, die am oberen Bereich eines jeden der Kontaktlöcher ausgebildet ist, um elektrisch mit dem Source/Drain-Gebiet einer Seite verbunden zu sein; und eine im zweiten Kontaktloch ausgebildete Phasenwechselmaterialschicht, um wahlweise die elektrische Verbindung über das zweite Kontaktloch gemäß einer Temperatur zu unterbrechen.
  • ZEICHNUNGEN
  • Das Beispiel von 1 veranschaulicht ein Halbleiterbauteil gemäß Ausführungsformen.
  • BESCHREIBUNG
  • Im Folgenden wird nun detailliert auf die Ausführungsformen eingegangen, wobei Beispiele davon in den begleitenden Zeichnungen veranschaulicht sind. Wenn immer möglich werden dieselben Bezugszahlen in den Zeichnungen zur Referenzierung gleicher oder ähnlicher Teile verwendet. Die Gestaltung und die Wirkung der Ausführungsformen werden mit Bezugnahme auf die begleitenden Zeichnungen beschrieben. Die Gestaltung und die Wirkung der in den Zeichnungen veranschaulichten und beschriebenen Ausführungsformen werden als wenigstens ein Beispiel beschrieben, und die technische Idee, die wesentliche Gestaltung und die Wirkung solcher Ausführungsformen sind nicht darauf beschränkt.
  • Wie in einem Beispiel veranschaulicht, kann die Einheitszelle des Halbleiterbauteils gemäß den Ausführungsformen eine Struktur aufweisen, bei der ein Transistor mit zwei Elektrodenleitungen verbunden ist. Obwohl die beiden Elektrodenleitungen eine Wortleitung und eine Bitleitung aufweisen können, wie hier veranschaulicht, ist das nicht darauf beschränkt. Die Elektrodenleitungen können aus wenigstens einem von Al und Cu hergestellt sein. Die Wortleitung kann elektrisch mit einem Gate des Transistors verbunden sein und die Bitleitung kann elektrisch mit einem Drain oder einer Source des Transistors verbunden sein. Wie im Beispiel veranschaulicht, kann der Drain mit der Bitleitung verbunden sein. Die Bitleitung und der Drain können miteinander elektrisch parallelgeschaltet sein. Das heißt, ein erster Kontaktanschluss kann für die elektrische Verbindung zwischen der Bitleitung und dem Drain vorgesehen sein, und ein zweiter Kontaktanschluss, der mit dem ersten Kontaktanschluss parallelgeschaltet ist, kann weiterhin als weiterer Kontaktanschluss für eine elektrische Verbindung zwischen der Bitleitung und dem Drain vorgesehen sein.
  • Die Zelle gemäß den Ausführungsformen kann weiterhin einen Schaltungsunterbrecher aufweisen, der unter dem zweiten Kontaktanschluss angeordnet ist, um die elektrische Verbindung zwischen der Bitleitung und dem Drain gemäß einer Temperaturänderung im Bauteil zu unterbrechen. Dementsprechend kann der Schaltungsunterbrecher elektrisch mit der Bitleitung verbunden sein. Der Schaltungsunterbrecher gemäß Ausführungsformen kann aus einem oder mehreren Phasenwechselmaterialien gebildet sein. In Ausführungsformen kann ein Phasenwechselmaterial zum Einsatz kommen, das seine Phase entsprechend einer Temperaturänderung (Hitze) verändert, um den Eigenwiderstand zu variieren.
  • Das Phasenwechselmaterial kann aus einer Verbindung gebildet sein, wie wenigstens eines aus Ge-Sb-Te, Ge-Te, Sb-Te, einem Element der fünften Gruppe Sb-Te, einem Element der sechsten Gruppe Sb-Te, das wenigstens eines von Germanium (Ge), Antimon (Sb) und Tellur (Te) enthält.
  • Wie oben beschrieben, kann gemäß Ausführungsformen der Kontaktanschluss mit einem aus dem Phasenwechselmaterial gebildeten Schaltungsunterbrecher weiterhin parallel zwischen der Bitleitung und dem Drain angebracht sein, wodurch ein Bauteildefekt oder Ausfall durch eine Temperaturänderung auf Grund von Hitze verhindert wird. Inzwischen kann der Schaltungsunterbrecher weiterhin ein Nitrid-basiertes Heizmaterial aufweisen, das an einem oberen Bereich und an einem unteren Bereich des Phasenwechselmaterials ausgebildet ist, um das Phasenwechselmaterial abzudecken oder zu umschließen.
  • Wie im Beispiel von 1 veranschaulicht, kann die Einheitszelle gemäß Ausführungsformen einen Transistor 10 enthalten, der auf und/oder über einem Wafer ausgebildet ist. Eine Isolationsschicht mit einer Vielzahl an Kontaktlöchern 20 und 30 kann auf und/oder über dem Transistor 10 angeordnet sein. Kontaktlöcher 20 und 30 können in der Isolationsschicht ausgebildet sein, um die Source-/Drain-Gebiete elektrisch mit Metallelektroden 40 zu verbinden, die später auf einem oberen Bereich der Kontaktlöcher 20 und 30 ausgebildet werden. Die Source/Drain-Gebiete können an abgewandten Seiten neben dem Gate von Transistor 10 ausgebildet sein. Das erste Kontaktloch 20 und das zweite Kontaktloch 30 können in einem Source/Drain-Gebiet unter den Source/Drain-Gebieten ausgebildet sein, die an den abgewandten Seiten des Gates ausgebildet sind. Eine Metallelektrode 40 kann an jedem Kontaktloch 20 oder 30 angeordnet sein kann und kann elektrisch mit dem Source/Drain-Gebiet verbunden sein, das unter einem unteren Bereich des entsprechenden Kontaktlochs 20 und 30 angeordnet ist.
  • Eine Phasenwechselmaterialschicht 31 kann im zweiten Kontaktloch 30 ausgebildet sein. Die Phasenwechselmaterialschicht 31 kann ihren Zustand ändern, um die elektrische Verbindung über das zweite Kontaktloch 30 wahlweise zu unterbrechen, als Ergebnis einer Änderung in einer erfassten oder gemessenen Temperatur. Zum Beispiel, wenn die Temperatur eine bestimmte Zeitspanne gleich oder über einem bestimmten Niveau bleibt, oder wenn die Temperatur einfach ansteigt, um gleich oder höher als ein bestimmtes Niveau zu sein, wird ein Widerstandswert des Phasenwechselmaterials gesenkt und Strom fließt durch das zweite Kontaktloch 30, wodurch die Schaltung unterbrochen wird. Wenn aber die Temperatur später wieder sinkt, steigt der Widerstandswert des Phasenwechselmaterials an, um den Strom zu unterbrechen, der durch das zweite Kontaktloch 30 fließt. Dementsprechend wird die Schaltung eingeschaltet. Die Phasenwechselmaterialschicht 31 kann aus einem Phasenwechselmaterial gebildet sein, wie einer Verbindung wie Ge-Sb-Te, Ge-Te, Sb-Te, einem Element der fünften Gruppe Sb-Te, einem Element der sechsten Gruppe Sb-Te, das wenigstens eines von Germanium (Ge), Stibium (Sb) und Tellur (Te) enthält. Darüber hinaus können Nitrid-basierte Heizmaterialien an einem oberen Bereich und einem unteren Bereich der Phasenwechselmaterialschicht 31 ausgebildet sein, um die Phasenwechselmaterialschicht 31 zu bedecken. Das Heizmaterial kann aus einem Nitrid wie TiN gebildet sein.
  • Ein Verfahren zum Herstellen der Einheitszelle eines Halbleiterbauteils mit der obigen Gestaltung gemäß den Ausführungsformen wird wie folgt erläutert. Zuerst wird ein Transistor mit Source/Drain-Gebieten, einer Bauteil-Isolationsschicht, einem Gate, einem Spacer und Ähnlichem auf und/oder über einem Wafer ausgebildet. Eine Isolationsschicht kann dann auf und/oder über dem Transistor ausgebildet sein. Die Isolationsschicht kann zum Beispiel ausgebildet sein, indem ein Oxidmaterial abgeschieden wird. Ein Photolackmuster kann dann auf und/oder über der Isolationsschicht ausgebildet sein. Eine Vielzahl an Kontaktlöchern kann dann ausgebildet werden, indem ein Teil der Isolationsschicht mit Hilfe des Photolackmusters als Maske entfernt wird. Die Kontaktlöcher können dann in den Source/Drain-Gebieten an den abgewandten Seiten des Transistors ausgebildet werden. Im Besonderen können zwei beabstandete nebeneinander liegende Kontaktlöcher auf demselben Source/Drain-Gebiet gebildet werden. Ein Phasenwechselmaterial, das seinen Zustand (Widerstandswert) gemäß einer Temperaturänderung verändert, wird in einem der beiden Kontaktlöcher abgeschieden, die nebeneinander in dem Source/Drain-Gebiet einer Seite ausgebildet sind. Darüber hinaus kann ein Heizmaterial weiterhin an einem unteren Bereich und/oder einem oberen Bereich des Phasenwechselmaterials ausgebildet werden. In diesem Fall kann eine untere Heizmaterialschicht gebildet werden, bevor das Phasenwechselmaterial abgeschieden wird. Nachdem das Phasenwechselmaterial auf und/oder über der unteren Heizmaterialschicht abgeschieden ist, kann eine obere Heizmaterialschicht dann auf und/oder über der Phasenwechselmaterialschicht gebildet werden. Die Heizmaterialschicht kann aus einem Nitrid-basierten Material, das TiN enthält, gebildet sein.
  • Nachdem das Phasenwechselmaterial abgeschieden ist, einschließlich der Heizmaterialschichten, können dann die Metallbarriereschichten auf und/oder über den Innenwandflächen der Kontaktlöcher gebildet werden. Ein leitfähiges Material kann dann in den Kontaktlöchern und auf und/oder über den Metallbarriereschichten vergraben werden. Die Metallbarriereschichten können dazu dienen, einen Angriff auf Grund eines Prozessgases zu verhindern, das bei der Abscheidung verwendet wird und auch um die Verbindungsstärke zwischen den Schichten zu verbessern. Schließlich kann dann eine Metallelektrode an einem oberen Bereich eines freigelegten Bereichs des Kontaktlochs gebildet werden.
  • Wie oben beschrieben, kann gemäß den Ausführungsformen ein Phasenwechselmaterial innerhalb oder außerhalb der Zelle abgeschieden werden, die gerade im Bauteil betrieben wird, um einen durch Hitze verursachten Bauteildefekt und Bauteilausfall zu verhindern. Es kann ein schneller Stromanstieg auf Grund von Hitze mit Hilfe des Phasenwechselmaterials erfasst werden und ebenso kann die Schaltung bei einem schnellen Stromanstieg vorab unterbrochen werden. Da das Phasenwechselmaterial gemäß den Ausführungsformen verwendet wird, ist es einfacher, eine auf Grund eines Stromanstiegs unterbrochene Schaltung wiederherzustellen. Da kein Bedarf besteht, Elektromigrations-(EM)-Eigenschaften oder Stress-Migrations-(SM)-Eigenschaften durch die Qualitätsprüfung wiederherzustellen, ist es einfach zu erkennen, ob ein Bauteil innerhalb des gewünschten Temperaturbereichs eine gute Qualität besitzt. Es ist auch möglich, die Ressourcen an Mensch und Material zu verringern, die gemäß der Qualitätsprüfung zum Einsatz kommen, die erforderlich sind, um ein Halbleiterbauteil in guter Qualität zu verwirklichen.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (18)

  1. Verfahren, umfassend: Ausbilden eines Transistors auf einem Wafer, wobei der Transistor (10) ein Gate und erste und zweite Source/Drain-Gebiete enthält, die auf abgewandten Seiten des Gate ausgebildet sind; und dann Ausbilden einer Isolationsschicht auf dem Transistor (10); und dann Ausbilden eines ersten Kontaktlochs (20) und eines zweiten Kontaktlochs (30) in der Isolationsschicht, die das erste Source/Drain-Gebiet freilegen; und dann Ausbilden einer Phasenwechselmaterialschicht (31) in dem zweiten Kontaktloch (30); und dann Ausbilden von wenigstens ersten und zweiten Kontaktanschlüssen jeweils im ersten Kontaktloch und im zweiten Kontaktloch, wobei die ersten und zweiten Kontaktanschlüsse elektrisch mit dem ersten Source/Drain-Gebiet verbunden sind, wobei das Phasenwechselmaterial angepasst ist, um die elektrische Verbindung zwischen den ersten Source/Drain-Gebieten und dem ersten Kontaktanschluss gemäß einer erfassten Temperaturänderung wahlweise zu unterbrechen.
  2. Verfahren gemäß Anspruch 1, weiterhin umfassend nach dem Ausbilden der ersten und zweiten Kontaktanschlüsse: Ausbilden einer oberen Elektrode auf den wenigstens ersten und zweiten Kontaktanschlüssen zur elektrischen Verbindung mit dem Source/Drain-Gebiet.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei das Ausbilden der Phasenwechselmaterialschicht (31) aufweist: Ausbilden einer unteren Heizmaterialschicht im zweiten Kontaktloch (30) auf dem ersten Source/Drain-Gebiet; und dann Ausbilden der Phasenwechselmaterialschicht (31) auf der unteren Heizmaterialschicht; und dann Ausbilden einer oberen Heizmaterialschicht auf der Phasenwechselmaterialschicht.
  4. Verfahren gemäß Anspruch 3, wobei die oberen und die unteren Heizmaterialschichten jeweils ein Nitrid-basiertes Material umfassen.
  5. Verfahren gemäß Anspruch 1 oder 2, wobei das Ausbilden der Phasenwechselmaterialschicht umfasst: Ausbilden einer unteren Heizmaterialschicht im zweiten Kontaktloch auf dem ersten Source/Drain-Gebiet; und dann Ausbilden der Phasenwechselmaterialschicht (31) auf der unteren Heizmaterialschicht.
  6. Verfahren gemäß Anspruch 5, wobei die untere Heizmaterialschicht ein Nitrid-basiertes Material umfasst.
  7. Verfahren gemäß Anspruch 1 oder 2, wobei das Ausbilden der Phasenwechselmaterialschicht aufweist: Ausbilden der Phasenwechselmaterialschicht (31) auf dem ersten Source/Drain-Gebiet; und dann Ausbilden einer oberen Heizmaterialschicht auf der Phasenwechselmaterialschicht.
  8. Verfahren gemäß Anspruch 7, wobei die obere Heizmaterialschicht ein Nitrid-basiertes Material aufweist.
  9. Verfahren gemäß einem der Ansprüche 4, 6 und 8, wobei das Nitrid-basierte Material Titannitrid umfasst.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Ausbilden der wenigstens ersten und zweiten Kontaktanschlüsse (20, 30) umfasst: Ausbilden einer Metallbarriereschicht auf Innenwandflächen des ersten Kontaktlochs und des zweiten Kontaktlochs; und dann Vergraben eines leitfähigen Materials in das erste Kontaktloch und das zweite Kontaktloch.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, wobei die Phasenwechselmaterialschicht eine Verbindung umfasst, die wenigstens eines von Germanium, Antimon und Tellur enthält.
  12. Vorrichtung umfassend: einen auf einem Wafer ausgebildeten Transistor (10), wobei der Transistor (10) ein auf dem Wafer ausgebildetes Gate und erste und zweite Source/Drains, die im Wafer auf beiden Seiten des Gate ausgebildet sind, enthält; eine erste mit dem Gate verbundene Elektrodenleitung (40); eine zweite mit dem ersten Source/Drain verbundene Elektrodenleitung (40); erste und zweite Kontaktanschlüsse (20, 30), die parallel zueinander geschaltet sind und mit dem ersten Source/Drain verbunden sind, um die zweite Elektrodenleitung (40) mit dem ersten Source/Drain elektrisch zu verbinden; und einen im zweiten Kontaktanschluss (30) ausgebildeten Schaltungsunterbrecher (31), der angepasst ist, die elektrische Verbindung zwischen der zweiten Elektrodenleitung (40) und dem ersten Source/Drain gemäß einer erfassten Temperaturänderung zu unterbrechen.
  13. Vorrichtung gemäß Anspruch 12, wobei der Schaltungsunterbrecher (31) aus einem Phasenwechselmaterial gebildet ist, das angepasst ist, um die elektrische Verbindung zwischen der zweiten Elektrodenleitung (40) und dem ersten Source/Drain zu unterbrechen, wenn eine Temperatur gleich oder höher einem bestimmten Niveau für eine bestimmte Zeitspanne gehalten wird.
  14. Vorrichtung gemäß Anspruch 13, wobei der Schaltungsunterbrecher ein Nitrid-basiertes Heizmaterial umfasst, das an einem oberen Bereich und einem unteren Bereich des Phasenwechselmaterials ausgebildet ist.
  15. Halbleiterbauteil, umfassend: einen auf einem Wafer ausgebildeten Transistor (10) mit mindestens einem Source/Drain-Gebiet; eine auf dem Transistor (10) ausgebildete Isolationsschicht; einen ersten Kontaktanschluss (20) und einen zweiten Kontaktanschluss (30), die in der Isolationsschicht voneinander beabstandet ausgebildet sind und mit dem Source/Drain-Gebiet verbunden sind; eine auf dem ersten Kontaktanschluss (20) und dem zweiten Kontaktanschluss (30) ausgebildete Elektrode (40) zur elektrischen Verbindung mit dem Transistor (10); und eine Phasenwechselmaterialschicht (31), die zwischen dem Transistor (10) und dem zweiten Kontaktanschluss (30) ausgebildet ist, um die elektrische Verbindung über den zweiten Kontaktanschluss (30) gemäß einer erfassten Temperatur wahlweise zu unterbrechen, wobei der erste und der zweite Kontaktanschluss (20, 30) parallel zueinander geschaltet sind, um die Elektrode (40) mit dem Transistor (10) zu verbinden.
  16. Halbleiterbauteil gemäß Anspruch 15, weiterhin Nitrid-basierte Heizmaterialschichten umfassend, die an einem oberen Bereich und einem unteren Bereich der Phasenwechselmaterialschicht ausgebildet sind.
  17. Halbleiterbauteil gemäß Anspruch 15 oder 16, wobei die Phasenwechselmaterialschicht aus einer Verbindung gebildet ist, die wenigstens eines von Germanium, Antimon und Tellur enthält.
  18. Halbleiterbauteil gemäß einem der Ansprüche 15 bis 17, wobei die Phasenwechselmaterialschicht ihren Zustand ändert, um die elektrische Verbindung zwischen dem Transistor (10) und der oberen Elektrode zu unterbrechen, wenn das Halbleiterbauteil für eine bestimmte Zeitspanne auf einer Temperatur gleich oder über einem bestimmten Niveau gehalten wird.
DE102008031309A 2007-07-04 2008-07-02 Halbleiterbauteil und Verfahren zur Herstellung desselben Expired - Fee Related DE102008031309B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070066923A KR100875165B1 (ko) 2007-07-04 2007-07-04 반도체 소자 및 제조 방법
KR10-2007-0066923 2007-07-04

Publications (2)

Publication Number Publication Date
DE102008031309A1 DE102008031309A1 (de) 2009-01-15
DE102008031309B4 true DE102008031309B4 (de) 2013-03-07

Family

ID=40121702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008031309A Expired - Fee Related DE102008031309B4 (de) 2007-07-04 2008-07-02 Halbleiterbauteil und Verfahren zur Herstellung desselben

Country Status (6)

Country Link
US (1) US7867804B2 (de)
JP (1) JP2009016845A (de)
KR (1) KR100875165B1 (de)
CN (1) CN101339919B (de)
DE (1) DE102008031309B4 (de)
TW (1) TW200910522A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009142165A1 (ja) * 2008-05-20 2009-11-26 日本電気株式会社 半導体装置およびその製造方法
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8765600B2 (en) * 2010-10-28 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure for reducing gate resistance and method of making the same
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184282A1 (en) * 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
US20060113520A1 (en) * 2004-12-01 2006-06-01 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
JPS6464250A (en) * 1987-09-03 1989-03-10 Minolta Camera Kk Method of regulating resistance value in integrated circuit
JPH0462928A (ja) * 1990-06-30 1992-02-27 Nec Corp 半導体装置
JP3846202B2 (ja) * 2001-02-02 2006-11-15 ソニー株式会社 半導体不揮発性記憶装置
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7015076B1 (en) * 2004-03-01 2006-03-21 Advanced Micro Devices, Inc. Selectable open circuit and anti-fuse element, and fabrication method therefor
JP2005317713A (ja) * 2004-04-28 2005-11-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
JP2007116007A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 半導体電力増幅器及びその製造方法
MXPA06014816A (es) 2005-12-21 2008-10-16 Thomas & Betts Int Componente de conector electrico separable que tiene una derivacion de salida de voltaje y un punto de acceso directo.
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
EP1811564B1 (de) * 2006-01-20 2010-03-10 STMicroelectronics S.r.l. Elektrische Sicherungsstruktur auf der Basis eines Phasenwechselspeicherelements und entsprechendes Programmierverfahren
TWI301631B (en) * 2006-07-21 2008-10-01 Via Tech Inc Integrated circuit with spare cells
JP2008147590A (ja) * 2006-12-13 2008-06-26 Denso Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184282A1 (en) * 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
US20060113520A1 (en) * 2004-12-01 2006-06-01 Renesas Technology Corp. Semiconductor integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
TW200910522A (en) 2009-03-01
DE102008031309A1 (de) 2009-01-15
US20090008636A1 (en) 2009-01-08
KR100875165B1 (ko) 2008-12-22
CN101339919B (zh) 2011-06-29
US7867804B2 (en) 2011-01-11
CN101339919A (zh) 2009-01-07
JP2009016845A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE2300847C3 (de) Halbleiterfestwertspeicher
DE102010038745B4 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE112010003252B4 (de) Rippen-Antisicherung mit verringerter Programmierspannung und Verfahren zu deren Herstellung
DE112010004347B4 (de) Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE102008054073A1 (de) Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE102004014925B4 (de) Elektronische Schaltkreisanordnung
DE102008059504B4 (de) Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE102019204020B4 (de) Verbindungsstruktur und Verfahren zu deren Herstellung
DE102007020257A1 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112022001841T5 (de) Resistiver überzug einer phasenänderungsspeicherzelle
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen
DE102020005807A1 (de) Halbleitersicherungsstruktur und verfahren zum herstellen einer halbleitersicherungsstruktur
EP1030360A2 (de) Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130608

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201