JP2008147590A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008147590A JP2008147590A JP2006336154A JP2006336154A JP2008147590A JP 2008147590 A JP2008147590 A JP 2008147590A JP 2006336154 A JP2006336154 A JP 2006336154A JP 2006336154 A JP2006336154 A JP 2006336154A JP 2008147590 A JP2008147590 A JP 2008147590A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- absorbing member
- heat absorbing
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【課題】印加されたサージによって破壊されることをより抑制することのできる半導体装置を提供する。
【解決手段】半導体装置1は、薄膜SOI基板10の薄膜SOI層40に、入力保護用のダイオード5を有する。そして、このダイオード5を構成する高濃度P型領域41に電気的に接続された電極50aと、同じくダイオード5を構成する高濃度N型領域42に電気的に接続された電極50bとのいずれか一方を介して印加されたサージが、これら両電極50a及び50bのうちの他方の電極に向けて薄膜SOI層40の内部を流れることに起因して該薄膜SOI層40で発生する熱を、熱吸収部材60の相変化を通じて吸収する。
【選択図】図1
【解決手段】半導体装置1は、薄膜SOI基板10の薄膜SOI層40に、入力保護用のダイオード5を有する。そして、このダイオード5を構成する高濃度P型領域41に電気的に接続された電極50aと、同じくダイオード5を構成する高濃度N型領域42に電気的に接続された電極50bとのいずれか一方を介して印加されたサージが、これら両電極50a及び50bのうちの他方の電極に向けて薄膜SOI層40の内部を流れることに起因して該薄膜SOI層40で発生する熱を、熱吸収部材60の相変化を通じて吸収する。
【選択図】図1
Description
本発明は、半導体基板の半導体層に半導体素子が作製された半導体装置に関する。
この種の半導体装置として従来、例えば特許文献1に記載の技術が知られている。この文献に記載の技術では、半導体装置100は、その断面構造を図6に示すように、埋め込み酸化膜111上に形成された膜厚の薄い半導体層である薄膜SOI層110と、埋め込み酸化膜が形成されていない半導体層であるバルク半導体層120と、これら薄膜SOI層110及びバルク半導体層120の両層を絶縁分離する絶縁壁130とを、例えばシリコン単結晶から形成された同一の半導体基板140の表層部に並列に備えている。さらに、薄膜SOI層110内部には、例えば「2V」以下の低い駆動電圧で動作する半導体素子115が形成されるとともに、バルク半導体層120内部には、例えば「3.3V」や「5.0V」等の高い駆動電圧で動作する半導体素子125が形成されている。
特開平8−17694号公報
このように構成された半導体装置100に対し、例えば半導体素子125のドレイン領域に適宜の端子を介して負(正)サージが印加されるようなことがあると、バルク半導体層120内部に進入した電子(正孔)が持つ電気エネルギーは、半導体素子125のソース領域への伝播中、バルク半導体層120を構成するシリコン原子に吸収され、熱に変換される。そして、こうして変換された熱により、バルク半導体層120の温度が上昇してしまう。このとき、温度が上昇したバルク半導体層120が有する熱は、半導体基板140にも伝播し、該半導体基板140の温度が上昇するため、バルク半導体層120の温度の上昇幅は抑制されるものの、バルク半導体層120に形成された半導体素子125が熱によって破壊されることが懸念される。
また、先の半導体素子125の場合と同様に、例えば半導体素子115のドレイン領域に適宜の端子を介して負(正)サージが印加されるようなことがあると、薄膜SOI層110内部に進入した電子(正孔)が持つ電気エネルギーは、半導体素子115のソース領域への伝播中、薄膜SOI層110を構成するシリコン原子に吸収され、熱に変換される。そして、こうして変換された熱により、薄膜SOI層110の温度も上昇してしまう。このとき、薄膜SOI層110に接している埋め込み酸化膜111や絶縁壁130は熱伝導率が低いため、温度が上昇した薄膜SOI層110が有する熱は、これら埋め込み酸化膜111や絶縁壁130を介してバルク半導体層120や半導体基板140にほとんど伝導しない。そのため、熱は、バルク半導体層120や半導体基板140にほとんど吸収されず、薄膜SOI層110内に留まってしまう。そして、薄膜SOI層110の温度が過度に上昇してしまい、やはり、薄膜SOI層110に形成された半導体素子115が破壊されてしまうことが懸念される。なお、こうした事態の発生を抑制するため、バルク半導体基板140にて、薄膜SOI層110の熱を吸収できるようにすることが考えられる。しかしながら、こうした対処法は、薄膜SOI層110から半導体基板140への熱伝導を容易にすることを意味し、したがって、埋め込み酸化膜111を薄く形成することを意味する。そして、このように埋め込み酸化膜111を薄く形成することに起因して、薄膜SOI層110の絶縁性が十分に保てなくなるおそれがある。そのため、こうした対処法を採ることは難しい。
本発明は、こうした実情に鑑みてなされたものであって、その目的は、印加されたサージによって破壊されることをより抑制することのできる半導体装置を提供することにある。
こうした目的を達成するため、請求項1に記載の発明では、半導体基板の半導体層に半導体素子が作製された半導体装置として、前記半導体層の表面に接するように形成された、前記半導体素子との電気的な接続を取るための第1及び第2電極と、前記半導体層の表面に接するように形成された熱吸収部材とを備え、前記熱吸収部材は、前記第1及び第2電極のいずれか一方を介して印加されたサージが他方の電極に向けて前記半導体層の内部を流れることに起因して該半導体層で発生する熱を、当該熱吸収部材の層変化を通じて吸収することとした。
半導体装置としてのこのような構成では、例えば第1電極及び第2電極のいずれか一方を介して、当該半導体装置外から負(正)サージが印加されるようなことがあると、半導体基板内部に進入した電子(正孔)は、半導体層の内部を他方の電極に向けて流れる。こうした電子(正孔)の半導体層の伝播中、電子(正孔)の持つ電気エネルギーは、半導体層を構成する原子に吸収され、熱に変換される。こうして半導体層に生じた熱により、該半導体相の温度は上昇する。半導体層の温度が上昇すると、半導体層の表面に接するように形成された熱吸収部材にも熱が伝播し、熱吸収部材の温度も上昇する。そして温度が上昇した熱吸収部材は、例えば固相から液相へ、その相を変化させる。こうした相変化には多くのエネルギー(熱)が消費されるため、熱吸収部材の相変化中においては、半導体層の温度上昇が抑制される。半導体層の温度上昇が抑制されると、該半導体層内部に作製された半導体素子の温度上昇も抑制されることから、半導体素子が破壊されてしまうようなことが生じにくくなる。したがって、当該半導体装置外から印加されたサージによって半導体層に作製される半導体素子が破壊されることをより抑制することができるようになる。
ただし、熱吸収部材と同様、第1及び第2電極も、半導体層に接して形成されている。そのため、当該半導体装置外から負(正)サージが印加されることに起因する半導体層の温度上昇により、第1及び第2電極の温度も上昇する。そして、熱吸収部材が固相から液相に相変化する前に、第1及び第2電極が固相から液相に相変化することも起こり得る。そうなれば、半導体層内部の半導体素子は破壊されなくとも、第1及び第2電極が溶融してしまうため、半導体装置が破壊されるおそれがある。
その点、上記請求項1に記載の構成において、例えば請求項2に記載の発明のように、前記熱吸収部材を、前記第1及び第2電極よりも融点の低い材料によって形成することとした。これにより、第1及び第2電極が固相から液相へと相変化するよりも低い温度で、熱吸収部材が固相から液相へと相変化する。熱吸収部材が先に溶融して多くのエネルギー(熱)を消費するため、第1及び第2電極までもが溶融に至ることは少ない。すなわち、半導体装置が破壊されにくくなる。また、このように、当該半導体装置外からサージが印加されても第1及び第2電極が溶融に至りにくくなるため、半導体層内部に作製される半導体素子への電流経路を確保することができるようになる。
また、上記請求項1または2に記載の構成において、例えば請求項3に記載の発明では、前記熱吸収部材を、前記半導体層の上表面及び下表面の少なくとも一方に接するように形成することとした。すなわち、半導体層の上表面にのみに接するように熱吸収部材を形成する、あるいは、半導体層の下表面にのみ接するように熱吸収部材を形成する、またあるいは、半導体層の上表面及び下表面の双方に接するように熱吸収部材を形成することとした。
ここで、半導体層の上表面に接するように熱吸収部材を形成することは、通常、熱吸収部材を半導体基板の上表面に形成することを意味する。そのため、当該半導体装置を製造するにあたり、熱吸収部材を形成することが容易になる。また、そうした熱吸収部材は、当該半導体装置を取り巻く雰囲気に露出することが多くなるため、より多くの熱を放出することができるようになり、ひいては、より大きなサージが印加された場合であっても、半導体層内部に作製される半導体素子が破壊されることを抑制することができるようになる。一方、半導体層を下表面にのみ接するように熱吸収部材を形成することは、通常、熱吸収部材を半導体基板内部に形成することを意味する。そのため、当該半導体装置の体格の小型化を図ることができるようになる。
そうした構成においては、例えば請求項4に記載の発明のように、前記半導体層の上表面に形成された熱吸収部材の、前記半導体層と接しない面に、放熱面積を増加するための凹凸を形成すれば、当該半導体装置を取り巻く雰囲気に露出する面積がより大きくなるため、熱の放出を促進することができる。ひいては、当該半導体装置外から印加されたサージによって半導体層に作製される半導体素子が破壊されることをさらに抑制することができるようになる。
既述したように、熱吸収部材は、印加されたサージに起因して発生する熱により、例えば固体から液体へとその相が変化される。そして、そうした熱吸収部材の相変化に伴い、その形状までもが変化してしまうと、放熱後に再び熱吸収部材が元の相に戻ったとき、相変化する前の形状に戻らなくなってしまう。そして、形状が変化してしまったために、再びサージが印加したとき、熱吸収部材は、所定の吸熱効果を発揮することができなくなってしまうおそれがある。
その点、例えば請求項5に記載の発明のように、前記半導体層の上表面に形成された熱吸収部材を、相変化時の形状保持のため、前記熱吸収部材よりも背高の絶縁層によって取り囲めば、熱吸収部材の相変化に伴う形状変化は生じにくくなる。したがって、再びサージが印加した場合であっても、所定の吸熱効果を発揮することができるようになる。なお、熱吸収部材を絶縁層によって取り囲むため、熱吸収部材の放熱効果が低下してしまうようにも思われる。しかしながら、熱吸収部材は、その上部が開放され、当該半導体装置を取り巻く雰囲気に開放されるため、熱吸収部材による放熱効果は維持される。
ところで、このような熱吸収部材の形成材料としては、熱伝導率の高い材料、例えば金属材料が望ましい。しかしながら、熱吸収部材を金属材料を用いて形成する場合には特に、次のような不具合が生じるおそれがある。すなわち、半導体基板の半導体層に作製された半導体素子はそもそも、第1導電型からなる第1不純物領域と、この第1導電型とは異なる導電型である第2導電型からなる第2不純物領域とを含んで構成されている。そうした両領域に接するように、熱吸収部材が金属材料で形成されると、これら両領域が熱吸収部部材によって導通されることとなる。その結果、所定の機能を発揮することが期待されて作製された半導体素子は、実際には、その機能を発揮しなくなってしまう。
その点、上記請求項1〜4のいずれかに記載の構成において、例えば請求項6に記載の発明のように、前記半導体素子は、前記半導体層に形成された、第1導電型からなる第1不純物領域と、前記半導体層に形成された、前記第1導電型とは異なる導電型である第2導電型からなる第2不純物領域とを含んで構成されるとともに、前記熱吸収部材は、前記第1不純物領域及び前記第2不純物領域のうちのいずれか一方にのみ接するように、金属材料を用いて形成されていることとすれば、半導体装置として期待されていた機能を喪失するようなことは少なくなる。
一方、金属材料ほど熱伝導率は高くないものの、熱吸収部材を絶縁材料を用いて形成することもできる。そうした場合、例えば請求項7に記載の発明のように、前記半導体素子を、前記半導体層に形成された、第1導電型からなる第1不純物領域と、前記半導体層に形成された、前記第1導電型とは異なる導電型である第2導電型からなる第2不純物領域とを含んで構成するとともに、前記熱吸収部材を、前記第1不純物領域及び前記第2不純物領域のうちの少なくとも一方に接するように、絶縁体を用いて形成すればよい。
なお、この請求項7に記載の発明については、上記請求項6に記載の発明と併用することもできる。すなわち、上記請求項3に記載の発明において、前記半導体層の上表面及び下表面の双方に接するように前記熱吸収部材が形成される場合にあっては、一方の前記熱吸収部材を、上記請求項6に記載の発明のように、前記第1不純物領域及び前記第2不純物領域のうちのいずれか一方にのみ接するように金属材料にて形成するとともに、他方の前記熱吸収部材を、上記請求項7に記載の発明のように、前記第1不純物領域及び前記第2不純物領域のうちの少なくとも一方に接するように絶縁体を用いて形成することができる。
また、こうした熱吸収部材が形成される前記半導体層としては、例えば請求項8に記載の発明のように、埋め込み酸化膜上に形成されたSOI層を採用してもよく、あるいは、例えば請求項9に記載の発明のように、埋め込み酸化膜を内部に有しないバルク半導体層を採用してもよい。
また、半導体層に形成される前記半導体素子としては、例えば請求項10に記載の発明のように、入力保護用のダイオードを採用することができ、あるいは、例えば請求項11に記載の発明のように、横型MOSトランジスタ素子を採用することもできる。
以下、本発明にかかる半導体装置の一実施の形態について、図1を参照しつつ説明する。なお、図1は、一実施の形態の半導体装置の側面断面図である。
図1に示されるように、また、以下に詳述するように、半導体装置1は、薄膜SOI基板10の薄膜SOI層40に、入力保護用のダイオード5を有している。そして、このダイオード5を構成する高濃度P型領域41に電気的に接続された電極50aと、同じくダイオード5を構成する高濃度N型領域42に電気的に接続された電極50bとのいずれか一方を介して印加されたサージが、これら両電極50a及び50bのうちの他方の電極に向けて薄膜SOI層40の内部を流れることに起因して薄膜SOI層40で発生する熱を、熱吸収部材60の相変化を通じて吸収している。
詳しくは、薄膜SOI基板(半導体基板)10は、例えば貼り合わせなどの方法を通じて作製される。すなわち、薄膜SOI基板10を形成するには、例えば酸化シリコン(SiO2)からなる酸化膜が表面に形成されるとともに任意の導電型を有するシリコン(Si)からなるシリコンウエハと、そうした酸化膜が表面に形成されていない例えばP型(第1導電型)のシリコン(Si)からなるシリコンウエハとを熱圧着する。そして、例えば所定の厚み(例えば「10μm」)となるまで、酸化膜が表面に形成されていないシリコンウエハを適宜の方法にて研削・除去する。このように作製されることで、図1に示されるように、薄膜SOI基板10は、支持基板20と、該支持基板20の直上に形成された埋め込み酸化膜30と、該埋め込み酸化膜30の直上に形成された薄膜SOI層40とが順次積層される。
このうち、薄膜SOI層(半導体層)40には、図1に示されるように、例えばイオン注入等の方法を通じて、P型(第1導電型)の高濃度の(第1)不純物領域である、高濃度P型領域41が形成される。この高濃度P型領域41は、薄膜SOI層40の層厚が薄いため、該薄膜SOI層40の上表面から下表面に至る領域に渡って形成されている。また、薄膜SOI層40には、例えばイオン注入等の方法を通じて、N型(第2導電型)の高濃度(第2)不純物領域である、高濃度N型領域42も形成される。この高濃度N型領域42も、薄膜SOI層40の層厚が薄いため、該薄膜SOI層40の上表面から下表面に至る領域に渡って形成されている。そして、これら高濃度P型領域41と高濃度N型領域42との間には、低濃度P型領域43が介在する。この低濃度P型領域43は、薄膜SOI基板10を形成する際に使用したシリコンウエハの有していた導電型及び濃度に設定されている。このように形成された各不純物領域41〜43により、「高濃度P型領域41/低濃度P型領域43/高濃度N型領域42」といったダイオード5(半導体素子)が薄膜SOI層40内部に作製される。
また、図1に示されるように、薄膜SOI基板10(正確には薄膜SOI層40)の上表面には、高濃度P型領域41にのみ接して電気的に接続されるように、端子を一端に有する(第1)電極50aが、例えば銅(Cu)を用いて適宜の方法を通じて形成される。同じく、薄膜SOI基板10(正確には薄膜SOI層40)の上表面には、高濃度N型領域42にのみ接するとともに電気的に接続されるように、端子を一端に有する(第2)電極50bが、これも同じく、例えば銅(Cu)を用いて適宜の方法を通じて形成される。
さらに、図1に示されるように、薄膜SOI基板10(正確には薄膜SOI層40)の上表面には、高濃度P型領域41及び低濃度P型領域43の双方に接するように、詳しくは、主として低濃度P型領域43に接するように、熱吸収部材60が、例えばアルミニウム(Al)を用いて形成される。ただし、熱吸収部材60をアルミニウムのような金属材料を用いて形成する場合、低濃度P型領域41(あるいは高濃度P型領域43)及び高濃度N型領域42との双方に接するように熱吸収部材60が形成されると、次のような不具合が生じるおそれがある。
そもそもこれら両領域は、薄膜SOI基板10の薄膜SOI層40に作製されたダイオード5を構成する。そうした両領域の双方に接するように、熱吸収部材60が金属材料にて形成されると、電極50a及び50bが熱吸収部材60を介して直接導通されてしまう。これら両電極50a及び50bが導通される結果、低濃度P型領域41と高濃度N型領域42との間のPN接合は無意味となり、ダイオード5は、期待されていたダイオードとしての機能を発揮することができなくなってしまう。したがって、薄膜SOI基板10の上表面には、高濃度P型領域41及び低濃度P型領域43の双方にのみ接するように、熱吸収部材60は、例えばアルミニウム(Al)を用いて、所定の体積にて、適宜の方法を通じて、形成されている。なお、こうした熱吸収部材60の体積は、後述する、当該半導体装置1に印加されるサージの大きさに勘案して決定される。ちなみに、熱吸収部材60の体積が大きいほど、より多くの熱を吸収することができるようになる。
またさらに、図1に示されるように、薄膜SOI基板10(正確には薄膜SOI層40)の上表面のうち、先の電極50a及び50b並びに熱吸収部材60と接する箇所を除いた箇所と接するように、例えば酸化シリコンなどの絶縁性の材料を用いて、保護膜(絶縁層)70が形成される。詳しくは、この保護膜70は、熱吸収部材60の全側面を覆うように、かつ、熱吸収部材60よりも背高に形成されることで、例えば固相から液相への相変化時において、その形状を保持することができる。また、熱吸収部材60の上表面と対向する箇所には貫通孔70aが形成され、こうした貫通孔70aを通じて、当該半導体装置1を取り巻く雰囲気に、熱吸収部材60の上部を開放することができる。そしてひいては、熱吸収部材60による放熱効果を向上することができるようになる。
ところで、薄膜SOI層40の上表面に上記熱吸収部材60が形成されていない半導体装置(従来の半導体装置に相当する半導体装置)に対し、例えば数ナノ秒〜数百ナノ秒というごく短い時間内に電極50aを介して負(正)サージが印加されたとする。このとき、電子(正孔)は、「端子→電極50a→高濃度P型領域41→低濃度P型領域43→高濃度N型領域42→電極50b→端子」といった経路をたどり、薄膜SOI層40内部を流れる。この伝播経路を構成する各領域のうち、高濃度P型領域41及び高濃度N型領域42については、これら領域の不純物濃度が高いことから、電気抵抗値は小さい。一方、伝播経路を構成する各領域のうち、低濃度P型領域43については、この領域の不純物濃度が低いことから、電気抵抗値は大きい。そのため、電子(正孔)の持つ電気エネルギーは、電子(正孔)が低濃度P型領域43を伝播する際に、薄膜SOI層40を構成するシリコン原子に最も良く吸収され、最もよく熱に変換されることとなる。すなわち、低濃度P型領域43で発生する熱量が最も多い一方、高濃度P型領域41及び高濃度N型領域42で発生する熱量はそれほど多くない。その結果、低濃度P型領域43を中心として、薄膜SOI層40の温度が上昇することとなる。
このとき、薄膜SOI層40は、その層厚が薄いため、発生した熱をあまり吸収することができない。また、薄膜SOI層40に接している埋め込み酸化膜30の熱伝導率は低く、薄膜SOI層40で発生する熱は、これら埋め込み酸化膜30を介して支持基板20に伝導することがほとんどない。そのため、薄膜SOI層40で発生する熱は薄膜SOI層40内に留まり、その温度が過度に上昇してしまう。このように温度が過度に上昇すると、薄膜SOI層40内のダイオード5が破壊される、あるいは、薄膜SOI層40で発生する熱が高濃度P型領域41に接する電極50a及び高濃度N型領域42に接する電極50bに伝わり、これら電極50a及び50bを溶融してしまうおそれがある。
そこで、本実施の形態の半導体装置1では、図1に示すように、また既述したように、高濃度P型領域41及び低濃度P型領域43の双方に(主として低濃度P型領域43に)接するように、薄膜SOI層40の上表面に、熱吸収部材60が形成されている。低濃度P型領域43における電気抵抗値は、既述したように、高濃度P型領域41や高濃度N型領域42における電気抵抗値よりも大きいため、印加されたサージに起因する発熱量が大きい。変換された熱エネルギーを効率よく吸収するべく、主として低濃度P型領域43に接するように、熱吸収部材60が形成されている。
このように構成された半導体装置1に対し、先の従来の半導体装置に相当する半導体装置と同様に、例えば数ナノ秒〜数百ナノ秒というごく短い時間内に電極50aを介して負(正)サージが印加されたとする。このとき、電子(正孔)は、やはり同様に、「端子→電極50a→高濃度P型領域41→低濃度P型領域43→高濃度N型領域42→電極50b→端子」といった経路で、薄膜SOI層40内部を伝播する。こうしたサージに起因して薄膜SOI層40に熱が生じ、その結果、低濃度P型領域43を中心に、薄膜SOI層40の温度が上昇することとなる。
こうして生じた熱は、薄膜SOI層40の上表面に形成された熱吸収部材60に伝播し、熱吸収部材60の温度が上昇する。熱吸収部材60は、この吸収した熱に起因して、固相から液相へその相を変化させる。通常、固相から液相への相変化、液相から気相への相変化、さらには、固相から気相への相変化には、多大なエネルギー(熱)が消費される。したがって、熱吸収部材60の固相からへ液相への相変化中においては、薄膜SOI層40の温度上昇が抑制される。薄膜SOI層40の温度上昇が抑制されると、該薄膜SOI層40内部に作製されたダイオード5の温度上昇も抑制されることから、ダイオード5が破壊されてしまうようなことが生じにくくなる。したがって、当該半導体装置1外からサージが印加されたとき、薄膜SOI層40に作製されるダイオード5が破壊に至りにくくなる。そしてひいては、当該半導体装置1の静電気耐量をより大きくすることができるようになる。
なお、熱吸収部材60は、当該半導体装置1に印加されるサージに起因して生じる熱を、固相から液相への層変化を通じて吸収するため、当該半導体装置1にサージが印加された直後に再びサージが印加された場合、熱吸収部材60は、そうしたサージに起因して再び生じる熱を好適に吸収することができず、ダイオード5が破壊され、ひいては、電極50a及び50bを溶融してしまうようにも思える。しかしながら、そもそもサージは短期間に頻繁に発生するものではなく、当該半導体装置1への印加後、しばらくの間は、当該半導体装置1へ再び印加されることはほとんどない。そうした間に、液相に相変化していた熱吸収部材60は、雰囲気に放熱するなどして、液相から固相へ再び相変化し、元の状態に戻ることとなる。そして、その際、熱吸収部材60は、保護膜70によって取り囲まれているため、形状が保持されている。これにより、熱吸収部材60は、当該半導体装置1へ印加されるサージに起因して薄膜SOI層40に生じる熱を、繰り返し吸収することができるようになる。
また、既述したように、熱吸収部材60は、例えばアルミニウム(Al)を用いて適宜の方法を通じて形成されているのに対し、電極50a及び50bは、例えば銅(Cu)を用いて適宜の方法を通じて形成されている。すなわち、熱吸収部材60は、電極50a及び50bよりも低い融点を有する材料によって形成されている。そのため、上述のように当該半導体装置1にサージが印加されたとしても、電極50a及び50bよりも先に熱吸収部材60が溶融するため、「端子→電極50a→高濃度P型領域41→低濃度P型領域43→高濃度N型領域42→電極50b→端子」といった電流経路を確保した上で、既述したように、熱吸収部材60の相変化を通じてサージを吸収することができるようになる。
なお、本発明に係る半導体装置1は、上記実施の形態で例示した構成に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実施することもできる。
上記実施の形態では、例えばアルミニウム(Al)を用いて熱吸収部材60を形成するとともに、アルミニウム(Al)よりも融点の高い例えば銅(Cu)を用いて電極50a及び50bを形成していた。これら熱吸収部材60並びに電極50a及び50bの形成材料は、こうした組み合わせに限られない。他に、例えばアルミニウム(Al)を用いて熱吸収部材60を形成した場合にあっては、例えばチタン(Ti)やタングステン(W)等を用いて電極50a及び50bを形成してもよい。あるいは、アルミニウム(Al)を用いて電極50a及び50bを形成した場合にあっては、例えば鉛(Pb)、すず(Sn)、亜鉛(Zn)の化合物や、CdSb、InSb等の化合物を用いて熱吸収部材60を形成してもよい。これによっても、上記実施の形態に準じた効果を得ることはできる。要は、熱吸収部材60を、電極50a及び50bよりも融点の低い材料を用いて形成すれば、電流経路を確保した上で、熱吸収部材60の相変化を通じてサージを吸収することができる。
上記実施の形態(変形例を含む)では、電極50a及び50b並びに熱吸収部材60を全て、金属を用いて形成していたが、これに限られない。例えば絶縁材料を用いて熱吸収部材を形成することもできる。なお、このように絶縁材料を用いて熱吸収部材を形成すると、金属材料を用いて熱吸収部材を形成するよりも、設計の自由度が向上する。その理由は以下の通りである。すなわち、既述したように、金属材料を用いて熱吸収部材60を形成する場合にあっては、高濃度P型領域41(低濃度P型領域43)及び高濃度N型領域42の双方に接するように熱吸収部材を形成すると、電極50a及び50bが熱吸収部材60を介して直接導通され、その結果、入力保護用のダイオード5は、ダイオードとしての機能を失ってしまう。したがって、上記実施の形態では、高濃度P型領域41及び低濃度P型領域43のP型の不純物領域にのみ接するように熱吸収部材60を形成していた。しかしながら、絶縁材料を用いて熱吸収部材60を形成する場合にあっては、高濃度P型領域41(低濃度P型領域43)及び高濃度N型領域42の両領域に接するように熱吸収部材60が形成されたとしても、この熱吸収部材60を介して電極50a及び50bが直接導通することはないため、熱吸収部材にかかる設計の自由度を向上することができるようになる。
上記実施の形態(変形例を含む)では、先の図1に示されるように、半導体装置1は、薄膜SOI基板10(薄膜SOI層40)の上表面に直方体形状の熱吸収部材60を備えていたが、熱吸収部材60の形状は、直方体形状に限られない。他にも、図1に対応する図として図2に示されるように、薄膜SOI基板10(薄膜SOI層40)と接しない面(上面)に凹凸が形成された熱吸収部材60aを、薄膜SOI基板10(薄膜SOI層40)の上表面に形成することとしてもよい。このように構成された半導体装置1aでは、当該半導体装置1aを取り巻く雰囲気に露出する面積がより大きくなるため、熱吸収部材60aが有する熱を雰囲気に放出する放熱作用をより高めることができるようになる。ひいては、当該半導体装置1aの静電気耐量をさらに大きくすることができるようになる。
上記実施の形態(変形例を含む)では、先の図1に示されるように、半導体装置1は、薄膜SOI層40の上表面にのみ熱吸収部材60を備えていたが、熱吸収部材60の配設位置はこれに限られない。先の図1に対応する図として図3に示されるように、半導体装置1bでは、薄膜SOI層40と接しない上面に凹凸が形成された熱吸収部材60aが薄膜SOI基板10aの上表面に接するように形成される。そして、直方体形状の熱吸収部材60bが薄膜SOI層40の下表面に接するように、埋め込み酸化膜30内部に埋め込むように形成されている。これにより、当該半導体装置1bに印加されたサージに起因して発生する薄膜SOI層40の熱を、熱吸収部材60a及び60bの双方によって吸収することができるようになる。そして、ひいては、静電気耐量をより向上することができるようになる。ただし、薄膜SOI層40の下表面に接するように金属を用いて形成される熱吸収部材60bについては、熱吸収部材60aと同様に、高濃度P型領域41(あるいは低濃度P型領域43)及び高濃度N型領域42の双方に接しないようにする必要はある。その理由は既述した通りである。
また、図3に対応する図として図4に示すように、直方体形状の熱吸収部材60bが複数、薄膜SOI層40の下表面に接するように、埋め込み酸化膜30内部に埋め込むように形成されてもよい。これにより、当該半導体装置1cに印加されたサージに起因して発生する薄膜SOI層40の熱を、熱吸収部材60a及び複数の熱吸収部材60bの双方によって吸収することができるようになる。ひいては、静電気耐量をより向上することができるようになる。ただし、先の図3に示した変形例と同様、薄膜SOI層40の下表面に接するように金属を用いて形成される熱吸収部材60bについては、熱吸収部材60aと同様に、高濃度P型領域41(あるいは低濃度P型領域43)及び高濃度N型領域42の双方に接しないようにする必要はある。
またさらに、これら図3及び図4に示されるように、保護膜70を割愛する構成としてもよい。あるいは、薄膜SOI層40の上表面に形成される凹凸を有する熱吸収部材60aを割愛し、薄膜SOI層40の下表面に接するように、埋め込み酸化膜30内部に埋め込まれるように形成される熱吸収部材60bのみを備える構成としてもよい。
ちなみに、図3及び図4に示したような、薄膜SOI層40の下表面に接するように、埋め込み酸化膜30内部に埋め込まれるように形成される熱吸収部材60bを有する薄膜SOI基板10a及び10bを形成する方法の一例としては、例えば次のような方法がある。すなわち、薄膜SOI基板10aあるいは10bを形成するにあたり、まず、例えば酸化シリコン(SiO2)からなる酸化膜が表面に形成されるとともに任意の導電型を有するシリコン(Si)からなるシリコンウエハと、そうした酸化膜が表面に形成されていない例えばP型(第1導電型)のシリコン(Si)からなるシリコンウエハとを準備する。次に、酸化膜が形成されたシリコンウエハの上表面に対し、例えばエッチングを通じて参加膜の所定の位置に所定の大きさでもって1乃至複数の穴を形成する。こうして形成された穴に対し、例えばCVD等の適宜の方法にて熱吸収部材を埋め込む。熱吸収部材を埋め込んだ後、シリコンウエハの上表面を平坦化し、研磨する。そして、準備しておいた、酸化膜が表面に形成されていないシリコンウエハと貼り合わせる。そして、例えば所定の厚み(例えば「10μm」)となるまで、酸化膜が表面に形成されていないシリコンウエハを適宜の方法にて研削・除去する。このように作製されることで、図3及び図4に示したような、薄膜SOI基板10a及び10bが形成される。
上記実施の形態(変形例を含む)の半導体装置1〜1cでは、入力保護用のダイオード5が薄膜SOI層40に作製されていたが、薄膜SOI層40に作製される半導体素子はダイオードに限られない。他に例えば図5に示すように、半導体素子として横型MOSトランジスタ5aを薄膜SOI層40aに作製することとしてもよい。詳しくは、図5に示すように、薄膜SOI基板10cの薄膜SOI層(半導体層)40aには、例えばイオン注入等の方法を通じて、N型(第2導電型)の(第2)不純物領域である、高濃度N型領域44及び48、中濃度N型領域45、並びに低濃度N型領域46が形成されており、高濃度N型領域44に接するように(第2)電極51aが配置されている。また、薄膜SOI基板10cの薄膜SOI層40aには、例えばイオン注入等の適宜の方法を通じて、P型(第1導電型)の(第1)不純物領域である、中濃度P型領域49及び高濃度P型領域47が形成されており、高濃度P型領域47に接するように(第1)電極51bが配置されている。このように構成されることで、電極51aをドレイン電極、中濃度P型領域49をチャネル領域、電極51bをソース電極とした横型MOSトランジスタ5aが薄膜SOI層40aに作製された半導体装置2が構成される。他にもさらに、薄膜SOI層40aに作製される半導体素子として、横型MOSトランジスタ5aを構成する各不純物領域のうちの高濃度N型領域44の導電型を高濃度P型領域に替えた構造を有する、IGBTを採用することもできる。要は、P型不純物領域とN型不純物領域とを含んで構成される半導体素子であれば、本発明は同様に有効である。
上記実施の形態(変形例を含む)の半導体装置1〜1c及び2では、各種半導体素子を作製する半導体層として、埋め込み酸化膜30を内部に有するとともに厚さが例えば「10μm」程度の薄い薄膜SOI層40及び40aを採用していたが、これに限られない。他に例えば、薄膜SOI層40及び40aに替えて、埋め込み酸化膜を内部に有する通常の厚さのSOI層としてもよい。あるいは、薄膜SOI層40及び40aに替えて、埋め込み酸化膜を内部に有しないバルク半導体層としてもよい。こうした通常の厚さを有するSOI層や埋め込み酸化膜を内部に有しないバルク半導体層に替えても、所期の目的を達成することはできる。
1、1a、1b、1c、2…半導体装置、5…ダイオード(半導体素子)、5a…横型MOSトランジスタ(半導体素子)、10〜10c…薄膜SOI基板(半導体基板)、20…支持基板、30…埋め込み酸化膜、40…薄膜SOI層(半導体層)、41、48…高濃度P型領域(第1不純物領域)、42、44…高濃度N型領域(第2不純物領域)、43…低濃度P型領域、45…中濃度N型領域、46…低濃度N型領域、47…高濃度P型領域、49…チャネル領域、50a…(第1)電極、50b…(第2)電極、60、60a、60b…熱吸収部材、70…保護膜、70a…貫通孔。
Claims (11)
- 半導体基板の半導体層に半導体素子が作製された半導体装置であって、
前記半導体層の表面に接するように形成された、前記半導体素子との電気的な接続を取るための第1及び第2電極と、
前記半導体層の表面に接するように形成された熱吸収部材とを備え、
前記熱吸収部材は、前記第1及び第2電極のいずれか一方を介して印加されたサージが他方の電極に向けて前記半導体層の内部を流れることに起因して該半導体層で発生する熱を、当該熱吸収部材の層変化を通じて吸収することを特徴とする半導体装置。 - 前記熱吸収部材は、前記第1及び第2電極よりも融点の低い材料によって形成されることを特徴とする請求項1に記載の半導体装置。
- 前記熱吸収部材は、前記半導体層の上表面及び下表面の少なくとも一方に接するように形成されることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体層の上表面に形成された熱吸収部材は、放熱面積を増加するための凹凸が前記半導体層と接しない面に形成されることを特徴とする請求項3に記載の半導体装置。
- 前記半導体層の上表面に形成された熱吸収部材は、相変化時の形状保持のため、前記熱吸収部材よりも背高の絶縁層によって取り囲まれているとともに、前記熱吸収部材の上部は開放されている請求項1〜4のいずれか一項に記載の半導体装置。
- 前記半導体素子は、前記半導体層に形成された、第1導電型からなる第1不純物領域と、前記半導体層に形成された、前記第1導電型とは異なる導電型である第2導電型からなる第2不純物領域とを含んで構成され、
前記熱吸収部材は、前記第1不純物領域及び前記第2不純物領域のうちのいずれか一方にのみ接するように、金属材料を用いて形成されることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。 - 前記半導体素子は、前記半導体層に形成された、第1導電型からなる第1不純物領域と、前記半導体層に形成された、前記第1導電型とは異なる導電型である第2導電型からなる第2不純物領域とを含んで構成され、
前記熱吸収部材は、前記第1不純物領域及び前記第2不純物領域のうちの少なくとも一方に接するように、絶縁体を用いて形成されることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。 - 前記半導体層は、埋め込み酸化膜上に形成されたSOI層であることを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
- 前記半導体層は、埋め込み酸化膜を内部に有しないバルク半導体層であることを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
- 前記半導体素子はダイオードであることを特徴とする請求項1〜9のいずれか一項に記載の半導体装置。
- 前記半導体素子は横型MOSトランジスタ素子である請求項1〜9のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336154A JP2008147590A (ja) | 2006-12-13 | 2006-12-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336154A JP2008147590A (ja) | 2006-12-13 | 2006-12-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147590A true JP2008147590A (ja) | 2008-06-26 |
Family
ID=39607394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006336154A Pending JP2008147590A (ja) | 2006-12-13 | 2006-12-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147590A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016845A (ja) * | 2007-07-04 | 2009-01-22 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
JP2011134947A (ja) * | 2009-12-25 | 2011-07-07 | Toyota Central R&D Labs Inc | 横型半導体装置 |
JP2014236104A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置 |
US9793255B2 (en) | 2013-01-31 | 2017-10-17 | Infineon Technologies Ag | Power semiconductor device including a cooling material |
US9972613B2 (en) | 2013-01-31 | 2018-05-15 | Infineon Technologies Ag | Semiconductor device including a phase change material |
CN109742145A (zh) * | 2018-12-03 | 2019-05-10 | 中国科学院微电子研究所 | Soi器件及其制作方法 |
-
2006
- 2006-12-13 JP JP2006336154A patent/JP2008147590A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016845A (ja) * | 2007-07-04 | 2009-01-22 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
US7867804B2 (en) | 2007-07-04 | 2011-01-11 | Dongbu Hitek Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2011134947A (ja) * | 2009-12-25 | 2011-07-07 | Toyota Central R&D Labs Inc | 横型半導体装置 |
US9793255B2 (en) | 2013-01-31 | 2017-10-17 | Infineon Technologies Ag | Power semiconductor device including a cooling material |
US9972613B2 (en) | 2013-01-31 | 2018-05-15 | Infineon Technologies Ag | Semiconductor device including a phase change material |
DE102014100522B4 (de) | 2013-01-31 | 2023-03-09 | Infineon Technologies Ag | Leistungshalbleitervorrichtung mit einem kühlmaterial |
JP2014236104A (ja) * | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置 |
CN109742145A (zh) * | 2018-12-03 | 2019-05-10 | 中国科学院微电子研究所 | Soi器件及其制作方法 |
CN109742145B (zh) * | 2018-12-03 | 2022-01-11 | 中国科学院微电子研究所 | Soi器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8421128B2 (en) | Semiconductor device heat dissipation structure | |
JP5858933B2 (ja) | 半導体装置 | |
TWI603444B (zh) | 具有絕緣體下之互連件之絕緣體上半導體積體電路 | |
JP3589102B2 (ja) | Soi構造のmos電界効果トランジスタ及びその製造方法 | |
TWI512943B (zh) | 用於塊材鰭式場效電晶體技術之矽控整流器(scr)裝置 | |
US8598636B2 (en) | Heat dissipation structure of SOI field effect transistor | |
JP2013008715A (ja) | 半導体装置 | |
JP2008147590A (ja) | 半導体装置 | |
TW201842638A (zh) | 引線框及積體電路連接配置 | |
JP2006173437A (ja) | 半導体装置 | |
JP5520073B2 (ja) | 半導体装置 | |
JP2010045216A (ja) | 半導体装置 | |
JP7298997B2 (ja) | 能動放電回路を備えた電気回路装置 | |
JP2010192693A (ja) | 半導体装置及びその製造方法 | |
JP4432470B2 (ja) | 半導体装置 | |
US8937334B2 (en) | Triggerable bidirectional semiconductor device | |
JP2009071173A (ja) | 半導体装置 | |
US9812376B2 (en) | Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device | |
JP6927116B2 (ja) | 半導体装置 | |
US9035349B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges, usable on silicon on insulator | |
JP4124553B2 (ja) | 半導体装置 | |
JP4149643B2 (ja) | 半導体装置の製造方法 | |
JP2009059890A (ja) | 半導体装置 | |
US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
JP2005294858A (ja) | 半導体装置 |