DE112010004347B4 - Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung - Google Patents

Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung Download PDF

Info

Publication number
DE112010004347B4
DE112010004347B4 DE112010004347.7T DE112010004347T DE112010004347B4 DE 112010004347 B4 DE112010004347 B4 DE 112010004347B4 DE 112010004347 T DE112010004347 T DE 112010004347T DE 112010004347 B4 DE112010004347 B4 DE 112010004347B4
Authority
DE
Germany
Prior art keywords
tunnel
tunnel junction
wiring layer
forming
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010004347.7T
Other languages
English (en)
Other versions
DE112010004347T5 (de
Inventor
Michael Christopher Gaidis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112010004347T5 publication Critical patent/DE112010004347T5/de
Application granted granted Critical
Publication of DE112010004347B4 publication Critical patent/DE112010004347B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Ausbilden einer Tunnelübergangs-Schaltung, wobei das Verfahren Folgendes umfasst:
Ausbilden einer unteren Verdrahtungsschicht (308);
Ausbilden einer Vielzahl von Tunnelübergängen (301), die die untere Verdrahtungsschicht kontaktieren;
Ausbilden einer Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) mit Tunnelbarrieren-Shunts gleichzeitig mit der Ausbildung der Vielzahl von Tunnelübergängen, wobei die Tunnelübergangs-Durchkontaktierungen die untere Verdrahtungsschicht kontaktieren, wobei das Ausbilden der Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) eine Ätzdefinition umfasst, derart, dass Seitenwände der Tunnelübergangs-Durchkontaktierungen gebildet werden, wobei die Seitenwände eine hantelartigen Form mit konkaven Einschlüssen umfassen(401, 402), die dazu dienen, ein geätztes Material während der Ätzdefinition der Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) aufzufangen, wobei das aufgefangene geätzte Material als die Tunnelbarrieren-Shunts dient; und
Ausbilden einer oberen Verdrahtungsschicht(310), die die Vielzahl von Tunnelübergängen und die Vielzahl von Tunnelübergangs-Durchkontaktierungen kontaktiert.

Description

  • GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der Fertigung von Schaltungen mit Tunnelübergangseinheiten.
  • BESCHREIBUNG DER VERWANDTEN TECHNIK
  • Anordnungen von Tunnelübergängen (tunnel junctions, TJs) werden zur Fertigung verschiedener elektrischer Einheiten wie magnetoresistiver Direktzugriffsspeicher-Anordnungen (magnetoresistive random access memory, MRAM) und supraleitender Josephson-Übergangsschaltungen verwendet. Ein TJ umfasst einen Übergang zwischen zwei verschiedenen Materialien (zum Beispiel eine Sandwich-Struktur mit einem leitenden unteren Elektrodenmaterial, einem isolierenden Tunnelbarrierenmaterial und einem leitenden oberen Elektrodenmaterial); Elektronen bewegen sich zwischen den beiden leitenden Materialien mittels Quantentunneln durch das isolierende Tunnelbarrierenmaterial. Eine Schaltung mit Einheiten auf der Grundlage von TJs kann eine obere Metallschicht, z.B. eine Back-End-of-Line(BEOL)-Verdrahtungsebene, die die oberen Elektroden der TJs kontaktiert, und eine untere Metallverdrahtungsschicht aufweisen, die die unteren Elektroden der TJs kontaktiert. Ein oder mehrere niederohmige Randkontakte oder Durchkontaktierungen können die untere Metallschicht mit der oberen Metallschicht verbinden. Eine Durchkontaktierung kann ein niederohmiges Metall wie zum Beispiel Kupfer oder Wolfram umfassen. Durchkontaktierungsverbindungen von der oberen Metallschicht zur unteren Metallschicht durch die Schichten der TJ-Einheit können mithilfe einer dedizierten Fotomaskenschicht und einer Einfach- oder Doppel-Damaszener-Metallisierung gefertigt werden. 1 veranschaulicht ein beispielhaftes Verfahren zum Ausbilden einer Tunnelübergangsschaltung, die eine Durchkontaktierung umfasst. In Block 101 wird eine Basis- oder Bodenschichtverdrahtung zum Verbinden einer Schaltungsanordnung mit dem Boden der Tunnelübergangsstrukturen ausgebildet. In Block 102 werden die Tunnelübergänge durch ein beliebiges geeignetes Verfahren wie zum Beispiel einen Maskierungs- und Ätzprozess ausgebildet. In Block 103 wird eine dielektrische Dünnschicht um die Tunnelübergänge ausgebildet. Die obere Fläche der dielektrischen Dünnschicht kann planarisiert werden, um einfach in darauf folgende Lithografie- und Ätzschritte einbezogen werden zu können. In Block 104 werden die Durchkontaktierungslöcher lithografisch definiert und in das Dielektrikum geätzt, um eine elektrische Verbindung mit der in Block 101 ausgebildeten Basisverdrahtungsschicht zu ermöglichen. In Block 105 werden Verdrahtungsgräben in der oberen Schicht mithilfe einer relativ komplexen Mehrschichtmaskierung in einer solchen Weise ausgebildet, dass die in Block 104 ausgebildeten Durchkontaktierungslöcher geschützt und/oder planarisiert werden, bevor die Verdrahtungsgrabenlithografie angewendet wird. In Block 106 werden die Verdrahtungsgräben in der oberen Schicht und die Durchkontaktierungen beispielsweise mithilfe eines Einfach- oder Doppel-Damaszener-Prozesses mit Metall gefüllt.
  • Die Verarbeitungsschritte, die zum Erstellen von Durchkontaktierungsstrukturen in einer Schaltung mit TJ-Einheiten erforderlich sind, können die Ausbeute der Schaltung verringern, da die Verarbeitungsschritte Defekte in entscheidenden Bereichen der Schaltung verursachen können oder eine fehlerhafte Durchkontaktierung ausgebildet werden kann. Im Laufe der Zeit können die Durchkontaktierungen auch anfällig für Leitungsunterbrechungen werden, was zu einem Ausfall der Schaltungsfunktion führt. Des Weiteren kann eine Ausbildung von Durchkontaktierungen relativ kostspielig sein; die für die Ausbildung von Durchkontaktierungen erforderliche(n) Verarbeitungsschritte und Lithografie können bis zu 10 % der Gesamtkosten einer Back-End-of-Line(BEOL)-Verarbeitung für eine Schaltung mit TJ-Einheiten betragen.
  • Die US 2003 / 0 179 601 A1 betrifft eine MRAM-Vorrichtung mit einer Vielzahl von MRAM-Zellen, die aus einer festen magnetischen Schicht, einer zweiten weichmagnetischen Schicht und einer dielektrischen Schicht gebildet sind, die zwischen der festen magnetischen Schicht und der weichmagnetischen Schicht angeordnet ist. Die MRAM-Zellen werden alle gleichzeitig gebildet, und zumindest einige der MRAM-Zellen sind so gestaltet, dass sie als Anti-Sicherungsvorrichtungen fungieren, wobei das Anlegen eines ausgewählten elektrischen Potentials die Anti-Sicherungsvorrichtung kurzschließen kann, um dadurch die Funktionalität der MRAM-Vorrichtung zu beeinflussen.
  • Die US 2004 / 0 017 726 A1 betrifft Verbindungsstrukturen für integrierte Schaltungen. Die Verbindungsstrukturen haben erste Zellen, die in einer ersten Ebene angeordnet sind, mindestens zweite Zellen, die in mindestens einer zweiten Ebene parallel zur ersten Ebene angeordnet sind, und vertikale Verbindungen, die zum Verbinden von Leitern in der ersten Ebene mit Leitern in der zweiten Ebene angeordnet sind, wobei mindestens einige der vertikalen Verbindungen zunächst Antifuses beinhalten. Die Antifuses können über Leiter angeordnet werden, die auf einem Basissubstrat angeordnet sind. Die Antifuses werden selektiv verschmolzen, um die integrierte Schaltung für den Normalbetrieb vorzubereiten. Die US 2004 / 0 017 726 A1 betrifft ferner ein Verfahren zur Herstellung und Verwendung solcher vertikalen Verbindungsstrukturen.
  • Die US 2003 / 052 320 A1 betrifft eine Speichervorrichtung, die Speicherzellen mit zwei in Reihe geschalteten Tunnelübergängen aufwiest. Um eine ausgewählte Speicherzelle zu programmieren, wird ein erster Tunnelübergang in der ausgewählten Speicherzelle durchbrochen. Das Durchbrechen des ersten Tunnelübergangs erzeugt einen Kurzschluss über den ersten Tunnelübergang und ändert den Widerstand der ausgewählten Speicherzelle von einem ersten Zustand in einen zweiten Zustand. Die Widerstandsänderung ist durch einen Lesevorgang erkennbar. Der zweite Tunnelübergang hat eine andere Antifuse-Charakteristik als der erste Tunnelübergang und wird durch den Schreibvorgang nicht kurzgeschlossen. Der zweite Tunnelübergang kann daher eine Isolationsfunktion für die Speicherzelle bereitstellen, nachdem der erste Tunnelübergang durchgebrochen wurde.
  • KURZDARSTELLUNG
  • Die Erfindung betrifft ein Verfahren nach dem Anspruch 1 zum Ausbilden einer Tunnelübergangs-Schaltung.
  • In einem Beispiel, einem Verfahren zum Ausbilden einer Tunnelübergangs(TJ)-Schaltung, umfasst das Verfahren ein Ausbilden einer unteren Verdrahtungsschicht; ein Ausbilden einer Vielzahl von TJs, die die untere Verdrahtungsschicht kontaktieren; ein Ausbilden einer Vielzahl von Tunnelübergangs-Durchkontaktierungen (tunnel junction vias, TJVs) gleichzeitig mit der Ausbildung der Vielzahl von TJs, wobei die TJVs die untere Verdrahtungsschicht kontaktieren; und ein Ausbilden einer oberen Verdrahtungsschicht, die die Vielzahl von TJs und die Vielzahl von TJVs kontaktiert.
  • In einem Beispiel weist eine Schaltung, die eine Vielzahl von Tunnelübergängen (TJs) umfasst, eine untere Verdrahtungsschicht auf, die die Vielzahl von TJs kontaktiert, wobei die untere Verdrahtungsschicht des Weiteren eine Vielzahl von Tunnelübergangs-Durchkontaktierungen (TJVs) kontaktiert, wobei die Vielzahl von TJs und die Vielzahl von TJVs dasselbe Material umfassen; und eine obere Verdrahtungsschicht, die die Vielzahl von TJs und die Vielzahl von TJVs kontaktiert.
  • In einem Beispiel weist eine Tunnelübergangs-Durchkontaktierung (TJV), die eine obere Verdrahtungsschicht mit einer unteren Verdrahtungsschicht verbindet, eine erste Schicht eines leitenden Materials; eine Tunnelbarriere auf der Oberseite der ersten Schicht des leitenden Materials; und eine zweite Schicht des leitenden Materials auf der Oberseite der Tunnelbarriere auf, wobei die TJV eine niederohmige Verbindung zwischen der oberen Verdrahtungsschicht und der unteren Verdrahtungsschicht umfasst.
  • Zusätzliche Merkmale werden durch die Techniken des vorliegenden Ausführungsbeispiels realisiert. Sonstige Ausführungsformen werden hierin genau beschrieben und werden als Teil dessen betrachtet, was beansprucht wird. Zum besseren Verständnis der Merkmale des Ausführungsbeispiels sei auf die Beschreibung und auf die Zeichnungen verwiesen.
  • Figurenliste
  • Nun auf die Zeichnungen Bezug nehmend, in denen gleiche Elemente in den verschiedenen FIGUREN gleiche Bezugszeichen tragen, gilt:
    • 1 ist ein Ablaufplan, der ein Verfahren zum Ausbilden einer Tunnelübergangsschaltung veranschaulicht, die eine metallische Durchkontaktierung umfasst;
    • 2 ist ein Ablaufplan, der ein Verfahren zum Ausbilden einer Tunnelübergangsschaltung veranschaulicht, die eine Tunnelübergangs-Durchkontaktierung umfasst;
    • 3 veranschaulicht eine Querschnittsansicht einer Tunnelübergangsschaltung, die eine Tunnelübergangs-Durchkontaktierung umfasst; und
    • 4 veranschaulicht eine Draufsicht auf eine Tunnelübergangsschaltung, die eine Tunnelübergangs-Durchkontaktierung umfasst.
  • GENAUE BESCHREIBUNG
  • Es werden Ausführungsformen eines Verfahrens zum Ausbilden einer Tunnelübergangs-Schaltung bereitgestellt, wobei Ausführungsbeispiele nachfolgend genau beschrieben werden.
  • Eine herkömmliche Durchkontaktierungsbearbeitung kann bei der Fertigung einer TJ-Anordnung durch Ersetzen von metallischen Durchkontaktierungen durch Tunnelübergangs-Durchkontaktierungs(TJV)-Strukturen abgeschafft werden. Eine TJV kann zur selben Zeit und aus demselben Material wie die TJs ausgebildet werden. Die TJVs können einen relativ niedrigen Widerstand aufweisen, sodass TJVs als Ersatz für metallische Durchkontaktierungen dienen können. Eine TJV kann mit einer relativ großen Fläche im Vergleich zu einer TJ-Einheit gefertigt werden, um den Widerstand der TJV zu verringern. TJVs sind dort von Vorteil, wo eine Überlagerungstoleranz zwischen einer Durchkontaktierung und den Strukturen einer TJ-Einheit entscheidend ist. Dies ist so, weil für die TJV-Ausbildung keine getrennte Durchkontaktierungs-Lithografieebene erforderlich ist, die mit der TJ-Ebene ausgerichtet ist, sodass keine Fehler durch Überlagerungen von mehrstufigen Masken auftreten. TJVs können aus derselben Lithografiemaske wie die TJs gedruckt werden, sodass eine gute Ausrichtung sichergestellt wird. TJVs können auch bei verschiedenen Arten der Verarbeitung wie zum Beispiel einer Trench-first(Graben-zuerst)-Doppel-Damaszener-Verarbeitung verwendet werden, die eine Ausbildung von Kupferdurchkontaktierungen aufgrund der Größe der Durchkontaktierungen oder der Form der Struktur nicht zulässt. Des Weiteren kann das TJV-Material bei einem Fehler einen Kurzschluss verursachen, was eine fortdauernde Funktion der TJV in der TJ-Anordnung ermöglicht, während eine metallische Standarddurchkontaktierung bei einem Fehler eine Leitungsunterbrechung verursachen kann, was dazu führt, dass die Durchkontaktierung funktionsunfähig wird.
  • Der TJV-Widerstand wird erfindungsgemäß des Weiteren verringert, indem die TJV in einer Form ausgebildet wird, die eine Wiederabscheidung an den Seitenwänden während einer Ätzdefinition der TJV verbessert. Statt einer konvexen, runden Form weist eine TJV eine hantelartige Form mit konkaven Einschlüssen auf, die dazu dienen, geätztes Material aufzufangen. Das aufgefangene geätzte Material dient als Shunt der Tunnelbarriere, der ihren Widerstand so weit verringert, wie es für mehrstufige Drahtverbindungen erwünscht ist. Zusätzlich kann eine TJV während der Erstellung und des Tests einer Schaltung auf elektronische Weise so angesprochen werden, dass im Betrieb ein relativ hoher Spannungsimpuls an die TJV angelegt werden kann, ohne dass der relativ hohe Spannungsimpuls an die TJs angelegt wird. Der relativ hohe Spannungsimpuls kann zu einem Zusammenbruch der Tunnelbarriere der TJV führen, wodurch ein Kurzschluss ausgelöst und der Widerstand des TJV-Materials verringert wird.
  • 2 veranschaulicht eine Ausführungsform eines Verfahrens zum Ausbilden einer Tunnelübergangsschaltung, die eine TJV umfasst. In Block 201 wird eine Basis- oder Bodenschichtverdrahtung zum Verbinden einer Schaltungsanordnung mit dem Boden der Tunnelübergangsstrukturen ausgebildet. In Block 202 werden die TJs und TJVs gleichzeitig durch ein beliebiges geeignetes Verfahren wie zum Beispiel einen Maskierungs- und Ätzprozess ausgebildet. In Block 203 wird eine dielektrische Dünnschicht um die TJs und die TJVs ausgebildet. Die obere Fläche der dielektrischen Dünnschicht kann auch planarisiert werden. In Block 204 werden mithilfe einfacher Lithografie und Ätzung Verdrahtungsgräben in der oberen Schicht ausgebildet. Da keine Durchkontaktierungslöcher planarisiert oder geschützt werden müssen, kann die Maskierung der Ätzung mit einer relativ einfachen einstufigen Fotolackverarbeitung durchgeführt werden. Die geätzten Verdrahtungsgräben legen die oberen Elektroden der TJs und der TJVs frei. In Block 205 werden die Verdrahtungsgräben in der oberen Schicht beispielsweise mithilfe eines Einfach-Damaszener-Prozesses mit Metall gefüllt. In Block 206 wird optional ein relativ hoher Spannungsimpuls an die TJV angelegt, was zu einem Zusammenbruch der Tunnelbarriere in der TJV führt, wodurch der Widerstand der TJV-Struktur verringert wird. Die TJV kann so angesprochen werden, dass die TJs nicht durch den relativ hohen Spannungsimpuls beeinträchtigt werden.
  • In 3 wird ein Querschnitt 300 einer Tunnelübergangsschaltung dargestellt, die einen TJ 301 und eine TJ 305 umfasst. Der TJ 301 und die TJV 305 umfassen jeweils zwei durch eine Tunnelbarriere (303a-b) getrennte TJ-Materialschichten (302a-b und 304a-b). Das TJ-Material 302a-b und 304a-b kann ein magnetisches oder ein supraleitendes Material wie zum Beispiel Kobalt, Eisen, Bor, Niob, Aluminium oder Nickel umfassen, und die Tunnelbarrieren 303a-b können Magnesiumoxid oder Aluminiumoxid umfassen. Eine Verdrahtungsschicht 308 kann eine Front-End-of-Line(FEOL)- oder eine Back-End-of-Line(BEOL)-Verdrahtungsschicht im L-Bereich umfassen. Kontakte 306a und 306b in der Verdrahtungsschicht 308 können des Weiteren mit einer Schaltungsanordnung unter der Schicht 308 verbunden sein. Die unteren Kontakte 306a-b können Kupfer umfassen. Der untere Kontakt 306a ist mit dem TJ 301 verbunden, und der untere Kontakt 306b ist mit der TJV 305 verbunden. Eine Verdrahtungsschicht 310 kann eine BEOL-Verdrahtungsschicht umfassen. Der TJ 301 ist mit dem oberen Kontakt 307a verbunden, der Teil der Verdrahtungsschicht 310 ist. Die TJV 305 ist mit dem oberen Kontakt 307b verbunden, der ebenfalls Teil der Verdrahtungsschicht 310 ist. Die oberen Kontakte 307a-b können Kupfer umfassen. Eine isolierende dielektrische Schicht 309 umgibt den TJ 301 und die TJV 305. Der TJ 301 und die TJV 305 können mit demselben Verfahren gleichzeitig ausgebildet werden; um einen verringerten elektrischen Widerstand zu erzielen, kann die TJV 305 jedoch so ausgebildet werden, dass sie größer als der TJ 301 ist, wie in 3 dargestellt. Bereiche 312 können ein beliebiges geeignetes leitendes Material umfassen, das einen Stromdurchgang zwischen der Verdrahtungsschicht 308 und der Verdrahtungsschicht 310 bereitstellt.
  • Die TJV 305 weist außerdem mehrere konkave Flächen auf, wie in 4 dargestellt. 4 veranschaulicht eine Draufsicht 400 der Schaltung 300 entlang einer Linie 311 von 3. Der TJ 301 und der TJ 305 sind von einem isolierenden dielektrischen Material 309 umgeben. Der TJ 301 umfasst eine konvexe Form, während die TJV 305 erfindungsgemäß eine hantelartige Form mit mehrere konkaven Flächen wie zum Beispiel konkave Flächen 401 und 402 umfasst, die dazu dienen, während des Ätzens geätztes Material aufzufangen. Der TJ 301 und die TJV 305 mit den konkaven Flächen 401 und 402 werden lediglich zur Veranschaulichung dargestellt; weitere Varianten einer TJ können eine beliebige geeignete Form umfassen, und weitere Varianten, jedoch nicht erfindungsgemäß, einer TJV können eine konvexe Fläche oder eine beliebige geeignete Form umfassen, die eine oder mehrere konkave Flächen aufweist.
  • Zu den technischen Wirkungen und Vorteilen beispielhafter Ausführungsformen zählen die Abschaffung einer Durchkontaktierungsbearbeitung und eine Vereinfachung einer Ausbildung einer Verdrahtungsätzmaske bei der Ausbildung einer Schaltung, die Tunnelübergangseinheiten umfasst.
  • Die hierin verwendete Terminologie dient lediglich der Beschreibung bestimmter Ausführungsformen und soll die Erfindung nicht beschränken. So, wie sie hierin verwendet werden, sollen die Singularformen „ein“, „eine“ und „der“, „die“, „das“ auch die Pluralformen beinhalten, sofern dies aus dem Kontext nicht eindeutig anders hervorgeht. Es ist darüber hinaus selbstverständlich, dass die Begriffe „umfasst“ und/oder „umfassend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen und/oder Komponenten bezeichnen, jedoch nicht das Vorhandensein bzw. die Beifügung von einem/einer bzw. mehreren anderen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen davon ausschließen.

Claims (6)

  1. Verfahren zum Ausbilden einer Tunnelübergangs-Schaltung, wobei das Verfahren Folgendes umfasst: Ausbilden einer unteren Verdrahtungsschicht (308); Ausbilden einer Vielzahl von Tunnelübergängen (301), die die untere Verdrahtungsschicht kontaktieren; Ausbilden einer Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) mit Tunnelbarrieren-Shunts gleichzeitig mit der Ausbildung der Vielzahl von Tunnelübergängen, wobei die Tunnelübergangs-Durchkontaktierungen die untere Verdrahtungsschicht kontaktieren, wobei das Ausbilden der Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) eine Ätzdefinition umfasst, derart, dass Seitenwände der Tunnelübergangs-Durchkontaktierungen gebildet werden, wobei die Seitenwände eine hantelartigen Form mit konkaven Einschlüssen umfassen(401, 402), die dazu dienen, ein geätztes Material während der Ätzdefinition der Vielzahl von Tunnelübergangs-Durchkontaktierungen (305) aufzufangen, wobei das aufgefangene geätzte Material als die Tunnelbarrieren-Shunts dient; und Ausbilden einer oberen Verdrahtungsschicht(310), die die Vielzahl von Tunnelübergängen und die Vielzahl von Tunnelübergangs-Durchkontaktierungen kontaktiert.
  2. Verfahren nach Anspruch 1, das des Weiteren ein elektrisches Ansprechen der Vielzahl von Tunnelübergangs-Durchkontaktierungen getrennt von der Vielzahl von Tunnelübergängen umfasst.
  3. Verfahren nach Anspruch 2, das des Weiteren ein Anlegen einer Spannung an die Vielzahl von Tunnelübergangs-Durchkontaktierungen umfasst, die so eingerichtet ist, dass sie einen Zusammenbruch der Vielzahl der Tunnelübergangs-Durchkontaktierungen durch einen Kurzschluss verursacht.
  4. Verfahren nach Anspruch 1, wobei zumindest eine der Vielzahl von Tunnelübergangs-Durchkontaktierungen größer als zumindest einer der Vielzahl von Tunnelübergängen ist.
  5. Verfahren nach Anspruch 1, wobei die untere Verdrahtungsschicht eine Front-End-of-Line(FEOL)-Verdrahtungsschicht umfasst und die obere Verdrahtungsschicht eine Back-End-of-Line(BEOL)-Verdrahtungsschicht umfasst.
  6. Verfahren nach Anspruch 1, wobei die Vielzahl von Tunnelübergängen und die Vielzahl von Tunnelübergangs-Durchkontaktierungen jeweils zwei Schichten eines leitenden Materials umfassen (302a-b und 304a-b), die durch eine Tunnelbarriere (303a-b) getrennt sind.
DE112010004347.7T 2010-01-06 2010-11-16 Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung Active DE112010004347B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/683,080 2010-01-06
US12/683,080 US8124426B2 (en) 2010-01-06 2010-01-06 Tunnel junction via
PCT/EP2010/067602 WO2011082874A1 (en) 2010-01-06 2010-11-16 Tunnel junction via

Publications (2)

Publication Number Publication Date
DE112010004347T5 DE112010004347T5 (de) 2012-09-13
DE112010004347B4 true DE112010004347B4 (de) 2020-01-09

Family

ID=43446673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010004347.7T Active DE112010004347B4 (de) 2010-01-06 2010-11-16 Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung

Country Status (5)

Country Link
US (2) US8124426B2 (de)
CN (1) CN102714173B (de)
DE (1) DE112010004347B4 (de)
GB (1) GB2488908B (de)
WO (1) WO2011082874A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US9093149B2 (en) * 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
US8772889B2 (en) 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9324767B1 (en) * 2013-12-31 2016-04-26 Intermolecular, Inc. Superconducting junctions
US9909019B2 (en) 2015-06-24 2018-03-06 General Electric Company Diffusion coatings for metal-based substrate and methods of preparation thereof
US10053779B2 (en) 2016-06-22 2018-08-21 General Electric Company Coating process for applying a bifurcated coating
WO2018004652A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Front-end tunnel junction device plus back-end transistor device
WO2018030977A1 (en) * 2016-08-08 2018-02-15 Intel Corporation Josephson junctions formed by partially subtractive fabrication
US10077494B2 (en) 2016-09-13 2018-09-18 General Electric Company Process for forming diffusion coating on substrate
CN109860192B (zh) * 2019-02-28 2020-10-20 中国科学院上海微系统与信息技术研究所 存储阵列结构及制备方法、存储器及写入方法和读出方法
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell
US11211542B2 (en) * 2019-11-19 2021-12-28 International Business Machines Corporation Cryogenic refrigeration for low temperature devices
US11302857B2 (en) 2019-11-19 2022-04-12 International Business Machines Corporation Cryogenic refrigeration for low temperature devices
US11417819B2 (en) * 2020-04-27 2022-08-16 Microsoft Technology Licensing, Llc Forming a bumpless superconductor device by bonding two substrates via a dielectric layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052320A1 (en) 2001-09-14 2003-03-20 Tran Lung T. Memory device having dual tunnel junction memory cells
US20030179601A1 (en) 2002-03-22 2003-09-25 Mirmajid Seyyedy Magnetic tunneling junction antifuse device
US20040017726A1 (en) 2002-07-23 2004-01-29 Peter Fricke Vertical interconnection structure and methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356341A (en) * 1981-03-13 1982-10-26 Varian Associates, Inc. Cascade solar cell having conductive interconnects
US4794442A (en) * 1985-11-19 1988-12-27 Reagents Of The University Of Minnesota Three-dimensional integrated circuit
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
US20010055868A1 (en) * 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
US6643159B2 (en) * 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
US20060162767A1 (en) * 2002-08-16 2006-07-27 Angelo Mascarenhas Multi-junction, monolithic solar cell with active silicon substrate
US6783999B1 (en) * 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
US7294868B2 (en) * 2004-06-25 2007-11-13 Finisar Corporation Super lattice tunnel junctions
DE102006057747B4 (de) * 2006-09-27 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
US7772663B2 (en) * 2007-02-21 2010-08-10 International Business Machines Corporation Method and apparatus for bitline and contact via integration in magnetic random access memory arrays
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052320A1 (en) 2001-09-14 2003-03-20 Tran Lung T. Memory device having dual tunnel junction memory cells
US20030179601A1 (en) 2002-03-22 2003-09-25 Mirmajid Seyyedy Magnetic tunneling junction antifuse device
US20040017726A1 (en) 2002-07-23 2004-01-29 Peter Fricke Vertical interconnection structure and methods

Also Published As

Publication number Publication date
CN102714173B (zh) 2014-11-26
CN102714173A (zh) 2012-10-03
US20120133050A1 (en) 2012-05-31
GB2488908A (en) 2012-09-12
GB2488908B (en) 2013-11-27
US8124426B2 (en) 2012-02-28
US20110163455A1 (en) 2011-07-07
DE112010004347T5 (de) 2012-09-13
WO2011082874A1 (en) 2011-07-14
US8324734B2 (en) 2012-12-04
GB201204157D0 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
DE112010004347B4 (de) Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung
DE112013000362B4 (de) Verfahren zur herstellung elektrisch programmierbarerback-end-sicherung
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE112011103278B4 (de) Elektronische Sicherung und programmierte elektronische Sicherung
DE112010002919B4 (de) Modulare dreidimensionale Kondensatormatrix
DE102016114784B4 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE202016008706U1 (de) Masken zur Herstellung eines integrierten Schaltkreises und integrierter Schaltkreis
DE102009055439A1 (de) Halbleiterbauelement mit halbleiterbasierten e-Sicherungen mit besserer Programmiereffizienz durch erhöhte Metallagglomeration und/oder Hohlraumbildung
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102008059504B4 (de) Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
DE102004039803B4 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
DE10109174A1 (de) Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben
DE112020006213T5 (de) Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE112010002791B4 (de) SCHALTKREISSTRUKTUR UND VERFAHREN ZUM PROGRAMMIEREN UNDUMPROGRAMMIEREN EINER ELEKTRONISCHEN SICHERUNG (eFUSE) FÜRGERINGE LEISTUNG UND MIT MEHREREN ZUSTÄNDEN
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung
DE10358324A1 (de) Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
DE19815136A1 (de) Integrierte Halbleiterschaltung und Verfahren zu deren Herstellung
WO1994000874A1 (de) Herstellungsverfahren für einen schüsselkondensator
EP1390978B1 (de) Halbleiterspeichereinrichtung sowie verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120612

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE