DE112020006213T5 - Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff - Google Patents

Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff Download PDF

Info

Publication number
DE112020006213T5
DE112020006213T5 DE112020006213.9T DE112020006213T DE112020006213T5 DE 112020006213 T5 DE112020006213 T5 DE 112020006213T5 DE 112020006213 T DE112020006213 T DE 112020006213T DE 112020006213 T5 DE112020006213 T5 DE 112020006213T5
Authority
DE
Germany
Prior art keywords
layer
rram
metal
electrode
rram structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020006213.9T
Other languages
English (en)
Inventor
Takashi Ando
Ruilong Xie
Pouya Hashemi
Alexander Reznicek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112020006213T5 publication Critical patent/DE112020006213T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM) weist eine obere und eine untere Elektrode auf, die mit einer ersten beziehungsweise einer zweiten Metallverbindungsleitung elektrisch gekoppelt sind, wobei die erste und die zweite Metallverbindungsleitung eine elektrische Verbindung mit der RRAM-Struktur bereitstellen. Eine Schicht aus einem resistiven Wechselmaterial ist zwischen der oberen und der unteren Elektrode der RRAM-Struktur angeordnet. Das resistive Wechselmaterial zeigt unter dem Einfluss von zumindest einem elektrischen Feld und/oder Wärme eine messbare Änderung des Widerstands. Auf Seitenwänden von zumindest der unteren Elektrode der RRAM-Struktur sind dielektrische Abstandshalter ausgebildet. Die RRAM-Struktur weist des Weiteren eine Passivierungsschicht auf, die auf einer oberen Oberfläche der dielektrischen Abstandshalter ausgebildet ist und zumindest einen Teilbereich von Seitenwänden der oberen Elektrode bedeckt. Die Passivierungsschicht ist zu der ersten Metallverbindungsleitung selbstausgerichtet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich allgemein auf die Fachgebiete von Elektrik, Elektronik und Computern und spezieller auf einen resistiven Speicher mit wahlfreiem Zugriff.
  • HINTERGRUND
  • Ein resistiver Speicher mit wahlfreiem Zugriff (RRAM oder ReRAM) wird als erfolgversprechende Technologie für besser skalierbare nicht-flüchtige Speicherlösungen mit hoher Dichte und hohem Leistungsvermögen angesehen. RRAMs sind besonders vorteilhaft für eine Verwendung als elektronische Synapsen-Bauelemente oder Memristoren für die neuromorphe Datenverarbeitung. Die neuromorphe Technik lässt sich von mehreren technologischen Gebieten inspirieren, darunter zum Beispiel von Biologie, Physik, Mathematik, Computerwissenschaften und Elektrotechnik, um künstliche neuronale Systeme zu konstruieren, deren physikalische Architektur- und Konstruktionsgrundgedanken auf biologischen Nervensystemen beruhen. Bei neuromorphen Datenverarbeitungsanwendungen kann eine resistive Speichereinheit als eine Verbindung (d.h. eine Synapse) zwischen einem Prä-Neuron und einem Post-Neuron verwendet werden, die ein Verbindungsgewicht in Form eines Widerstands der Einheit wiedergibt.
  • Bei einer Anwendung mit einem künstlichen neuronalen System können mehrere Prä-Neuronen und Post-Neuronen durch eine Kreuzschienenanordnung von RRAMs verbunden werden, die auf natürliche Weise ein vollständig verbundenes neuronales Netzwerk darstellt. Um eine großflächige Kreuzschienenanordnung herzustellen, ist es wünschenswert, den Leitungswiderstand so gering wie möglich zu gestalten, um den Spannungsabfall über die Leitung hinweg zu minimieren. Aus diesem Grund ist eine Kupfer-Leitung bevorzugt. Die Integration von Kupfer-Leitungen in RRAM-Säulen stellte jedoch eine signifikante Herausforderung in Bezug auf Konstruktion und Zuverlässigkeit dar.
  • Eine RRAM-Säule/ein RRAM-Stapel weist wegen der Kompatibilität mit einem Prozessablauf für Komplementär-Metall-Oxid-Halbleiter (CMOS) üblicherweise Titannitrid(TiN)-Elektroden auf. Die Integration von RRAM-Einheiten in einen Kupfer-Damaszener-Prozess erfordert für einen Schutz des Stapels während einer Entfernung der TiN-Hartmaske eine zusätzliche Metallmaskenschicht (z.B. aus Tantalnitrid (TaN)) oben auf dem RRAM-Stapel. Darüber hinaus ist im Allgemeinen ein Seitenwandschutz erforderlich, da die Abmessungen von Kupfer-Durchkontakten in der Kreuzschienenanordnung üblicherweise größer als jene von RRAM-Stapelsäulen sind. Ein herkömmlicher Abstandshalter wird während der Bildung einer Durchgangsöffnung häufig geschädigt, so dass dadurch unerwünschterweise eine Schwachstelle für ein nachfolgendes TiN-Nassätzen erzeugt wird. Daher besteht eine Notwendigkeit auf dem Fachgebiet, sich mit dem vorstehend erwähnten Problem zu befassen.
  • KURZDARSTELLUNG
  • Unter einem ersten Aspekt betrachtet stellt die vorliegende Erfindung eine Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM) bereit, die aufweist: eine obere und eine untere Elektrode, die jeweils mit einer ersten und einer zweiten Metallverbindungsleitung elektrisch gekoppelt sind, wobei die erste und die zweite Metallverbindungsleitung eine elektrische Verbindung mit der RRAM-Struktur bereitstellen; eine Schicht aus einem resistiven Wechselmaterial, die zwischen der oberen und der unteren Elektrode angeordnet ist, wobei das resistive Wechselmaterial unter dem Einfluss von zumindest einem von einem elektrischen Feld und Wärme eine messbare Änderung des Widerstands zeigt; dielektrische Abstandshalter, die auf Seitenwänden von zumindest der unteren Elektrode ausgebildet sind; eine Passivierungsschicht, die auf einer oberen Oberfläche der dielektrischen Abstandshalter ausgebildet ist und zumindest einen Teilbereich von Seitenwänden der oberen Elektrode bedeckt, wobei die Passivierungsschicht zu der ersten Metallverbindungsleitung selbstausgerichtet ist.
  • Unter einem zweiten Aspekt betrachtet stellt die vorliegende Erfindung ein Verfahren für ein Bilden einer Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM) bereit, wobei das Verfahren aufweist: Bilden einer unteren Elektrode auf einer oberen Oberfläche einer ersten Metallverbindungsleitung; Bilden einer Schicht aus einem resistiven Wechselmaterial auf zumindest einem Teilbereich einer oberen Oberfläche der unteren Elektrode, wobei das resistive Wechselmaterial unter dem Einfluss von zumindest einem von einem elektrischen Feld und Wärme eine messbare Änderung des Widerstands zeigt; Bilden einer oberen Elektrode auf einer oberen Oberfläche der Schicht aus einem resistiven Wechselmaterial; Bilden von dielektrischen Abstandshaltern, die auf Seitenwänden von zumindest der unteren Elektrode gebildet werden; sowie Bilden einer Passivierungsschicht auf einer oberen Oberfläche der dielektrischen Abstandshalter und Bedecken von zumindest einem Teilbereich von Seitenwänden der oberen Elektrode, wobei die Passivierungsschicht zu einer zweiten Metallverbindungsleitung selbstausgerichtet ist, die sich in einer elektrischen Verbindung mit der oberen Elektrode befindet.
  • Die vorliegende Erfindung, wie sie in einer oder mehreren Ausführungsformen offenbart wird, stellt vorteilhafterweise eine Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM) sowie Verfahren zum Herstellen einer RRAM-Struktur bereit, die einen reduzierten Verbindungswiderstand bereitstellt und besonders günstig für eine Verwendung in einer Kreuzschienenanordnung ist. Bei einer oder mehreren Ausführungsformen ist ein selbstausgerichtetes Passivierungselement, das zumindest eine untere Elektrode der RRAM-Struktur umgibt, in der RRAM-Struktur enthalten. Das Passivierungselement verhindert vorteilhafterweise, dass eine obere Metallleitung mit der unteren Elektrode kurzgeschlossen wird, ungeachtet einer Erosion von RRAM-SeitenwandAbstandshaltern, die während eines tiefen Ätzens auftreten kann, das zum Bilden von Durchkontakten für ein Verbinden von oberen und unteren Metallleitungen in der Kreuzschienenanordnung verwendet wird.
  • Gemäß einer Ausführungsform der Erfindung weist eine RRAM-Struktur eine obere und eine untere Elektrode auf, die mit einer ersten beziehungsweise einer zweiten Metallverbindungsleitung elektrisch gekoppelt sind, wobei die erste und die zweite Metallverbindungsleitung eine elektrische Verbindung mit der RRAM-Struktur bereitstellen. Zwischen der oberen und der unteren Elektrode der RRAM-Struktur ist eine Schicht aus einem resistiven Wechselmaterial angeordnet. Das resistive Wechselmaterial zeigt unter dem Einfluss von zumindest einem elektrischen Feld und/oder Wärme eine messbare Änderung des Widerstands. Auf Seitenwänden zumindest der unteren Elektrode der RRAM-Struktur sind dielektrische Abstandshalter ausgebildet. Die RRAM-Struktur weist des Weiteren eine Passivierungsschicht auf, die auf einer oberen Oberfläche der dielektrischen Abstandshalter ausgebildet ist und zumindest einen Teilbereich von Seitenwänden der oberen Elektrode bedeckt. Die Passivierungsschicht ist zu der ersten Metallverbindungsleitung selbstausgerichtet.
  • Gemäß einer Ausführungsform der Erfindung weist ein Verfahren für ein Bilden einer RRAM-Struktur auf: Bilden einer unteren Elektrode auf einer oberen Oberfläche einer ersten Metallverbindungsleitung; Bilden einer Schicht aus einem resistiven Wechselmaterial auf zumindest einem Teilbereich einer oberen Oberfläche der unteren Elektrode, wobei das resistive Wechselmaterial unter dem Einfluss von zumindest einem von einem elektrischen Feld und Wärme eine messbare Änderung des Widerstands zeigt; Bilden einer oberen Elektrode auf einer oberen Oberfläche der Schicht aus einem resistiven Wechselmaterial; Bilden von dielektrischen Abstandshaltern, die auf Seitenwänden von zumindest der unteren Elektrode gebildet werden; sowie Bilden einer Passivierungsschicht auf einer oberen Oberfläche der dielektrischen Abstandshalter und Bedecken von zumindest einem Teilbereich von Seitenwänden der oberen Elektrode, wobei die Passivierungsschicht zu einer zweiten Metallverbindungsleitung selbstausgerichtet ist, die sich in einer elektrischen Verbindung mit der oberen Elektrode befindet.
  • Wie hierin verwendet, umfasst ein „Vereinfachen“ eines Arbeitsgangs ein Durchführen des Arbeitsgangs, ein Erleichtern des Arbeitsgangs, ein Unterstützen der Ausführung des Arbeitsgangs oder ein Bewirken einer Durchführung des Arbeitsgangs. Somit können Schritte, die durch eine Entität durchgeführt werden, lediglich als ein Beispiel und ohne Beschränkung im Zusammenhang mit der Methodik für eine Herstellung von Halbleitern einen Arbeitsgang erleichtern, der durch eine andere Entität ausgeführt wird, um eine Durchführung des (der) gewünschten Arbeitsgangs (Arbeitsgänge) zu bewirken. Um Zweifel auszuschließen, wird, wenn ein Ausführender einen Arbeitsgang auf andere Weise als durch Ausführen des Arbeitsgangs vereinfacht, der Arbeitsgang nichtsdestoweniger durch irgendeine Entität oder eine Kombination von Entitäten ausgeführt.
  • Techniken der vorliegenden Erfindung können wesentliche vorteilhafte technische Effekt bereitstellen. Nur als ein Beispiel und ohne Beschränkung können RRAM-Strukturen und/oder Verfahren für ein Herstellen einer RRAM-Struktur gemäß Ausführungsformen der vorliegenden Erfindung einen oder mehrere der folgenden Vorteile bereitstellen:
    • • einen reduzierten Verbindungswiderstand zwischen der RRAM-Struktur und entsprechenden Metallverbindungsleitungen;
    • • eine reduzierte Wahrscheinlichkeit für einen elektrischen Kurzschluss zwischen Elektroden der RRAM-Struktur und entsprechenden Metallverbindungsleitungen;
    • • Vereinfachen einer Integration von RRAM-Strukturen, die unter Verwendung eines CMOS-Prozesses gebildet werden, in einen Kupfer-Damaszener-Prozess, der für ein Bilden von Metallverbindungsleitungen in einer Kreuzschienenanordnung verwendet wird;
    • • Ermöglichen der Skalierung einer RRAM-Säulenabmessung unter eine Abmessung des entsprechenden Kontakts.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung illustrativer Ausführungsformen derselben ersichtlich, die in Verbindung mit den beigefügten Zeichnungen zu lesen ist.
  • Figurenliste
  • Die folgenden Zeichnungen sind lediglich als ein Beispiel und ohne Beschränkung dargestellt, wobei gleiche Bezugszeichen (wenn verwendet) überall in den mehreren Ansichten entsprechende Elemente kennzeichnen und wobei:
    • 1 eine perspektivische Ansicht ist, die zumindest einen Teilbereich einer Zelle eines üblichen resistiven Speichers mit wahlfreiem Zugriff (RRAM) darstellt;
    • 2 eine perspektivische Ansicht ist, die zumindest einen Teilbereich einer Kreuzschienenanordnung darstellt, die eine Mehrzahl von RRAM-Zellen aufweist, bei denen Aspekte der vorliegenden Erfindung eingesetzt sein können;
    • 3 eine Querschnittsansicht ist, die zumindest einen Teilbereich einer mit entsprechenden Kupfer-Leitungen integrierten exemplarischen RRAM-Säule gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
    • 4 bis 26 Querschnittsansichten sind, die exemplarische Prozessschritte/- stufen bei der Herstellung von einen reduzierten Verbindungswiderstand bereitstellenden exemplarischen RRAM-Strukturen gemäß Ausführungsformen der vorliegenden Erfindung darstellen; und
    • 27 eine Querschnittsansicht ist, die zumindest einen Teilbereich einer mit entsprechenden Kupfer-Leitungen integrierten exemplarischen RRAM-Säule gemäß einer alternativen Ausführungsform der vorliegenden Erfindung darstellt.
  • Es sollte wahrgenommen werden, dass Elemente in den Figuren der Einfachheit und Anschaulichkeit halber dargestellt sind. Es ist möglich, dass übliche, jedoch gut verstandene Elemente, die bei einer kommerziell umsetzbaren Ausführungsform nützlich oder notwendig sein können, nicht gezeigt sind, um eine weniger behinderte Sichtweise auf die dargestellten Ausführungsformen zu erleichtern.
  • DETAILLIERTE BESCHREIBUNG
  • Grundgedanken der vorliegenden Erfindung, wie sie bei einer oder mehreren Ausführungsformen derselben offenbart werden, werden hierin im Zusammenhang mit einer illustrativen Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM oder ReRAM) und Verfahren zum Herstellen derartiger Strukturen beschrieben, die eine selbstausgerichtete Randpassivierung zur Reduzierung des Verbindungswiderstands aufweisen, insbesondere dann, wenn die RRAM-Struktur zum Beispiel in einer Kreuzschienenanordnung eingesetzt wird. Es sollte jedoch wahrgenommen werden, dass die Erfindung nicht auf die spezifischen Strukturen und/oder Verfahren beschränkt ist, die hierin illustrativ gezeigt und beschrieben sind. Vielmehr sollte es für einen Fachmann in Anbetracht der Lehren hierin ersichtlich sein, dass zahlreiche Modifikationen in Bezug auf die gezeigten Ausführungsformen durchgeführt werden können, die innerhalb des Umfangs der beanspruchten Erfindung liegen. Das heißt, in Bezug auf die hierin gezeigten und beschriebenen Ausführungsformen sind keine Beschränkungen beabsichtigt oder sollten keine Beschränkungen abgeleitet werden.
  • 1 ist eine perspektivische Ansicht, die zumindest einen Teilbereich einer grundlegenden RRAM-Zelle 100 darstellt. Die RRAM-Zelle 100 ist zwischen einem unteren Leiter 102, bei dem es sich um eine Wortleitung handeln kann, und einem oberen Leiter 104 angeordnet, bei dem es sich um eine Bit-Leitung handeln kann. Die RRAM-Zelle 100 weist einen Übergang mit einem dünnen resistiven Wechselmaterial 106 auf, das sandwichartig zwischen einer unteren Elektrode 108 und einer oberen Elektrode 110 der RRAM-Zelle angeordnet ist. Für die untere und die obere Elektrode 108, 110 wird häufig Titannitrid (TiN) eingesetzt, und für das resistive Wechselmaterial 106 wird häufig ein Metalloxid (z.B. Hafniumoxid (HfO)) verwendet. Mit dem Wechseleffekt des RRAM ist die Erzeugung von Defekten in dem Wechselmaterial 106 verbunden, auf die als Sauerstoff-Fehlstellen Bezug genommen werden kann (d.h. Oxid-Bindungsstellen, an denen der Sauerstoff entfernt wurde), die sich unter dem Einfluss eines elektrischen Felds, das durch eine angelegte Vorspannung 112 erzeugt werden kann, aufladen können und die driften können, oder durch Wärme. Dieses angelegte elektrische Feld oder diese Wärme resultiert in einer Bewegung von Sauerstoff-Ionen und Sauerstoff-Fehlstellen in dem Wechselmaterial 106 in einer Weise, die mit der Bewegung von Elektronen und Löchern in einem Halbleiter konsistent ist, die wiederum eine messbare Änderung des Widerstands der Einheit bewirkt.
  • 2 ist eine perspektivische Ansicht, die zumindest einen Teilbereich einer Kreuzschienenanordnung 200 darstellt, bei der Aspekte der vorliegenden Erfindung eingesetzt sein können. Die Kreuzschienenanordnung 200 weist eine Mehrzahl von RRAM-Zellen 202 auf, wobei jede RRAM-Zelle an einem spezifischen Schnittpunkt eines entsprechenden unteren Leiters 204, bei dem es sich um eine Wortleitung handeln kann, und eines oberen Leiters 206 angeordnet ist, bei dem es sich um eine Bit-Leitung handeln kann. Wenngleich nicht explizit gezeigt (jedoch impliziert), ist im Allgemeinen zwischen jeder RRAM-Zelle 202 und einem der entsprechenden oberen oder unteren Leiter 206, 204 eine Zellenauswahleinheit (z.B. ein Transistor oder eine Diode) in Reihe geschaltet und wirkt dahingehend, auf die einzelnen Zellen selektiv zuzugreifen. Die unteren Leiter 204 sind bevorzugt auf einem Substrat 208 angeordnet, wie zum Beispiel auf einer Zwischenschichtdielektrikum(ILD)-Schicht.
  • Wie zuvor angegeben, ist es für die Herstellung einer großflächigen Kreuzschienenanordnung wünschenswert, den Leitungswiderstand in der Anordnung zu reduzieren, um den Spannungsabfall über die Leitungen hinweg zu minimieren. Um dieses Ziel zu erreichen, wird für eine Bildung der oberen und der unteren Leiter in der Kreuzschienenanordnung (z.B. 204, 206) bevorzugt Kupfer eingesetzt, indem zum Beispiel ein Kupfer-Damaszener-Prozess verwendet wird. Die Integration eines RRAM in einen Kupfer-Damaszener-Prozess weist jedoch mehrere Herausforderungen auf, die eine signifikante Auswirkung auf Zuverlässigkeit und Kosten von RRAM-Einheiten haben können.
  • Wie zuvor angegeben, weist eine RRAM-Säule wegen der Kompatibilität mit einem CMOS-Prozessablauf üblicherweise TiN-Elektroden auf. Bei einem Kupfer-Damaszener-Prozess wird TiN als eine Maske verwendet, so dass, wenn die TiN-Maske während des Kupfer-Damaszener-Prozesses durch einen selektiven Ätzvorgang entfernt wird, die TiN-Elektrode der RRAM-Säule ebenfalls geätzt wird. Daher erfordert eine Integration eines RRAM in einen Kupfer-Damaszener-Prozess im Allgemeinen eine auf der Oberseite der RRAM-Säule gebildete zusätzliche Metallbarrierenschicht, welche die obere Elektrode der RRAM-Säule davor schützt, während der Entfernung der Kupfer-Damaszener-TiN-Hartmaske geätzt zu werden.
  • Eine weitere Herausforderung bei einem Integrieren eines RRAM in einen Kupfer-Damaszener-Prozess besteht darin, dass, da die Abmessungen der oberen Kupfer-Leitungen üblicherweise viel größer als jene der RRAM-Säule sind, die obere Kupfer-Leitung eine Tendenz aufweist, sich über die Seiten der RRAM-Säule hinaus zu erstrecken und sich um diese herum zu wickeln, so dass dadurch die Wahrscheinlichkeit für einen elektrischen Kurzschluss zwischen der oberen Kupfer-Leitung und der unteren Elektrode der RRAM-Säule zunimmt. Daher werden auf Seitenwänden der RRAM-Säule häufig dielektrische Abstandshalter gebildet, um zu verhindern, dass die obere Kupfer-Leitung in einen elektrischen Kontakt mit der unteren Elektrode der RRAM-Säule kommt. Herkömmliche Seitenwand-Abstandshalter werden jedoch während eines Ätzvorgangs häufig geschädigt, der zur Bildung einer Durchgangsöffnung verwendet wird, so dass dadurch eine unerwünschte Schwachstelle für das TiN-Nassätzen erzeugt wird. Dadurch wird ein Ausbeuteverlust für die RRAM-Kreuzschienenanordnung verursacht.
  • Ausführungsformen der Erfindung stellen eine neuartige RRAM-Säulenstruktur bereit, die vorteilhafterweise zumindest die vorstehend angemerkten Herausforderungen für eine Integration eines RRAM in einen Kupfer-Damaszener-Prozess eliminiert. Nunmehr unter Bezugnahme auf 3 stellt eine Querschnittsansicht zumindest einen Teilbereich einer mit entsprechenden Kupfer-Leitungen integrierten exemplarischen RRAM-Säulenstruktur 300 gemäß einer Ausführungsform der Erfindung dar. Die RRAM-Säulenstruktur 300 kann zum Beispiel in einem RRAM-Gebiet einer Kreuzschienenanordnung angeordnet sein. Die RRAM-Säulenstruktur 300 weist eine untere Metallleitung (F2) 302, die bei einer oder mehreren Ausführungsformen Kupfer aufweist, sowie eine obere Metallleitung (F3) 304, die bei einer oder mehreren Ausführungsformen ebenfalls Kupfer aufweist, sowie eine RRAM-Säule (d.h. einen Stapel) auf, der zwischen der unteren und der oberen Metallleitung angeordnet ist, wie gezeigt. Die untere Metallleitung 302 und die obere Metallleitung 304, die unter Verwendung eines Kupfer-Damaszener-Prozesses gebildet werden können, sind von einer dielektrischen Schicht 306 umgeben, bei der es sich bei einer oder mehreren Ausführungsformen um eine Zwischenschichtdielektrikum(ILD)-Schicht handelt. Die dielektrische Schicht 306 kann zum Beispiel Siliciumdioxid oder ein alternatives Material mit einem niedrigen k aufweisen.
  • Im Zusammenhang mit einem Kupfer-Damaszener-Prozess ist jede von der unteren Metallleitung 302 und der oberen Metallleitung 304 bevorzugt von einer Barrierenschicht 308 beziehungsweise 310 umgeben, um zu verhindern, dass Kupfer in die umgebende dielektrische Schicht 306 diffundiert. Die Barrierenschicht 308, 310 weist bevorzugt zum Beispiel Tantal (Ta), Tantalnitrid (TaN), TiN etc. auf, wenngleich Ausführungsformen der Erfindung nicht auf irgendein spezifisches Barrierenmaterial beschränkt sind.
  • Über der unteren Metallleitung 302 ist eine Verkapselungsschicht 312 (z.B. aus Siliciumnitrid (SiN)) abgeschieden und erstreckt sich bevorzugt lateral über die Struktur hinweg, wenngleich in 3 nicht explizit gezeigt. Sodann sind in vorgegebenen Bereichen Öffnungen durch die Verkapselungsschicht 312 hindurch geätzt, um die darunterliegende untere Metallleitung 302 freizulegen. Die RRAM-Säule ist oben auf einer entsprechenden Öffnung in der Verkapselungsschicht 312 auf zumindest einem Teilbereich einer oberen Oberfläche der unteren Metallleitung 302 ausgebildet.
  • Bei einer oder mehreren Ausführungsformen weist die RRAM-Säule eine mehrschichtige untere Elektrode sowie eine mehrschichtige obere Elektrode auf. Bei einigen bevorzugten Ausführungsformen handelt es sich bei der oberen und der unteren Elektrode der RRAM-Säule um zweischichtige Elektroden, wenngleich Ausführungsformen der Erfindung nicht auf Elektroden mit zwei Schichten beschränkt sind. Spezifisch weist die untere Elektrode der RRAM-Säule eine direkt auf einer oberen Oberfläche der unteren Metallleitung 302 ausgebildete erste Metall- oder Metallnitrid-Schicht 314, bei der es sich bei diesem Beispiel um TaN handeln kann, sowie eine auf einer oberen Oberfläche der ersten Metallnitrid-Schicht ausgebildete zweite Metall-/Metallnitrid-Schicht 316 auf, bei der es sich bei diesem Beispiel um TiN handeln kann. Die obere Elektrode der RRAM-Säule weist bei dieser illustrativen Ausführungsform in einer ähnlichen Weise eine erste Metall- oder Metallnitrid-Schicht 318, bei der es sich bei diesem Beispiel um TiN handeln kann, sowie eine zweite Metall-/Metallnitrid-Schicht 320 auf, bei der es sich bei diesem Beispiel um TaN handeln kann. Die zweite Metall-/Metallnitrid(TaN)-Schicht 320 befindet sich in einem direkten elektrischen Kontakt mit der oberen Metallleitung 304. Es sollte wahrgenommen werden, dass sämtliche Materialschichten, welche die obere und die untere Elektrode der RRAM-Säule bilden, kein Metallnitrid aufweisen müssen. Bei einer oder mehreren Ausführungsformen weist zum Beispiel zumindest die eine der Schichten, welche die obere Elektrode bilden, TiN auf, und die andere Schicht der oberen Elektrode weist ein Metall auf, wie beispielsweise Wolfram (W), Iridium (Ir) etc.
  • Die RRAM-Säule weist des Weiteren eine Metalloxid-Schicht 322 auf, die zwischen der unteren und der oberen Elektrode angeordnet ist. Spezieller ist die Metalloxid-Schicht 322 auf zumindest einem Teilbereich einer oberen Oberfläche der zweiten Metallnitrid-Schicht 316 der unteren Elektrode ausgebildet, und die erste Metallnitrid-Schicht 318 der oberen Elektrode ist auf zumindest einem Teilbereich einer oberen Oberfläche der Metalloxid-Schicht 322 ausgebildet. Die Metalloxid-Schicht 322, die als das resistive Wechselmaterial verwendet wird, weist bei einer oder mehreren Ausführungsformen Hafniumoxid (HfO) auf, wenngleich Ausführungsformen der Erfindung nicht auf dieses spezifische resistive Wechselmaterial beschränkt sind.
  • Auf Seitenwänden der RRAM-Säule sind bevorzugt dielektrische Abstandshalter 324 ausgebildet, die zumindest die TiN-Schicht 316 der unteren Elektrode der RRAM-Säule bedecken. Die Seitenwandabstandshalter 324, die bei einer oder mehreren Ausführungsformen Siliciumnitrid (SiN) aufweisen, schützen die RRAM-Säule während der Bildung der oberen Metallleitung 304 nicht adäquat. Infolgedessen ist eine Passivierungsschicht 326 auf den Seitenwandabstandshaltern 324 ausgebildet, die zumindest einen Teilbereich der mehrschichtigen oberen Elektrode 318, 320 bedeckt. Die Seitenwandabstandshalter 324 sind so konfiguriert, dass die Passivierungsschicht 326 keinen Kontakt mit der Metalloxid-Schicht 322 oder der mehrschichtigen unteren Elektrode 314, 316 der RRAM-Säule herstellt (d.h. von diesen elektrisch isoliert ist).
  • Wie in dem gekennzeichneten Gebiet 328 von Interesse gezeigt, ist die Passivierungsschicht 326 zu der oberen Metallleitung 304 selbstausgerichtet, so dass sich die Ränder der oberen Metallleitung nicht über die Passivierungsschicht hinaus erstrecken und sich nicht um die RRAM-Säule herum wickeln können, wodurch ein elektrischer Kurzschluss mit der unteren Elektrode der RRAM-Säule erzeugt wird. Die selbstausgerichtete Passivierungsschicht 326 weist bei einer oder mehreren Ausführungsformen ein dielektrisches Material auf. Da die Passivierungsschicht 326 nicht in einen elektrischen Kontakt mit der Metalloxid-Schicht 322 oder der mehrschichtigen unteren Elektrode 314, 316 der RRAM-Säule kommt, kann die Passivierungsschicht bei alternativen Ausführungsformen ein Metall oder ein anderes leitfähiges Material aufweisen. Die obere Metallleitung 304 ist auf der Passivierungsschicht 326 ausgebildet und ist selbstausgerichtet zu dieser und ist auf einer oberen Oberfläche der zweiten Metallnitrid-Schicht 320 der mehrschichtigen oberen Elektrode der RRAM-Säule ausgebildet.
  • Somit stellt die RRAM-Säulenstruktur 300 gemäß einer oder mehreren Ausführungsformen der Erfindung im Gegensatz zu herkömmlichen Vorgehensweisen zur Herstellung von RRAM-Einheiten vorteilhafterweise eine nach Lithographie und Ätzen für einen Durchkontakt (um die untere und die obere Metallleitung in einem peripheren Bereich des Wafers zu verbinden, in dem die RRAM-Struktur ausgebildet ist) gebildete selbstausgerichtete Passivierungsschicht bereit, welche die untere Elektrode 314, 316 der RRAM-Säule davor schützt, mit der oberen Metallleitung 304 elektrisch in Kontakt zu kommen. Diese spezifische Anordnung ermöglicht vorteilhafterweise eine Skalierung der Abmessung der RRAM-Säule auf eine geringere Abmessung als die Abmessung des oberen Metallkontakts, ohne das Risiko, dass ein elektrischer Kurzschluss auftritt.
  • Lediglich als ein Beispiel und ohne Beschränkung sind die 4 bis 26 Querschnittsansichten, die illustrative Prozessschritte/-stufen bei der Herstellung einer exemplarischen RRAM-Struktur gemäß Ausführungsformen der Erfindung darstellen, die einen reduzierten Verbindungswiderstand bereitstellt. Wenngleich das gesamte Herstellungsverfahren und die dadurch gebildeten Strukturen vollumfänglich neuartig sind, können bestimmte einzelne Prozessschritte, die für ein Ausführen des Verfahrens erforderlich sind, herkömmliche Techniken für eine Herstellung von Halbleitern und herkömmliche Fertigungsmittel für eine Herstellung von Halbleitern enthalten. Diese Techniken und Fertigungsmittel sind einem Fachmann auf den relevanten Fachgebieten in Anbetracht der Lehren hierin bereits bekannt. Darüber hinaus sind viele der Prozessschritte und Fertigungsmittel, die für eine Herstellung von Halbleitereinheiten verwendet werden, auch in einer Anzahl von ohne Weiteres erhältlichen Veröffentlichungen beschrieben, darunter zum Beispiel: P.H. Holloway et al., Handbook of Compound Semiconductors: Growth, Processing, Characterization, and Devices, Cambridge University Press, 2008; und R.K. Willardson et al., Processing and Properties of Compound Semiconductors, Academic Press, 2001. Es wird hervorgehoben, dass, obwohl hierin einige einzelne Prozessschritte dargelegt sind, jene Schritte lediglich illustrativ sind und einem Fachmann verschiedene gleichermaßen geeignete Alternativen bekannt sein können, die ebenfalls in den Umfang der Erfindung fallen.
  • Es sollte wahrgenommen werden, dass die verschiedenen Schichten und/oder Bereiche, die in den beigefügten Figuren gezeigt sind, möglicherweise nicht maßstabsgetreu gezeichnet sind. Des Weiteren ist es möglich, dass eine oder mehrere Halbleiterschichten einer Art, die üblicherweise in derartigen integrierten Schaltkreiseinheiten verwendet wird, in einer gegebenen Figur nicht explizit gezeigt ist oder sind, um eine verständlichere Beschreibung zu ermöglichen. Dies impliziert nicht, dass die Halbleiterschicht(en), die nicht explizit gezeigt ist (sind), in der tatsächlichen integrierten Schaltkreiseinheit weggelassen ist (sind).
  • 4 ist eine Querschnittsansicht, die zumindest einen Teilbereich einer exemplarischen Halbleiterstruktur 400 darstellt, in der untere Metallleitungen ausgebildet sind. Spezifisch weist die Struktur 400 eine dielektrische Schicht 402 auf, bei der es sich bevorzugt um eine ILD-Schicht mit einem niedrigen k handelt. In der ILD-Schicht 402 werden untere Metallleitungen 404 und 406 gebildet, wie beispielsweise durch Verwenden von üblichen photolithographischen Strukturierungs- und Ätzprozessen. Bei dieser Darstellung ist die Struktur 400 in verschiedene Bereiche unterteilt, darunter einen ersten (z.B. KW-) Ausrichtungsmarkierungs-Bereich, einen D2-Ausrichtungsmarkierungs-Bereich, einen Basistechnologie-Bereich (in dem in erster Linie der periphere Schaltungsaufbau gebildet wird) sowie einen Speicherbereich (in dem die RRAM-Zellen(n) gebildet wird (werden)). Bei einer oder mehreren Ausführungsformen der Erfindung weisen die unteren Metallleitungen 404, 406 Kupfer auf, das durch einen Kupfer-Damaszener-Prozess gebildet werden kann. Im Zusammenhang mit einem Kupfer-Damaszener-Prozess wird im Allgemeinen eine Barrierenschicht gebildet, welche die Kupfer-Leitungen 404, 406 umgibt, um zu verhindern, dass Kupfer in die umgebende ILD-Schicht 402 diffundiert.
  • 5 stellt die Bildung einer Deckschicht 502 (d.h. einer Verkapselungsschicht), die bei einer oder mehreren Ausführungsformen SiN aufweist, über zumindest einem Teilbereich einer oberen Oberfläche der Struktur 400 dar. Spezifisch wird die Deckschicht 502 unter Verwendung eines Abscheidungsprozesses (z.B. unter Verwendung von chemischer Gasphasenabscheidung (CVD)) bevorzugt auf einer oberen Oberfläche der unteren Kupfer-Leitungen 404, 406 und auf zumindest einem Teilbereich der oberen Oberfläche der ILD-Schicht 402 gebildet, wenngleich Ausführungsformen der Erfindung nicht auf irgendeinen speziellen Prozess für ein Bilden der Deckschicht beschränkt sind.
  • In 6 wird eine organische dielektrische Schicht (ODL) 602 auf zumindest einem Teilbereich einer oberen Oberfläche der Deckschicht 502 gebildet. Die organische dielektrische Schicht 602 wird bei einer oder mehreren Ausführungsformen unter Verwendung eines üblichen Abscheidungsprozesses, wie zum Beispiel unter Verwendung von chemischer Gasphasenabscheidung (CVD), mit einer Dicke von etwa 135 Nanometer (nm) gebildet, wenngleich Ausführungsformen der Erfindung nicht auf irgendeine spezifische Dicke oder einen spezifischen Abscheidungsprozess für ein Bilden der organischen dielektrischen Schicht 602 beschränkt sind. Auf zumindest einem Teilbereich einer oberen Oberfläche der organischen dielektrischen Schicht 602 wird eine Anti-Reflex-Beschichtungs(ARC)-Schicht 604 gebildet. Auf zumindest einem Teilbereich einer oberen Oberfläche der ARC-Schicht 604 wird eine Photoresist-Maske 606 gebildet. Die Struktur 400 wird dann einem optischen Lithographie-Prozess unterzogen, so dass dadurch eine vorgegebene Struktur durch Belichtung mit Licht oder einer anderen optischen Quelle auf die Photoresist-Maske 606 transferiert wird. Danach werden (z.B. durch Ätzen) eine oder mehrere Öffnungen 608 und 610 in der Photoresist-Maske 606 gebildet, um Gebiete der Struktur 400 zu definieren, die nachfolgend zu entfernen sind. Eine der Öffnungen 608 wird über dem D2-Ausrichtungsmarkierungs-Bereich gebildet, und eine weitere Öffnung 610 wird über dem Speicherbereich gebildet und zu der unteren Kupfer-Leitung 406 ausgerichtet. Dann wird ein selektives Ätzen durchgeführt, um die Teilbereiche der Deckschicht 502 direkt unterhalb der Öffnungen 608, 610 zu entfernen.
  • Nunmehr unter Bezugnahme auf 7 werden Öffnungen 702 und 704 durch die SiN-Deckschicht 502 hindurch geätzt. Eine erste der Öffnungen 702 wird in dem D2-Ausrichtungsmarkierungs-Bereich durch die ARC-Schicht 604, die organische dielektrische Schicht 602 hindurch und zumindest teilweise in die ILD-Schicht 402 hinein geätzt, um die darunterliegende ILD-Schicht 402 freizulegen. In einer ähnlichen Weise wird eine zweite der Öffnungen 704 in dem Speicherbereich durch die ARC-Schicht 604, die organische dielektrische Schicht 602 hindurch und zumindest teilweise in die untere Kupfer-Leitung 406 hinein geätzt, um dadurch die darunterliegende untere Kupfer-Leitung freizulegen; in diesem Fall dient die untere Kupfer-Leitung 406 als eine Aufsetz-Kontaktstelle für die RRAM-Säule, die anschließend auf dieser gebildet wird. Bei einer oder mehreren Ausführungsformen wird reaktives lonenätzen (RIE) dazu verwendet, die Öffnungen 702, 704 zu ätzen, wenngleich die Erfindung nicht auf RIE beschränkt ist. Nach der Bildung der Öffnungen 702, 704 werden die Photoresist-Maske 606, die ARC-Schicht 604 sowie die organische dielektrische Schicht 602 entfernt, wie beispielsweise durch Nassätzen.
  • Auf einer oberen Oberfläche der Struktur 400 einschließlich in den Öffnungen 702, 704 wird ein Überzug 802 aus einem Metallnitrid gebildet, wie in 8 gezeigt. Bei einer oder mehreren Ausführungsformen weist der Überzug 802 aus einem Metallnitrid TaN auf, wenngleich Ausführungsformen der Erfindung nicht auf TaN beschränkt sind. Der Überzug 802 aus einem Metallnitrid wird bevorzugt unter Verwendung eines Abscheidungsprozesses gebildet, wie beispielsweise unter Verwendung von Plasma-Gasphasenabscheidung (PVD), jedoch nicht beschränkt auf diese. In 9 wird die obere Oberfläche der Struktur 400 zum Beispiel unter Verwendung einer chemisch-mechanischen Planarisierung (CMP) derart planarisiert, dass Teilbereiche des Überzugs 802 aus einem Metallnitrid, die außerhalb der Öffnungen 702, 704 auf der oberen Oberfläche der Deckschicht 502 liegen, entfernt werden, um Metallnitrid-Stopfen 902 und 904 zu bilden. Der Metallnitrid-Stopfen 904 befindet sich in einem direkten elektrischen Kontakt mit der darunterliegenden unteren Kupfer-Leitung 406 und wird zu einer der Schichten in einer mehrschichtigen unteren Elektrode der RRAM-Säule, die nachfolgend oben auf der unteren Kupfer-Leitung 406 gebildet wird, wie nachstehend hierin detaillierter beschrieben wird.
  • 10 stellt einen Schritt dar, in dem eine zweite Metallnitrid-Schicht 1002 auf zumindest einem Teilbereich einer oberen Oberfläche der Struktur 400 einschließlich über der Deckschicht 502 und den Metallnitrid-Stopfen 902 und 904 gebildet wird. Bei einer oder mehreren Ausführungsformen weist die zweite Metallnitrid-Schicht 1002 TiN auf, wenngleich Ausführungsformen der Erfindung nicht auf TiN beschränkt sind. Die zweite Metallnitrid-Schicht 1002 bildet in Verbindung mit dem Metallnitrid-Stopfen 904 eine untere Elektrode der RRAM-Säulenstruktur, die nachfolgend gebildet wird.
  • Die 11 bis 13 stellen exemplarische Schritte zur Herstellung eines Halbleiters dar, um optional eine Schnittfugen-Ausrichtungsstruktur zu bilden. Unter Bezugnahme auf 11 wird eine Hartmaskenschicht 1102 zum Beispiel unter Verwendung eines CVD-Prozesses bevorzugt auf zumindest einem Teilbereich einer oberen Oberfläche der zweiten Metallnitrid-Schicht 1002 abgeschieden. In 12 wird eine organische dielektrische Schicht (ODL) 1202 auf zumindest einem Teilbereich einer oberen Oberfläche der Hartmaskenschicht 1102 gebildet. Bei einer oder mehreren Ausführungsformen wird die organische dielektrische Schicht 1202 unter Verwendung eines üblichen Abscheidungsprozesses, wie zum Beispiel unter Verwendung von CVD, mit einer Dicke von etwa 100 nm gebildet, wenngleich Ausführungsformen der Erfindung nicht auf irgendeine spezifische Dicke oder irgendeinen spezifischen Abscheidungsprozess für ein Bilden der organischen dielektrischen Schicht 1202 beschränkt sind. Als nächstes wird eine ARC-Schicht 1204 entsprechend einer Ausrichtungsmarkierung in einer anderen Ebene auf zumindest einem Teilbereich einer oberen Oberfläche der organischen dielektrischen Schicht 1202 gebildet, wie beispielsweise durch Verwenden eines üblichen CVD-Prozesses oder eines ähnlichen Prozesses. Auf zumindest einem Teilbereich einer oberen Oberfläche der ARC-Schicht 1204 wird eine Photoresist-Schicht 1206 gebildet. Die Photoresist-Schicht 1206 wird zum Beispiel unter Verwendung eines üblichen photolithographischen Prozesses strukturiert und geätzt (z.B. unter Verwendung von RIE), so dass lediglich ein Teilbereich der Photoresist-Schicht in dem KW-Ausrichtungsmarkierungs-Bereich der Struktur 400 verbleibt. Nach einem selektiven Ätzen bis hinunter zu der zweiten Metallnitrid-Schicht 1002 und einer Entfernung der Photoresist-Schicht 1206, der ARC-Schicht 1204 und der organischen dielektrischen Schicht 1202 (z.B. unter Verwendung eines Plasma- oder Nassätzvorgangs) verbleibt eine unter der Photoresist-Schicht (1206 in 12) liegende Hartmaskenstruktur 1302 (bei der es sich um einen Teilbereich der in 12 gezeigten Hartmaskenschicht 1102 handelt) in dem KW-Ausrichtungsmarkierungs-Bereich der Struktur 400, wie in 13 gezeigt.
  • 14 stellt einen Prozess für ein Bilden der verbleibenden Schichten der RRAM-Säule dar. Spezieller wird auf zumindest einem Teilbereich der Struktur 400 einschließlich einer oberen Oberfläche der zweiten Metallnitrid-Schicht 1002 eine Metalloxid-Schicht 1402 gebildet, welche die untere Elektrode der RRAM-Säule bildet und die Hartmaskenstruktur 1302 umgibt. Die Metalloxid-Schicht 1402, die als das resistive Wechselmaterial der RRAM-Säule eingesetzt wird, weist bei einer oder mehreren Ausführungsformen HfO auf, wenngleich Ausführungsformen der Erfindung nicht auf dieses spezifische resistive Wechselmaterial beschränkt sind. Auf zumindest einem Teilbereich einer oberen Oberfläche der Metalloxid-Schicht 1402 wird eine dritte Metallnitrid-Schicht 1404 gebildet, und auf zumindest einem Teilbereich einer oberen Oberfläche der dritten Metallnitrid-Schicht 1404 wird eine vierte Metallnitrid-Schicht 1406 gebildet. Die dritte und die weitere Metallnitrid-Schicht 1404 und 1406, die bei einer oder mehreren Ausführungsformen TiN beziehungsweise TaN aufweisen, bilden eine mehrschichtige obere Elektrode der RRAM-Säule. Die Metalloxid-Schicht 1302 und die dritte und die weitere Metallnitrid-Schicht können unter Verwendung eines üblichen Abscheidungsprozesses gebildet werden, wie zum Beispiel unter Verwendung von CVD.
  • Unter fortgesetzter Bezugnahme auf 14 wird eine zweite Hartmaskenschicht 1408 über der oberen Oberfläche der Struktur 400 gebildet. Wie die erste Hartmaskenschicht 502/1302 weist die zweite Hartmaskenschicht 1408 bei einer oder mehreren Ausführungsformen SiN auf, wenngleich Ausführungsformen der Erfindung nicht auf dieses spezifische Material beschränkt sind. Wie aus 14 ersichtlich, wird durch das Vorhandensein der ersten Hartmaskenstruktur 1302 ein abgestuftes Querschnittsprofil in dem KW-Ausrichtungsmaskierungs-Bereich der Struktur 400 erzeugt; diese Topographie wird bei einer oder mehreren Ausführungsformen für eine Ausrichtung verwendet.
  • Die 15 und 16 stellen illustrative Schritte bei der Bildung der RRAM-Säule gemäß einer Ausführungsform der Erfindung dar. Wie in 15 gezeigt, wird eine dritte organische dielektrische Schicht 1502 auf zumindest einem Teilbereich einer oberen Oberfläche der zweiten Hartmaskenschicht 1408 gebildet, wie beispielsweise durch Verwenden eines üblichen Abscheidungsprozesses (z.B. durch Verwenden von CVD, PVD, plasma-unterstützter chemischer Gasphasenabscheidung (PECVD), atomarer Schichtabscheidung (ALD) etc.). Bei einer oder mehreren Ausführungsformen wird die dritte organische dielektrische Schicht 1502 mit einer Querschnittsdicke von etwa 200 nm gebildet, wenngleich Ausführungsformen der Erfindung nicht auf irgendeine spezifische Dicke beschränkt sind. Auf der dritten organischen dielektrischen Schicht 1502 wird bevorzugt CMP oder dergleichen durchgeführt, um die obere Oberfläche der Struktur 400 zu planarisieren. Dann wird eine dritte ARC-Schicht 1504 zum Beispiel unter Verwendung eines üblichen Abscheidungsprozesses auf zumindest einem Teilbereich einer oberen Oberfläche der dritten organischen dielektrischen Schicht 1502 gebildet.
  • Auf einer oberen Oberfläche der dritten ARC-Schicht 1504 wird eine Photoresist-Schicht abgeschieden. Diese Photoresist-Schicht wird dann unter Verwendung eines photolithographischen Prozesses strukturiert und geätzt, um Photoresist-Strukturen 1506 und 1508 zu bilden. Die Photoresist-Strukturen 1506 und 1508 sind zu den darunterliegenden Metallnitrid-Stopfen 902 beziehungsweise 904 ausgerichtet.
  • In 16 wird ein selektives Ätzen durchgeführt, wie beispielsweise RIE, um eine RRAM-Säule 1602 in dem Speicherbereich und Ausrichtungsstrukturen 1604 und 1606 in dem D2-Ausrichtungsmarkierungs-Bereich beziehungsweise in dem KW-Ausrichtungsmarkierungs-Bereich zu bilden. Spezifisch wird bei einer oder mehreren Ausführungsformen RIE durchgeführt, um durch die dritte ARC-Schicht 1504, die dritte organische dielektrische Schicht 1502, die zweite Hartmaskenschicht 1408, die vierte Metallnitrid-Schicht 1406, die dritte Metallnitrid-Schicht 1404, die Metalloxid-Schicht 1402 sowie die zweite Metallnitrid-Schicht 1002 hindurch zu ätzen. In 16 sind die resultierende RRAM-Säule 1602 und die resultierenden Ausrichtungsstrukturen 1604, 1606 nach einem Entfernen der verbliebenen Photoresist-Strukturen 1506 und 1508, der dritten ARC-Schicht 1504 und der dritten organischen dielektrischen Schicht 1502 (siehe 15) dargestellt.
  • Über der Struktur 400, darunter über einer oberen Oberfläche und Seitenwänden der RRAM-Säule 1602 und einer oberen Oberfläche und Seitenwänden der Ausrichtungsstrukturen 1604 und 1606, wird eine Verkapselungsschicht 1702 gebildet, wie in 17 dargestellt. Bei einer oder mehreren Ausführungsformen weist die Verkapselungsschicht 1702 SiN auf, wenngleich andere isolierende (d.h. dielektrische) Materialien für ein Bilden der Verkapselungsschicht durch Ausführungsformen der Erfindung in einer ähnlichen Weise in Betracht gezogen werden. Danach wird ein selektives Ätzen durchgeführt, wie zum Beispiel RIE, um die Verkapselungsschicht 1702 zu entfernen, die auf horizontalen Oberflächen der Struktur 400 angeordnet ist, darunter auf den oberen Oberflächen der RRAM-Säule 1602, der Ausrichtungsstrukturen 1604, 1606 und der oberen Oberfläche der Deckschicht 502 zwischen den benachbarten Strukturen, wie in 18 dargestellt. Somit verbleibt die Verkapselungsschicht 1702 nur auf den vertikalen Seitenwänden der RRAM-Säule 1602 und der Ausrichtungsstrukturen 1604, 1606, um Seitenwandabstandshalter zu bilden.
  • In 19 wird eine dielektrische Schicht 1902 auf zumindest einem Teilbereich der oberen Oberfläche der Struktur 400 abgeschieden, darunter auf der oberen Oberfläche der Deckschicht 502 und die RRAM-Säule 1602 und die Ausrichtungsstrukturen 1604, 1606 umgebend. Bei einer oder mehreren Ausführungsformen handelt es sich bei der dielektrischen Schicht 1902 um eine ILD-Schicht mit einem niedrigen k. Anschließend wird CMP oder ein alternativer Planarisierungsprozess durchgeführt, um die obere Oberfläche der dielektrischen Schicht 1902 zu planarisieren. Nachfolgend wird eine obere Metallverdrahtung (F3) in dieser dielektrischen Schicht 1902 gebildet, wie nachstehend hierin detaillierter beschrieben wird.
  • Wie in 20 gezeigt, wird beim Bilden der oberen Metallverdrahtungsschicht (F3) eine Opferschicht 2002 aus SiN auf einer oberen Oberfläche der dielektrischen Schicht 1902 abgeschieden. Danach wird eine Hartmaskenschicht 2004 aus einem Metallnitrid (z.B. aus TiN) auf einer oberen Oberfläche der Opferschicht 2002 aus SiN abgeschieden, und eine Schicht 2006 aus Tetraethylorthosilicat (TEOS) wird auf einer oberen Oberfläche der Hartmaskenschicht aus TiN abgeschieden. Eine oder mehrere von der Schicht 2002 aus SiN, der Hartmaskenschicht 2004 aus TiN und der TEOS-Schicht 2006 können zum Beispiel unter Verwendung eines CVD- oder PECVD-Prozesses abgeschieden werden. In 21 wird die TEOS-Schicht 2006 strukturiert und unter Verwendung von üblichen Photolithographie- und Ätzvorgängen werden Öffnungen 2102 und 2104 in der Hartmaskenschicht 2004 aus TiN gebildet, um einen Teilbereich der Opferschicht 2002 aus SiN durch diese hindurch freizulegen. Eine erste der Öffnungen 2102 ist vertikal zu der darunterliegenden unteren Metallleitung 404 ausgerichtet, und eine zweite der Öffnungen 2104 ist vertikal zu der darunterliegenden RRAM-Säule 1602 ausgerichtet.
  • Nunmehr unter Bezugnahme auf 22 wird ein tiefes RIE oder ein ähnlicher selektiver Ätzprozess durchgeführt, um Gräben 2202 und 2204 zu bilden. Der Graben 2202 wird durch die Opferschicht 2002 aus SiN, die dielektrische Schicht 1902 mit einem niedrigen k und die Deckschicht 502 hindurch geätzt, um zumindest einen Teilbereich der unteren Kupfer-Leitung 404 freizulegen. Dieser Graben 2202 wird einen Durchkontakt bilden, der die untere Kupfer-Leitung 404 mit einer entsprechenden, in dem Basistechnologie-Bereich der Struktur 400 zu bildenden oberen Kupfer-Leitung elektrisch verbindet. In einer ähnlichen Weise wird der Graben 2204 durch die Opferschicht 2002 aus SiN und teilweise durch die dielektrische Schicht 1902 mit einem niedrigen k hindurch geätzt, um die obere Elektrode freizulegen, die aus der dritten und der weiteren Metallnitrid-Schicht 1404 beziehungsweise 1406 der RRAM-Säule in dem Speicherbereich der Struktur 400 besteht.
  • Aufgrund des tiefen RIE, das zur Bildung des Grabens 2202 verwendet wird, liegt in dem Graben 2204 ein hohes Maß an Überätzen vor, das die Verkapselungsschicht 1702, die Seitenwandabstandshalter bildet, um die RRAM-Säule zu schützen, signifikant erodieren kann. Im Gebiet 2206 ist eine Erosion der Verkapselungsschicht 1702 gezeigt, welche die RRAM-Säule schützt. Diese Erosion ruft ein hohes Risiko in Bezug auf einen elektrischen Kurzschluss zwischen einer entsprechenden zu bildenden oberen Kupfer-Leitung und der Wechselschicht 1402 aus einem Metalloxid und der unteren Elektrode der RRAM-Säule hervor, welche die zweite Metallnitrid-Schicht 1002 aufweist.
  • Um das Risiko in Bezug auf einen Kurzschluss zwischen der oberen Kupfer-Leitung und der unteren Elektrode der RRAM-Säule zu eliminieren oder zumindest wesentlich zu reduzieren, wird ein konformer dielektrischer Überzug (d.h. eine Passivierungsschicht) 2302 auf der oberen Oberfläche der Struktur 400, darunter auf einer oberen Oberfläche von zumindest einem Teilbereich der Hartmaskenschicht 2004 aus TiN, auf Seitenwänden der Gräben 2202 und 2204 und zumindest einen Teilbereich der RRAM-Säule umgebend abgeschieden, wie in 23 gezeigt. Es sollte wahrgenommen werden, dass die kleinen Zwischenräume in der Nähe der Verkapselungsschicht 1702, die Seitenwandabstandshalter der RRAM-Säule bildet, ebenfalls vollständig mit dem dielektrischen Überzug 2302 gefüllt werden. Der dielektrische Überzug 2302 kann zum Beispiel Siliciumcarbid (SiC), Siliciumcarbonat (SiCO), SiO2 etc. aufweisen, wenngleich Ausführungsformen der Erfindung nicht auf irgendein spezifisches dielektrisches Material für den Überzug beschränkt sind.
  • 24 stellt die illustrative Struktur 400 nach einem Durchführen eines isotropen Zurückätzens des konformen dielektrischen Überzugs 2302 gemäß einer oder mehreren Ausführungsformen der Erfindung dar. Wie aus 24 ersichtlich, entfernt der isotrope Zurückätz-Prozess den konformen dielektrischen Überzug 2302 auf der oberen Oberfläche der Hartmaskenschicht 2004, auf den Seitenwänden und dem Boden des Grabens 2202 sowie in einem offenen Bereich auf zumindest einem Teilbereich der Seitenwände des Grabens 2204. Der konforme dielektrische Überzug 2302 verbleibt in dem abgeschnürten Bereich zwischen der RRAM-Säule und dem Graben 2204 derart, dass nur ein Teilbereich der vierten Metallnitrid-Schicht 1406, die eine obere Oberfläche der oberen Elektrode der RRAM-Säule bildet, freiliegend in dem Graben belassen wird. Dieser konforme dielektrische Überzug 2302 schützt das Wechselmaterial der RRAM-Säule und die untere Elektrode vor einem Kurzschluss mit der in dem Graben 2204 zu bildenden oberen Kupfer-Leitung. Im Anschluss an den isotropen Zurückätz-Prozess liegt zumindest ein Teilbereich einer oberen Oberfläche der oberen Elektrode 1406 der RRAM-Säule durch einen zurückgesetzten konformen dielektrischen Überzug 2302 in dem Graben frei. Bei einer oder mehreren Ausführungsformen wird das isotrope Zurückätzen durch atomares Schichtätzen (ALE, Atomic Layer Etching) durchgeführt, um eine präzise Ätzsteuerung zu erreichen, wenngleich Ausführungsformen der Erfindung im Wesentlichen jeden beliebigen isotropen Trocken- oder Nassätz-Prozess in Betracht ziehen.
  • In 25 wird die Opfer-Hartmaskenschicht aus TiN (2004 in 24) entfernt. Bei einer oder mehreren Ausführungsformen wird die Entfernung der Opfer-Hartmaskenschicht aus TiN unter Verwendung eines selektiven Ätzprozesses erreicht, wie zum Beispiel unter Verwendung einer Chemie mit verdünntem Hydroperoxid oder SC1-Chemie. Das TiN, das zur Bildung der oberen und der unteren Elektrode der RRAM-Säule verwendet wird, wird während der Entfernung der TiN-Hartmaske vorteilhafterweise durch den konformen selbstausgerichteten dielektrischen Überzug 2302 vor einer Schädigung geschützt; dieses dielektrische Überzugsmaterial schnürt den unteren Rand der RRAM-Säule ab und dichtet jegliches freiliegende TiN ab. 26 stellt einen Metallisierungsprozess auf einer oberen Ebene (F3) dar, bei dem bei einer oder mehreren Ausführungsformen Kupfer abgeschieden wird, das die Gräben 2202 und 2204 füllt, um obere Kupfer-Leitungen 2602 beziehungsweise 2604 zu bilden. Danach wird ein Planarisierungsprozess (z.B. CMP) durchgeführt, um die oberen Kupfer-Leitungen 2602, 2604 zu planarisieren und um die Opferschicht aus SiN (2002 in 25) bis hinunter zu der dielektrischen Schicht 1902 mit einem niedrigen k zu entfernen. Wie zuvor angegeben, wird durch die Hinzufügung des konformen dielektrischen Überzugs 2302, der zu einer Unterseite der oberen Kupfer-Leitung 2604 selbstausgerichtet ist, vorteilhafterweise eine Schädigung der TiN-Elektrode an der RRAM-Säule verhindert, wie in dem Gebiet 2606 hervorgehoben, und es wird außerdem ein elektrischer Kurzschluss zwischen der oberen Kupfer-Leitung 2604 und der unteren Elektrode der RRAM-Säule verhindert, wie in dem Gebiet 2608 hervorgehoben.
  • Bei einer alternativen Ausführungsform der Erfindung kann, wenn die Metallüberätzung, die zur Bildung der Gräben 2202 und 2204 verwendet wird, unter Bezugnahme auf 27 nicht zu tief ist, so dass der Boden des Grabens 2204 nicht unter die obere Elektrode der RRAM-Säule absinkt, der selbstausgerichtete konforme Überzug 2302 dann ein Metall oder ein ähnliches elektrisch leitfähiges Material aufweisen. Wie aus 27 ersichtlich, ist der konforme Überzug 2302 auf einer oberen Oberfläche der Verkapselungsschicht 1702 ausgebildet, die Seitenwandabstandshalter bildet, um die RRAM-Säule zu schützen, wie in einem Gebiet 2702 gezeigt. Bei dieser Ausführungsform weist der konforme Überzug 2302 bevorzugt zum Beispiel TaN, Ruthenium etc. auf. Auf diese Weise verhindert der Metallüberzug 2302, der wieder selbstausgerichtet zu der Unterseite der oberen Kupfer-Leitung 2604 ist, nicht nur eine Schädigung der darunterliegenden TiN-Elektroden der RRAM-Säule, sondern stellt darüber hinaus eine Verbindung zwischen der oberen Elektrode der RRAM-Säule und der oberen Kupfer-Leitung 2604 bereit, die einen geringeren Widerstand zeigt, da der Verbindungsübergang ein größeres Oberflächengebiet aufweist.
  • Zumindest ein Teil der Techniken der vorliegenden Erfindung kann bei einer integrierten Schaltung ausgeführt werden. Beim Bilden von integrierten Schaltungen werden üblicherweise identische Chip-Plättchen in einem sich wiederholenden Muster auf einer Oberfläche eines Halbleiterwafers hergestellt. Jedes Chip-Plättchen weist eine hierin beschriebene Einheit auf und kann weitere Strukturen und/oder Schaltungen aufweisen. Die einzelnen Chip-Plättchen werden aus dem Wafer geschnitten oder vereinzelt, danach als eine integrierte Schaltung gepackt. Ein Fachmann weiß, wie Wafer zu vereinzeln sind und Chip-Plättchen zu packen sind, um integrierte Schaltungen herzustellen. Jede der exemplarischen Strukturen, die in den beigefügten Figuren dargestellt sind, oder Teilbereiche derselben kann oder können Teil einer integrierten Schaltung sein. Auf diese Weise hergestellte integrierte Schaltungen werden als Teil dieser Erfindung betrachtet.
  • Fachleute sind sich bewusst, dass die vorstehend erörterten exemplarischen Strukturen in Rohform (d.h. als ein einzelner Wafer, der mehrere unverpackte Chips aufweist), als blanke Chips, in einer gepackten Form oder eingebaut als Teile von Zwischenprodukten oder Endprodukten vertrieben werden können, die einen Vorteil daraus ziehen, RRAM-Einheiten aufzuweisen, die gemäß einer oder mehreren Ausführungsformen der Erfindung in diesen gebildet wurden.
  • Eine integrierte Schaltung gemäß Aspekten der vorliegenden Offenbarung kann im Wesentlichen in jeder Anwendung und/oder in jedem elektronischen System eingesetzt werden, bei der und/oder dem ein RRAM involviert ist, wie beispielsweise in einer Kreuzschienenanordnung etc., jedoch nicht beschränkt auf diese. Geeignete Systeme für ein Realisieren von Ausführungsformen der Erfindung können neuromorphe Datenverarbeitungssysteme aufweisen, sind jedoch nicht beschränkt auf diese. Systeme, in denen derartige integrierte Schaltungen eingebaut sind, werden als Teil dieser Erfindung betrachtet. In Anbetracht der hierin bereitgestellten Lehren der vorliegenden Offenbarung ist ein Fachmann in der Lage, weitere Ausführungen und Anwendungen von Ausführungsformen der Erfindung in Betracht zu ziehen.
  • Die Darstellungen von hierin beschriebenen Ausführungsformen der Erfindung sollen ein allgemeines Verstehen der verschiedenen Ausführungsformen bereitstellen, und sie sollen nicht als eine vollständige Beschreibung sämtlicher Elemente und Merkmale von Vorrichtungen und Systemen dienen, welche die hierin beschriebenen Strukturen und Vorgehensweisen für die Halbleiterfertigung nutzen können. In Anbetracht der Lehren hierin werden für den Fachmann viele weitere Ausführungsformen ersichtlich; weitere Ausführungsformen werden genutzt und daraus abgeleitet, so dass strukturelle und logische Substitutionen und Änderungen durchgeführt werden können, ohne von dem Umfang dieser Offenbarung abzuweichen. Die Zeichnungen sind außerdem lediglich repräsentativ und sind nicht maßstabsgetreu gezeichnet. Dementsprechend sind die Beschreibung und die Zeichnungen in einem illustrativen anstatt einem restriktiven Sinn zu betrachten.
  • Auf Ausführungsformen der Erfindung wird hierin, einzeln und/oder zusammen, nur der Zweckmäßigkeit halber und ohne zu beabsichtigen, den Umfang dieser Anmeldung auf irgendeine einzelne Ausführungsform oder ein einzelnes erfinderisches Konzept zu beschränken, wenn tatsächlich mehr als eine oder eines gezeigt ist, mit dem Begriff „Ausführungsform“ Bezug genommen. Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, versteht es sich somit, dass die spezifische(n) gezeigte(n) Ausführungsform(en) durch eine Anordnung substituiert werden kann (können), die das gleiche Ziel erreicht; das heißt, diese Offenbarung soll irgendwelche und sämtliche Adaptionen oder Variationen verschiedener Ausführungsformen abdecken. In Anbetracht der Lehren hierin werden für den Fachmann Kombinationen der vorstehenden Ausführungsformen und weitere Ausführungsformen ersichtlich, die hierin nicht spezifisch beschrieben sind.
  • Die hierin verwendete Terminologie dient lediglich dem Zweck einer Beschreibung spezieller Ausführungsformen und soll nicht beschränkend für die Erfindung sein. Wie hierin verwendet, sollen die Singularformen „ein/eine“, „ein/eine“ sowie „der/die/das“ ebenso die Pluralformen umfassen, wenn nicht der Kontext klar etwas anderes anzeigt. Es versteht sich des Weiteren, dass die Begriffe „weist auf“ und/oder „aufweisend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Schritten, Arbeitsgängen, Elementen und/oder Komponenten spezifizieren, das Vorhandensein oder die Hinzufügung von einem oder mehreren weiteren Merkmalen, Schritten, Arbeitsgängen, Elementen, Komponenten und/oder Gruppen derselben jedoch nicht ausschließen. Begriffe wie beispielsweise „oberhalb“, „unterhalb“, „oberer/obere/oberes“, „unterer/untere/unteres“, „oben“ sowie „unten“, wie sie hierin verwendet werden können, sollen die relative Positionierung von Elementen oder Strukturen zueinander anstatt einer absoluten Positionierung anzeigen.
  • Die entsprechenden Strukturen, Materialien, Vorgänge und Äquivalente sämtlicher Mittel oder Step-plus-Function-Elemente in den nachstehenden Ansprüchen sollen jede beliebige Struktur, jedes beliebige Material oder jeden beliebigen Vorgang für ein Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen umfassen, wie spezifisch beansprucht. Die Beschreibung der verschiedenen Ausführungsformen wurde zu Zwecken der Darstellung und Beschreibung präsentiert, soll jedoch nicht erschöpfend oder auf die offenbarten Formen beschränkt sein. Für den Fachmann werden viele Modifikationen und Variationen ersichtlich, ohne von dem Umfang der Erfindung abzuweichen. Die Ausführungsformen wurden gewählt und beschrieben, um die Grundgedanken der Erfindung und die praktische Anwendung am besten zu erläutern und andere Fachleute in die Lage zu versetzen, die verschiedenen Ausführungsformen mit verschiedenen Modifikationen zu verstehen, wie sie für die in Betracht gezogene spezielle Nutzung geeignet sind.
  • Darüber hinaus ist in der vorstehenden detaillierten Beschreibung zu erkennen, dass verschiedene Merkmale zum Zwecke einer Verschlankung der Offenbarung in einer einzelnen Ausführungsform zusammengefasst werden. Dieses Verfahren der Offenbarung ist nicht als eine Absicht widerspiegelnd zu interpretieren, dass die beanspruchten Ausführungsformen mehr Merkmale erfordern, als in jedem Anspruch ausdrücklich aufgeführt sind. Vielmehr liegt der erfinderische Gegenstand, wie die beigefügten Ansprüche widerspiegeln, in weniger als sämtlichen Merkmalen einer einzelnen Ausführungsform. Somit werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung integriert, wobei jeder Anspruch für sich genommen einen separat beanspruchten Gegenstand darstellt.
  • In Anbetracht der Lehren von Ausführungsformen der Erfindung, die hierin bereitgestellt sind, ist ein Fachmann in der Lage, weitere Realisierungen und Anwendungen der Techniken von Ausführungsformen der Erfindung in Betracht zu ziehen. Wenngleich hierin illustrative Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben wurden, versteht es sich, dass Ausführungsformen der Erfindung nicht auf jene präzisen Ausführungsformen beschränkt sind und dass verschiedene weitere Änderungen und Modifikationen bei diesen von einem Fachmann durchgeführt werden können, ohne von dem Umfang der beigefügten Ansprüche abzuweichen.

Claims (20)

  1. Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM), die aufweist: eine obere und eine untere Elektrode, die mit einer ersten beziehungsweise einer zweiten Metallverbindungsleitung elektrisch gekoppelt sind, wobei die erste und die zweite Metallverbindungsleitung eine elektrische Verbindung mit der RRAM-Struktur bereitstellen; eine Schicht aus einem resistiven Wechselmaterial, das zwischen der oberen und der unteren Elektrode angeordnet ist, wobei das resistive Wechselmaterial unter dem Einfluss von zumindest einem von einem elektrischen Feld und Wärme eine messbare Änderung des Widerstands zeigt; dielektrische Abstandshalter, die auf Seitenwänden zumindest der unteren Elektrode ausgebildet sind; eine Passivierungsschicht, die auf einer oberen Oberfläche der dielektrischen Abstandshalter ausgebildet ist und zumindest einen Teilbereich von Seitenwänden der oberen Elektrode bedeckt, wobei die Passivierungsschicht zu der ersten Metallverbindungsleitung selbstausgerichtet ist.
  2. RRAM-Struktur nach Anspruch 1, wobei zumindest eine von der oberen und der unteren Elektrode eine mehrschichtige Elektrode aufweist.
  3. RRAM-Struktur nach Anspruch 2, wobei zumindest eine von der oberen und der unteren Elektrode eine erste Metallnitrid-Schicht sowie zumindest eine von einer zweiten Metallnitrid-Schicht und einer ersten Metallschicht aufweist, die auf einer oberen Oberfläche der ersten Metallnitrid-Schicht ausgebildet sind.
  4. RRAM-Struktur nach Anspruch 3, wobei die eine von der ersten und der zweiten Metallnitrid-Schicht Titannitrid aufweist und die andere von der ersten und der zweiten Metallnitrid-Schicht Tantalnitrid aufweist.
  5. RRAM-Struktur nach Anspruch 3, wobei die erste Metallschicht zumindest eines von Wolfram und Iridium aufweist.
  6. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei eine obere Oberfläche der Passivierungsschicht zu einer unteren Oberfläche der ersten Metallverbindungsleitung selbstausgerichtet ist.
  7. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei die Schicht aus einem resistiven Wechselmaterial Hafniumoxid aufweist.
  8. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei die Passivierungsschicht zumindest eines von Siliciumcarbid, Siliciumdioxid und Siliciumcarbonat aufweist.
  9. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei die Passivierungsschicht einen konformen dielektrischen Überzug aufweist.
  10. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei die Passivierungsschicht ein elektrisch leitfähiges Material aufweist und wobei die dielektrischen Abstandshalter auf Seitenwänden der Schicht aus einem resistiven Wechselmaterial und der unteren Elektrode ausgebildet sind und so konfiguriert sind, dass sie das resistive Wechselmaterial und die untere Elektrode von der Passivierungsschicht elektrisch isolieren.
  11. RRAM-Struktur nach Anspruch 10, wobei die Passivierungsschicht mit der oberen Elektrode elektrisch verbunden ist.
  12. RRAM-Struktur nach einem der vorhergehenden Ansprüche, wobei eine Gesamtbreite der oberen und der unteren Elektrode und der resistiven Wechselschicht geringer als eine Breite der ersten Metallverbindungsleitung ist, so dass dadurch eine Skalierung der RRAM-Struktur auf eine Abmessung ermöglicht wird, die geringer als eine Abmessung der ersten Metallverbindungsleitung ist.
  13. Verfahren für ein Bilden einer Struktur eines resistiven Speichers mit wahlfreiem Zugriff (RRAM), wobei das Verfahren aufweist: Bilden einer unteren Elektrode auf einer oberen Oberfläche einer ersten Metallverbindungsleitung; Bilden einer Schicht aus einem resistiven Wechselmaterial auf zumindest einem Teilbereich einer oberen Oberfläche der unteren Elektrode, wobei das resistive Wechselmaterial unter dem Einfluss von zumindest einem von einem elektrischen Feld und Wärme eine messbare Änderung des Widerstands zeigt; Bilden einer oberen Elektrode auf einer oberen Oberfläche der Schicht aus einem resistiven Wechselmaterial; Bilden von dielektrischen Abstandshaltern, die auf Seitenwänden von zumindest der unteren Elektrode gebildet werden; und Bilden einer Passivierungsschicht auf einer oberen Oberfläche der dielektrischen Abstandshalter und Bedecken zumindest eines Teilbereichs von Seitenwänden der oberen Elektrode, wobei die Passivierungsschicht zu einer zweiten Metallverbindungsleitung selbstausgerichtet ist, die sich in einer elektrischen Verbindung mit der oberen Elektrode befindet.
  14. Verfahren nach Anspruch 13, wobei die Passivierungsschicht einen konformen dielektrischen Überzug aufweist, wobei das Verfahren des Weiteren aufweist: Bilden einer dielektrischen Schicht, welche die RRAM-Struktur umgibt; Bilden eines Grabens zumindest teilweise durch die dielektrische Schicht hindurch, um dadurch die obere Elektrode und zumindest einen Teilbereich der dielektrischen Abstandshalter der RRAM-Struktur freizulegen; Abscheiden des konformen dielektrischen Überzugs in dem Graben, der ein Überätzungsgebiet des Grabens füllt; und Durchführen eines isotropen Zurückätzens des konformen dielektrischen Überzugs, um Teilbereiche des konformen dielektrischen Überzugs auf Seitenwänden des Grabens zu entfernen, wobei der konforme dielektrische Überzug in dem Überätzungsgebiet des Grabens verbleibt, wobei zumindest ein Teilbereich einer oberen Oberfläche der oberen Elektrode in dem Graben durch einen zurückgesetzten konformen dielektrischen Überzug freigelegt wird.
  15. Verfahren nach Anspruch 14, wobei die zweite Metallverbindungsleitung durch Abscheiden eines Metalls in dem Graben und auf jeweiligen oberen Oberflächen des konformen dielektrischen Überzugs und der oberen Elektrode der RRAM-Struktur gebildet wird.
  16. Verfahren nach Anspruch 13, wobei die erste und die zweite Metallverbindungsleitung unter Verwendung eines Kupfer-Damaszener-Prozesses gebildet werden.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei die dielektrischen Abstandshalter auf Seitenwänden von zumindest der unteren Elektrode und der Schicht aus einem resistiven Wechselmaterial gebildet werden und wobei die Passivierungsschicht ein elektrisch leitfähiges Material aufweist.
  18. Verfahren nach einem der Ansprüche 13 bis 17, wobei das Bilden von zumindest einer von der oberen und der unteren Elektrode ein Bilden einer mehrschichtigen Elektrode aufweist.
  19. Verfahren nach Anspruch 18, wobei die mehrschichtige Elektrode eine erste Metallnitrid-Schicht und zumindest eine von einer zweiten Metallnitrid-Schicht und einer ersten Metallschicht aufweist, die auf einer oberen Oberfläche der ersten Metallnitrid-Schicht gebildet werden.
  20. Verfahren nach einem der Ansprüche 13 bis 19, wobei eine Gesamtbreite der oberen und der unteren Elektrode und der Schicht aus einem resistiven Wechselmaterial geringer als eine Breite der zweiten Metallverbindungsleitung ist.
DE112020006213.9T 2019-12-19 2020-12-14 Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff Pending DE112020006213T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/720,091 US11183632B2 (en) 2019-12-19 2019-12-19 Self-aligned edge passivation for robust resistive random access memory connection
US16/720,091 2019-12-19
PCT/IB2020/061895 WO2021124072A1 (en) 2019-12-19 2020-12-14 Self-aligned edge passivation for robust resistive random access memory connection

Publications (1)

Publication Number Publication Date
DE112020006213T5 true DE112020006213T5 (de) 2022-10-13

Family

ID=76438777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006213.9T Pending DE112020006213T5 (de) 2019-12-19 2020-12-14 Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff

Country Status (6)

Country Link
US (1) US11183632B2 (de)
JP (1) JP2023507251A (de)
CN (1) CN114846636A (de)
DE (1) DE112020006213T5 (de)
GB (1) GB2606919A (de)
WO (1) WO2021124072A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502242B2 (en) * 2020-03-24 2022-11-15 International Business Machines Corporation Embedded memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8198620B2 (en) 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
US8283198B2 (en) 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
TW201322341A (zh) 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
CN102593352A (zh) 2012-02-21 2012-07-18 北京大学 一种阻变存储器的制备方法
US9257642B1 (en) 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
US9431603B1 (en) 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
WO2018004697A1 (en) 2016-07-01 2018-01-04 Intel Corporation Dual layer metal oxide rram devices and methods of fabrication
WO2018009154A1 (en) 2016-07-02 2018-01-11 Intel Corporation Rram devices with extended switching layer and methods of fabrication
US10818544B2 (en) * 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability
CN111418078B (zh) 2017-09-29 2024-03-05 昕原半导体(上海)有限公司 电阻式随机访问存储器和制作技术

Also Published As

Publication number Publication date
JP2023507251A (ja) 2023-02-22
CN114846636A (zh) 2022-08-02
WO2021124072A1 (en) 2021-06-24
GB2606919A (en) 2022-11-23
GB202209965D0 (en) 2022-08-24
US11183632B2 (en) 2021-11-23
US20210193920A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE112012001220B4 (de) Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
DE102018122524A1 (de) Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
DE102017104622A1 (de) Metall-Aufsetzverfahren für RRAM-Technologie
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102018220751A1 (de) Middle-of-line strukturen
DE102016118062A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102021110748A1 (de) Transistor, der einen wasserstoffdiffusionsbarrierefilm aufweist undverfahren zu dessen ausbildung
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102020132537A1 (de) Dreidimensionale Speichervorrichtung und Herstellungsverfahren dafür
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000

R084 Declaration of willingness to licence
R016 Response to examination communication