CN102714173A - 隧道结过孔 - Google Patents
隧道结过孔 Download PDFInfo
- Publication number
- CN102714173A CN102714173A CN2010800608981A CN201080060898A CN102714173A CN 102714173 A CN102714173 A CN 102714173A CN 2010800608981 A CN2010800608981 A CN 2010800608981A CN 201080060898 A CN201080060898 A CN 201080060898A CN 102714173 A CN102714173 A CN 102714173A
- Authority
- CN
- China
- Prior art keywords
- tjv
- wiring layer
- circuit
- tunnel junction
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 22
- 239000011229 interlayer Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/979—Tunnel diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种用于形成隧道结或TJ电路的方法，该方法包括：形成底部布线层（308）；形成接触底部布线层的多个TJ（301）；与多个TJ的形成同时形成多个隧道结过孔或TJV（305），TJV接触底部布线层；以及形成接触多个TJ和多个TJV的顶部布线层（310）。一种包括多个隧道结的电路，该电路包括：接触多个TJ的底部布线层，底部布线层还接触多个隧道结过孔，其中，多个TJ和多个TJV包括相同的材料；以及接触多个TJ和多个TJV的顶部布线层。
Description
技术领域
本发明一般涉及隧道结器件电路的制造领域。
背景技术
隧道结（TJ）阵列用于制造各种电器件，包括磁阻随机存取存储器（MRAM）阵列以及超导约瑟夫森（Josephson）结电路。TJ包括两种不同材料之间的结（例如，具有导电基部电极材料、绝缘隧道势垒材料以及导电顶部电极材料的夹层结构）；电子经由跨越绝缘隧道势垒材料的量子隧穿（tunneling）在两种导电材料之间移动。具有基于TJ的器件的电路可以具有接触TJ的顶部电极的顶部金属层（例如，后段制程（back-end-of-line，BEOL）布线级）、以及接触TJ的底部电极的底部金属布线层。一个或者多个低电阻外围触点或者过孔可以将底部金属层连接到顶部金属层。过孔可以包括低电阻金属，诸如铜或者钨。跨越TJ器件各层的、从顶部金属层到底金属层的过孔连接可以使用专用光掩膜级、以及单或者双嵌入（大马士革（Damascene））金属化来制造。图1图示形成包括过孔的隧道结电路的方法的实施例。在块101中，形成用于将电路连接到隧道结结构的底部的基层或者底层布线。在块102中，通过适合的方法（诸如掩蔽（masking）以及刻蚀工艺）来形成隧道结。在块103中，围绕隧道结形成电介质膜。电介质膜的顶部表面可以被平坦化以与相继发生的光刻和刻蚀步骤简单地整合。在块104，将过孔洞光刻地限定并且刻蚀到电介质，以使得能电连接到块101中形成的基布线层。在块105中，以这样的方式使用相对复杂的多层掩蔽来形成顶层布线沟槽，使得在应用布线沟槽光刻之前保护和/或平坦化块104中形成的过孔洞。在块106，使用例如单或者双嵌入工艺利用金属填充顶层布线沟槽和过孔。
创建TJ器件电路中的过孔结构必需的工艺步骤可能减少电路的产量，因为该工艺步骤可能引起电路的关键区域中的缺陷，或者可能形成有缺陷的过孔。过孔还可能随着时间倾向于形成开路，引起电路操作中的故障。另外，过孔形成可能是相对昂贵的；过孔形成要求的工艺步骤以及光刻可能是用于TJ器件电路的后段制程（BEOL）处理的总成本的至多10%。
发明内容
在一方面，一种用于形成隧道结（TJ）电路的方法，该方法包括：形成底部布线层；形成接触底部布线层的多个TJ；与多个TJ的形成同时形成多个隧道结过孔（TJV），TJV接触底部布线层；以及形成接触多个TJ和多个TJV的顶部布线层。
在一方面，包括多个隧道结（TJ）的电路包括：接触多个TJ的底部布线层，底部布线层还接触多个隧道结过孔（TJV），其中，多个TJ和多个TJV包括相同的材料；以及接触多个TJ和多个TJV的顶部布线层。
在一方面，将顶部布线层连接到底部布线层的隧道结过孔（TJV）包括：第一层导电材料；第一层导电材料顶部上的隧道势垒；以及隧道势垒顶部上的第二层导电材料，其中，TJV包括顶部布线层和底部布线层之间的低电阻连接。
通过本示例性实施例的技术实现附加特征。在此详细描述其他实施例，并且其被视为要求保护的一部分。为了更好地理解示例性实施例的特征，参考描述和附图。
附图说明
现在参考附图，其中在几个图中同样的元件被同样地标号。
图1是图示形成包括金属过孔的隧道结电路的方法的实施例的流程图；
图2是图示形成包括隧道结过孔的隧道结电路的方法的实施例的流程图；
图3图示包括隧道结过孔的隧道结电路的实施例的剖视图；以及
图4图示包括隧道结过孔的隧道结电路的实施例的俯视图。
具体实施方式
利用下面详细讨论的示例性实施例提供隧道结过孔（TJV）的实施例。
可以通过用隧道结过孔（TJV）结构替代金属过孔，来消除TJ阵列制造中的常规过孔工艺。TJV可以与TJ同时并且用与TJ相同的材料形成。TJV可以具有相对低的电阻，使得TJV可以充当金属过孔的替代物。与TJ器件相比TJV可以在面积上制作得相对大，以便降低TJV的电阻。TJV是有利的，其中过孔和TJ器件结构之间的重叠容差是关键的。这是因为TJV形成不要求与TJ级对准的单独过孔光刻级，所以多级掩膜重叠误差不出现。TJV可以从与TJ相同的光刻掩膜来印制，确保良好的对准。TJV还可以在各种类型的工艺中使用，诸如先沟槽双嵌入（trench-first dual-damascene）工艺，由于过孔尺寸或者特征形状工艺可能不允许铜过孔的形成。此外，TJV材料可能在故障时形成短路，允许TJ阵列中的TJV的连续操作，而标准金属过孔可能当故障时形成开路，导致过孔变得不可操作。
可以通过在TJV的刻蚀限定期间以增强侧壁的再沉积的形状形成TJV，来进一步降低TJV电阻。例如，不同于凸面、圆形形状，TJV可以具有哑铃型的形状，具有用于捕获刻蚀的材料的凹面内含物。捕获的刻蚀的材料可以用作隧道势垒的分路，将其电阻降低至多级导线互连所期望的等级。此外，TJV可以在电路建立和测试期间被电子寻址，使得TJV可以在操作中经受相对大的电压脉冲，而不是使TJ经受相对大的电压脉冲。相对大的电压脉冲可能引起TJV的隧道势垒击穿，形成短路并且降低TJV材料的电阻。
图2图示形成包括TJV的隧道结电路的方法的实施例。在块201中，形成用于将电路连接到隧道结结构的底部的基层或者底部层布线。在块202，通过适当的方法（诸如掩蔽或者刻蚀工艺）同时形成TJ和TJV。在块203中，在TJ和TJV周围形成电介质膜。还可以平坦化电介质膜的顶部表面。在块204，使用简单的光刻和刻蚀形成顶层布线沟槽。由于不存在要平坦化或者保护的过孔洞，可以利用相对简单的单级光致抗蚀剂处理来执行刻蚀的掩蔽。刻蚀后的布线沟槽暴露TJ和TJV的顶部电极。在块205中，使用例如单嵌入工艺利用金属填充顶层布线沟槽。在块206中，TJV可选地经受相对大的电压脉冲，引起TJV中的隧道势垒击穿，由此降低TJV结构的电阻。TJV可以被寻址，使得TJ不受相对大的电压脉冲的影响。
在图3中示出包括TJ 301和TJV 305的隧道结电路的实施例的剖面300。TJ 301和TJV 305每个包括由隧道势垒（303a-b）分离的两个TJ材料层（302a-b和304a-b）。在一些实施例中TJ材料302a-b和304a-b可以包括磁材料或者超导材料，诸如钴、铁、硼、铌、铝或者镍，并且在一些实施例中隧道势垒303a-b可以包括氧化镁或者氧化铝。在一些实施例中布线层308可以包括前段制程（front end of line,FEOL）或者低级后段制程（BEOL）布线层。布线层308中的接触306a和306b还可以连接到层308下的电路。在一些实施例中底部接触306a-b可以包括铜。底部接触306a连接到TJ 301，并且底部接触306b连接到TJV 305。在一些实施例中布线层310可以包括BEOL布线层。TJ 301连接到作为布线层310的部分的顶部接触307a。TJV 305连接到也作为布线层310的部分的顶部接触307b。在一些实施例中顶部接触307a-b可以包括铜。绝缘电介质层309围绕TJ 301和TJV 305。使用相同的方法同时形成TJ 301和TJV 305；然而，为了减小的电阻，可以形成大于TJ 301的TJV 305，如图3所示。区域312可以包括提供布线层308和布线层310之间的电连续性的任何适当导电材料。
TJV 305还可以具有一个或者多个凹表面，如图4所示。图4图示沿着图3的线311取得的电路300的俯视图400的实施例。TJ 301和TJ V305由绝缘电介质材料309包围。TJ 301包括凸面形状，而TJV 305可以包括一个或者多个凹表面，诸如凹表面401和402，其用于在刻蚀期间捕获刻蚀的材料。仅仅为了说明的目的示出TJ 301和具有凹表面401和402的TJV 305；TJ的实施例可以包括任何适合形状，并且TJV的实施例可以包括凸表面或者具有一个或者多个凹表面的任何适合形状。
示例性实施例的技术效果和益处包括在包括隧道结器件的电路的形成中，消除过孔工艺以及简化布线刻蚀掩膜形成。
在此使用的术语仅仅是为了描述特定实施例的目的，并且不意图限制本发明。如在此使用的，单数形式的“一个”和“该”也意图包括复数形式，除非上下文另外清楚地指示。将进一步理解，当在本说明书中使用术语“包括”和/或“包含”时，规定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或者多个其他特征、整数、步骤、操作、元件、组件和或其组合的存在或者附加。
权利要求中的所有部件的对应结构、材料、行为和其等效物或者步骤加功能元件意图包括与其他要求保护的元件相结合用于执行该功能的任何结构、材料或者行为，如具体要求保护的。本发明的描述已经为了图示和描述的目的而呈现，但不意图以公开的形式穷尽或者限制本发明。在不脱离本发明的范围的情况下，很多修改和变型对于本领域的普通技术人员将是显然的。选取和描述实施例，以便最佳地解释本发明原理和实际应用，以及以便本领域的其他普通技术人员针对具有如适合于设想的特定用途的各种修改的各种实施例能够理解本发明。
Claims (20)
1.一种形成隧道结TJ电路的方法，该方法包括：
形成底部布线层；
形成接触底部布线层的多个TJ；
与多个TJ的形成同时形成多个隧道结过孔TJV，所述TJV接触底部布线层；以及
形成接触多个TJ和多个TJV的顶部布线层。
2.如权利要求1所述的方法，还包括与多个TJ分离地电寻址多个TJV。
3.如权利要求2所述的方法，还包括使多个TJV经受配置为引起多个TJV短路击穿的电压。
4.如权利要求1所述的方法，还包括形成多个TJV，使得多个TJV包括至少一个凹表面。
5.如权利要求4所述的方法，其中，形成多个TJ以及多个TJV包括刻蚀，以及多个TJV的至少一个凹表面配置为在刻蚀期间捕获刻蚀的材料，以便减小多个TJV的电阻。
6.如权利要求4所述的方法，其中，形成多个TJ以及多个TJV包括刻蚀，以及多个TJV的至少一个凹表面配置为在刻蚀期间捕获刻蚀的材料，以便当经受配置为引起多个TJV的短路击穿的电压时，引起多个TJV结构的短路击穿。
7.如权利要求1所述的方法，其中，多个TJV的至少一个大于多个TJ的至少一个。
8.如权利要求1所述的方法，其中，底部布线层包括前段制程FEOL布线层，以及顶部布线层包括后段制程BEOL布线层。
9.如权利要求1所述的方法，其中，多个TJ以及多个TJV每个包括由隧道势垒分离的两层导电材料。
10.一种包括多个隧道结TJ的电路，该电路包括：
接触多个TJ的底部布线层，底部布线层还接触多个隧道结过孔TJV，其中，多个TJ和多个TJV包括相同的材料；以及
接触多个TJ和多个TJV的顶部布线层。
11.如权利要求10所述的电路，其中，多个TJV是与多个TJ分离地电可寻址的。
12.如权利要求10所述的电路，其中，多个TJV的至少一个包括短路。
13.如权利要求10所述的电路，其中，多个TJV的至少一个大于多个TJ的至少一个。
14.如权利要求10所述的电路，其中，多个TJV的至少一个包括至少一个凹表面。
15.如权利要求14所述的电路，其中，通过刻蚀形成多个TJ和多个TJV，以及多个TJV的至少一个凹表面配置为在刻蚀期间捕获刻蚀的材料。
16.如权利要求10所述的电路，其中，底部布线层包括前段制程FEOL布线层，以及顶部布线层包括后段制程BEOL布线层。
17.如权利要求10所述的电路，其中，多个TJ和多个TJV每个包括通过隧道势垒分离的两层导电材料。
18.一种隧道结过孔TJV，所述隧道结过孔为了夹层低电阻连接的目的，将顶部布线层连接到底部布线层，所述隧道结过孔包括：
第一层导电材料；
第一层导电材料顶部上的隧道势垒；以及
隧道势垒顶部上的第二层导电材料，其中，TJV包括顶部布线层和底部布线层之间的低电阻连接。
19.如权利要求18所述的隧道结过孔TJV，其中，TJV包括至少一个凹表面。
20.如权利要求19所述的隧道结过孔TJV，其中，通过刻蚀形成TJV，以及TJV的至少一个凹表面配置为在刻蚀期间捕获刻蚀的材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/683,080 US8124426B2 (en) | 2010-01-06 | 2010-01-06 | Tunnel junction via |
| US12/683,080 | 2010-01-06 | ||
| PCT/EP2010/067602 WO2011082874A1 (en) | 2010-01-06 | 2010-11-16 | Tunnel junction via |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102714173A true CN102714173A (zh) | 2012-10-03 |
| CN102714173B CN102714173B (zh) | 2014-11-26 |
Family
ID=43446673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080060898.1A Expired - Fee Related CN102714173B (zh) | 2010-01-06 | 2010-11-16 | 隧道结过孔、隧道结电路及其形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8124426B2 (zh) |
| CN (1) | CN102714173B (zh) |
| DE (1) | DE112010004347B4 (zh) |
| GB (1) | GB2488908B (zh) |
| WO (1) | WO2011082874A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860192A (zh) * | 2019-02-28 | 2019-06-07 | 中国科学院上海微系统与信息技术研究所 | 存储阵列结构及制备方法、存储器及写入方法和读出方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US9093149B2 (en) * | 2012-09-04 | 2015-07-28 | Qualcomm Incorporated | Low cost programmable multi-state device |
| US8772889B2 (en) | 2012-11-20 | 2014-07-08 | International Business Machines Corporation | Magnetic domain wall shift register memory device readout |
| US9741918B2 (en) | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
| US9324767B1 (en) * | 2013-12-31 | 2016-04-26 | Intermolecular, Inc. | Superconducting junctions |
| US9909019B2 (en) | 2015-06-24 | 2018-03-06 | General Electric Company | Diffusion coatings for metal-based substrate and methods of preparation thereof |
| US10053779B2 (en) | 2016-06-22 | 2018-08-21 | General Electric Company | Coating process for applying a bifurcated coating |
| WO2018004652A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Front-end tunnel junction device plus back-end transistor device |
| WO2018030977A1 (en) * | 2016-08-08 | 2018-02-15 | Intel Corporation | Josephson junctions formed by partially subtractive fabrication |
| US10077494B2 (en) | 2016-09-13 | 2018-09-18 | General Electric Company | Process for forming diffusion coating on substrate |
| US10763425B1 (en) * | 2019-05-30 | 2020-09-01 | Honeywell International Inc. | Magnetic tunnel junction based programmable memory cell |
| US11211542B2 (en) * | 2019-11-19 | 2021-12-28 | International Business Machines Corporation | Cryogenic refrigeration for low temperature devices |
| US11302857B2 (en) | 2019-11-19 | 2022-04-12 | International Business Machines Corporation | Cryogenic refrigeration for low temperature devices |
| US11417819B2 (en) * | 2020-04-27 | 2022-08-16 | Microsoft Technology Licensing, Llc | Forming a bumpless superconductor device by bonding two substrates via a dielectric layer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020038911A1 (en) * | 1997-06-11 | 2002-04-04 | Graas Carole D. | Surface modified interconnects |
| US20030052320A1 (en) * | 2001-09-14 | 2003-03-20 | Tran Lung T. | Memory device having dual tunnel junction memory cells |
| US20040017726A1 (en) * | 2002-07-23 | 2004-01-29 | Peter Fricke | Vertical interconnection structure and methods |
| US6783999B1 (en) * | 2003-06-20 | 2004-08-31 | Infineon Technologies Ag | Subtractive stud formation for MRAM manufacturing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356341A (en) * | 1981-03-13 | 1982-10-26 | Varian Associates, Inc. | Cascade solar cell having conductive interconnects |
| US4794442A (en) * | 1985-11-19 | 1988-12-27 | Reagents Of The University Of Minnesota | Three-dimensional integrated circuit |
| JP3740295B2 (ja) * | 1997-10-30 | 2006-02-01 | キヤノン株式会社 | カーボンナノチューブデバイス、その製造方法及び電子放出素子 |
| US6751149B2 (en) | 2002-03-22 | 2004-06-15 | Micron Technology, Inc. | Magnetic tunneling junction antifuse device |
| US6643159B2 (en) * | 2002-04-02 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Cubic memory array |
| US20060162767A1 (en) * | 2002-08-16 | 2006-07-27 | Angelo Mascarenhas | Multi-junction, monolithic solar cell with active silicon substrate |
| US7294868B2 (en) * | 2004-06-25 | 2007-11-13 | Finisar Corporation | Super lattice tunnel junctions |
| DE102006057747B4 (de) * | 2006-09-27 | 2015-10-15 | Osram Opto Semiconductors Gmbh | Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper |
| US7772663B2 (en) * | 2007-02-21 | 2010-08-10 | International Business Machines Corporation | Method and apparatus for bitline and contact via integration in magnetic random access memory arrays |
| US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
-
2010
- 2010-01-06 US US12/683,080 patent/US8124426B2/en active Active
- 2010-11-16 DE DE112010004347.7T patent/DE112010004347B4/de active Active
- 2010-11-16 WO PCT/EP2010/067602 patent/WO2011082874A1/en active Application Filing
- 2010-11-16 GB GB1204157.0A patent/GB2488908B/en not_active Expired - Fee Related
- 2010-11-16 CN CN201080060898.1A patent/CN102714173B/zh not_active Expired - Fee Related
-
2012
- 2012-02-02 US US13/364,494 patent/US8324734B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020038911A1 (en) * | 1997-06-11 | 2002-04-04 | Graas Carole D. | Surface modified interconnects |
| US20030052320A1 (en) * | 2001-09-14 | 2003-03-20 | Tran Lung T. | Memory device having dual tunnel junction memory cells |
| US20040017726A1 (en) * | 2002-07-23 | 2004-01-29 | Peter Fricke | Vertical interconnection structure and methods |
| US6783999B1 (en) * | 2003-06-20 | 2004-08-31 | Infineon Technologies Ag | Subtractive stud formation for MRAM manufacturing |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860192A (zh) * | 2019-02-28 | 2019-06-07 | 中国科学院上海微系统与信息技术研究所 | 存储阵列结构及制备方法、存储器及写入方法和读出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120133050A1 (en) | 2012-05-31 |
| GB2488908A (en) | 2012-09-12 |
| WO2011082874A1 (en) | 2011-07-14 |
| US8324734B2 (en) | 2012-12-04 |
| DE112010004347T5 (de) | 2012-09-13 |
| GB2488908B (en) | 2013-11-27 |
| DE112010004347B4 (de) | 2020-01-09 |
| GB201204157D0 (en) | 2012-04-25 |
| US20110163455A1 (en) | 2011-07-07 |
| US8124426B2 (en) | 2012-02-28 |
| CN102714173B (zh) | 2014-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102714173B (zh) | 隧道结过孔、隧道结电路及其形成方法 | |
| US20010018794A1 (en) | Integrated circuit inductors | |
| CN104752456B (zh) | 用于改进的rram可靠性的金属线连接件、包括它的半导体布置及其制造方法 | |
| US8344345B2 (en) | Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof | |
| US20070268105A1 (en) | Electrical component having an inductor and a method of formation | |
| US8384061B2 (en) | Nonvolatile memory device and manufacturing method | |
| CN102651361B (zh) | 集成电路 | |
| US7518243B2 (en) | Semiconductor device with multilayer interconnection structure | |
| JP2017143247A (ja) | 組み込まれた磁気トンネル接合を有する半導体デバイス | |
| US11271154B2 (en) | Magnetic tunnel junction (MTJ) device | |
| US10446745B1 (en) | Method of manufacturing magnetoresistive random access memory cell | |
| EP3367439A1 (en) | An mram device and its manufacturing method | |
| CN101479848B (zh) | 供电网络 | |
| CN103824840A (zh) | 基于硅通孔的螺线管式差分电感 | |
| US7579196B2 (en) | Interconnect connecting a diffusion metal layer and a power plane metal and fabricating method thereof | |
| US20230154899A1 (en) | Disaggregated transistor devices | |
| US20230230958A1 (en) | Embedded transistor devices | |
| CN104576581A (zh) | 一种接合焊盘结构 | |
| JP2008053758A5 (zh) | ||
| CN115843185A (zh) | 集成电路装置以及制造集成电路装置的方法 | |
| CN1334604A (zh) | Tv窗口中双倍熔丝密度 | |
| KR20110077408A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171115 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171115 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141126 Termination date: 20191116 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |