DE102016114784B4 - Verbesserte IC-Dichte mit aktivem Atomreservoir - Google Patents

Verbesserte IC-Dichte mit aktivem Atomreservoir Download PDF

Info

Publication number
DE102016114784B4
DE102016114784B4 DE102016114784.2A DE102016114784A DE102016114784B4 DE 102016114784 B4 DE102016114784 B4 DE 102016114784B4 DE 102016114784 A DE102016114784 A DE 102016114784A DE 102016114784 B4 DE102016114784 B4 DE 102016114784B4
Authority
DE
Germany
Prior art keywords
conductor
conductors
along
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016114784.2A
Other languages
English (en)
Other versions
DE102016114784A1 (de
Inventor
Ta-Pen Guo
Ming-Hsien Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/941,770 external-priority patent/US9818694B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016114784A1 publication Critical patent/DE102016114784A1/de
Application granted granted Critical
Publication of DE102016114784B4 publication Critical patent/DE102016114784B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrierter Schaltkreis, IC, der Folgendes umfasst:einen ersten (208B) und einen zweiten (210A) Leiter in einer Schicht (104) des IC, wobei der erste Leiter (208B) entlang einer ersten Richtung (x) ausgerichtet ist, der zweite Leiter (210A) entlang einer zweiten Richtung (y) ausgerichtet ist, die grundsätzlich senkrecht zu der ersten Richtung verläuft, und der zweite Leiter elektrisch mit dem ersten Leiter verbunden ist;einen dritten Leiter (214A) in einer weiteren Schicht (104) des IC, der entlang der zweiten Richtung (y) ausgerichtet ist und oberhalb des zweiten Leiters (210A) angeordnet ist;eine erste Durchkontaktierung (213), die den ersten (208B) und den dritten Leiter (214A) verbindet; undeine zweite Durchkontaktierung (212A), die den zweiten (210A) und den dritten Leiter (214A) verbindet;wobei die zweite Durchkontaktierung (212A) einen höheren Widerstand hat als die erste Durchkontaktierung (213).

Description

  • HINTERGRUND
  • Integrierte Halbleiterschaltkreise (ICs) verwenden metallische Interconnect-Verbindungen zum Verbinden einzelner Bauelemente auf einem Chip. Eine wesentliche Herausforderung bei der weiteren Skalierung von IC-Techniken ist der Elektromigrations (EM)-Ausfall der metallischen Interconnect-Verbindungen. EM bezieht sich auf das Phänomen der durch elektrischen Strom induzierten Metalleigendiffusion. Kurz gesagt, ist EM der Transport von Material in einem Leiter infolge des Momentaustauschs zwischen den Elektronenströmen (die „Elektronenwind“-Kraft). Durch EM induzierte Materialverarmung führt zur Entstehung von Zugspannungsbelastungen, während Akkumulierung zur Entstehung von Druckspannungsbelastungen an Blockierungsgrenzen führt. Ein Rückfluss entsteht durch einen Spannungsbelastungsgradienten und wirkt dem EM-Fluss entgegen. Wenn die Spannungsbelastung einen kritischen Wert überschreitet, der für eine Fehlstellennukleierung erforderlich ist, so fällt die Leitung aus. Aufgrund der hohen Stromdichten, die von Schaltkreis-Interconnect-Verbindungen transportiert werden, ist es wichtig, die Zuverlässigkeit der IC-Metallisierung zu beurteilen. Zum Beispiel transportieren Dünnfilm-IC-Interconnect-Verbindungen relativ hohe Stromdichten im Bereich von 105 bis 106 A/cm2, was zu einem hohen Fluss von Atomen in der Richtung des Elektronenflusses führt. Darum besteht Bedarf an der Entwicklung und/oder Herstellung von ICs, die den Auswirkungen der EM über eine Soll-Lebensdauer des Produkts hinweg bei der Soll-Stromdichte widerstehen können.
  • Gemäß einer Verfahrensweise werden einem Leiter Dummy-Durchkontaktierungen (oder Durchkontaktstecker) hinzugefügt. Eine Dummy-Durchkontaktierung ist funktionslos; sie bildet keinen Bestandteil einer Signalleitung. Eine Dummy-Durchkontaktierung ist ebenfalls passiv; sie wird zu keiner Spannung hin vorgespannt. Eine Dummy-Durchkontaktierung ist mit dem Leiter an einem Ende verbunden und bleibt am anderen Ende floatend. Die Dummy-Durchkontaktierung wird zu einem passiven Atomreservoir für den Leiter. Eine solche Verfahrensweise hat allgemein untergeordnete Auswirkungen auf die EM, weil die Oberseite des Leiters nicht der dominierende EM-Diffusionspfad ist. Untersuchungen haben gezeigt, dass Durchkontaktierungen Orte einer Atomflussdivergenz sind, wodurch sie zu einem Kernproblem im Hinblick auf die EM-Zuverlässigkeit werden. Gemäß einer anderen Verfahrensweise werden einem Leiter Dummy-Leitungen hinzugefügt, indem man die Leiter an verschiedenen Stellen verbreitert. Solche Dummy-Leitungen werden zu einem passiven Atomreservoir für den Leiter. Eine solche Verfahrensweise hat ihren ganz speziellen Nachteil. Wenn der Strom des Leiters seine Richtung ändert, so kann ein vorheriges passives Atomreservoir zu einer passiven Atomsenke werden, das die Lebensdauer der EM verkürzt. Dementsprechend besteht Bedarf an Verbesserungen auf diesem Gebiet.
  • Die US 2013 / 0 140 711 A1 beschreibt ein Halbleiterbauelement mit einem Stapel von Durchkontaktierungen, der mehrere erste Durchkontaktierungen aufweist, die über einem Substrat ausgebildet sind, einer ersten Zwischenverbindung, die auf den ersten Durchkontaktierungen ausgebildet ist, mehreren zweiten Durchkontaktierungen, die auf der ersten Zwischenverbindung ausgebildet sind, und einer zweiten Zwischenverbindung, die auf den zweiten Durchkontaktierungen ausgebildet ist. Eine der ersten Durchkontaktierungen, die einem Endteil der ersten Zwischenverbindung am nächsten ist, und eine der zweiten Durchkontaktierungen, die dem Endteil der ersten Zwischenverbindung am nächsten ist, überlappen einander zumindest teilweise, wenn man sie in der Ebene betrachtet, und die erste Zwischenverbindung hat einen ersten Verlängerungsteil, der sich von einer Position eines Endes der ersten Durchkontaktierung zu dem einen Endteil der ersten Zwischenverbindung erstreckt und eine Länge hat, die mehr als sechsmal so lang ist wie eine Breite der ersten Durchkontaktierung.
  • Die US 5 987 086 A beschreibt ein Verfahren zum Verbinden von Transistoren und anderen Bauelementen, um die Fläche eines Zellenlayouts zu optimieren und gleichzeitig Leistungsbedingungen zu erfüllen und die Ausbeute zu erhöhen.
  • Die US 2010/0 127 333 A1 beschreibt eine integrierte Schaltung mit einer Isolationsstruktur, die in einem aktiven Bereich in einem Halbleitersubstrat angeordnet ist.
  • Figurenliste
  • Die vorliegende Offenbarung wird am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind und allein für Veranschaulichungszwecke verwendet werden. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 ist eine perspektivische Ansicht eines integrierten Schaltkreises (IC).
    • 2 ist eine perspektivische Ansicht eines Abschnitts einer Interconnect-Struktur des IC von 1, der gemäß verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
    • Die 3, 4, 5, 6, 7, 8, 9 und 10 sind eine Draufsicht von Abschnitten der Interconnect-Struktur des IC von 1 gemäß einigen Ausführungsformen.
    • 11 ist ein Kurvendiagramm, das Verbesserungen bei der EM-Zuverlässigkeit einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • Die 12A und 12B veranschaulichen beispielhafte Stromnetz und Standardzellenanordnungen in einem IC gemäß einer Ausführungsform.
    • 13A ist eine fragmentarische perspektivische Ansicht eines IC mit aktiven Atomreservoirs an einem Stromnetz, der gemäß verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
    • 13B veranschaulicht eine Draufsicht des IC von 13A mit beispielhaften Stromnetzen, Standardzellen und aktiven Atomreservoirs gemäß einer Ausführungsform.
    • Die 14 und 15 veranschaulichen beispielhafte Stromnetze und aktive Atomreservoirs in dem IC von 13A gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Zum Beispiel können Merkmale und/oder Komponenten, die mit Bezug auf eine Ausführungsform beschrieben sind, mit Merkmalen und/oder Komponenten kombiniert werden, die mit Bezug auf andere Ausführungsformen der vorliegenden Offenbarung beschrieben sind, um eine andere Ausführungsform einer Vorrichtung, eines Systems oder eines Verfahrens gemäß der vorliegenden Offenbarung zu bilden, auch wenn eine solche Kombination nicht explizit gezeigt ist. Des Weiteren werden jegliche Modifizierungen an den beschrieben Vorrichtungen und jegliche weitere Anwendung der Prinzipien der vorliegenden Offenbarung in vollem Umfang in Betracht gezogen, so wie sie dem einschlägig bewanderten Durchschnittsfachmann einfallen würden. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Die vorliegende Offenbarung betrifft allgemein Halbleitervorrichtungen. Genauer gesagt, betrifft sie mehrschichtige Interconnect-Verbindungen für integrierte Schaltkreise (IC). Eine Aufgabe der vorliegenden Offenbarung ist die Bereitstellung aktiver Atomreservoirs zum Verbessern der Zuverlässigkeit von IC-Interconnect-Verbindungen im Hinblick auf die EM. Die aktiven Atomreservoirs enthalten Leiter, die zu bestimmten Spannungen des IC hin vorgespannt sind, aber keinen Bestandteil einer Signalleitung des IC bilden. Vielmehr fungieren sie als Atomquellen für andere Leiter, mit denen sie verbunden sind. Die anderen Leiter können Stromschienen und/oder Signalleitungen des IC sein, die für EM anfällig sind. Zum Beispiel können sie eine hohe Stromdichte transportieren, wenn der IC in Betrieb ist. In der folgenden Besprechung werden die Leiter des aktiven Atomreservoirs als Atomquellenleiter (Atomic Source Conductors, ASCs) bezeichnet, während die Leiter, mit denen die ASCs verbunden werden, als die Zielleiter bezeichnet werden. Die Zielleiter können Stromschienen und Signalleitungen umfassen. In einem Aspekt sind die ASCs kurze Leiter, die eine relativ kleine Stromdichte transportieren. Die ASCs und die Zielleiter werden zu verschiedenen Spannungen dergestalt vorgespannt, dass Elektronen immer von den ASCs zu den jeweiligen Zielleitern fließen. Dies macht die ASCs praktisch zu einer aktiven Quelle der Metallionen, wodurch die EM-Lebensdauer der Zielleiter verlängert wird. Viele Aspekte der aktiven Atomreservoirs der vorliegenden Offenbarung werden unten anhand einer Beschreibung von Ausführungsformen besprochen, bei denen mehrschichtige Interconnect-Verbindungen in einem IC verwendet werden.
  • 1 zeigt eine perspektivische Ansicht eines IC 100, der gemäß verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 1 zu sehen, enthält der IC 100 ein Substrat 102 und Verdrahtungsschichten 104, die über dem Substrat 102 ausgebildet sind. Die Verdrahtungsschichten 104 enthalten Leiterbahnen (durch die Strichlinien angedeutet) und (nicht gezeigte) Durchkontaktierungen (Vias). Die verschiedenen Leiterbahnen und Durchkontaktierungen bilden eine Interconnect-Struktur 105, die aktive Bauelemente (zum Beispiel Transistoren) und/oder passive Bauelemente (zum Beispiel Widerstände) in dem Substrat 102 verbindet. Es ist anzumerken, dass der IC 100 in verschiedenen Ausführungsformen jede beliebige Anzahl von Verdrahtungsschichten 104, wie zum Beispiel vier, fünf, sechs, sieben oder noch mehr Verdrahtungsschichten, enthalten kann.
  • In Ausführungsformen enthält das Substrat 102 ein Siliziumsubstrat (zum Beispiel einen Wafer). Alternativ kann das Substrat 102 einen anderen elementaren Halbleiter, wie zum Beispiel Germanium; einen Verbundhalbleiter, der enthält Siliziumcarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GalnP und/oder GalnAsP enthält; oder Kombinationen davon umfassen. In einer weiteren Alternative ist das Substrat 102 ein Halbleiter-auf-Isolator (Semiconductor on Insulator, SOI). Das Substrat 102 enthält aktive Bauelemente, wie zum Beispiel Feldeffekttransistoren vom p-Typ (PFET), FET vom n-Typ (NFET), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleiter (CMOS)-Transistoren, Bipolartransistoren, Hochspannungstransistoren und Hochfrequenztransistoren. Die Transistoren können planare Transistoren oder Multi-Gate-Transistoren, wie zum Beispiel FinFETs, sein. Das Substrat 102 kann des Weiteren passive Bauelemente, wie zum Beispiel Widerstände, Kondensatoren und Induktoren, enthalten.
  • Die Verdrahtungsschichten 104 enthalten dielektrische Materialien, in die die Leiterbahnen und Durchkontaktierungen der Interconnect-Struktur 105 eingebettet sind. In Ausführungsformen können die dielektrischen Materialien ein dielektrisches Material mit niedrigem k-Wert, wie zum Beispiel Tetraethylorthosilikat (TEOS)-Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Bor-Phosphosilikatglas (BPSG), Kieselglas (FSG), Phosphosilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder andere geeignete dielektrische Materialien enthalten. In Ausführungsformen können die Leiterbahnen jeweils eine elektrisch leitfähige Metall-Diffusionssperrschicht als eine äußere Schicht und einen Metallleiter als eine innere Schicht enthalten. Zum Beispiel kann die Metall-Diffusionssperrschicht Tantal (Ta) oder Tantalnitrid (TaN) umfassen, und der Metallleiter kann Kupfer (Cu), Aluminium (Al), Wolfram (W), Kobalt (Co), Silber (Ag), Gold (Au) und andere geeignete Metalle umfassen. Gleichermaßen können die Durchkontaktierungen jeweils eine Metall-Diffusionssperrschicht als eine äußere Schicht und einen Metallstecker als eine innere Schicht enthalten.
  • 2 zeigt ein Beispiel eines Abschnitts der Interconnect-Struktur 105, die gemäß verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 2 zu sehen, enthält die Interconnect-Struktur 105 einen ersten Leiter 106 in einer Verdrahtungsschicht 104 (1) und einen zweiten Leiter 107 in einer anderen Verdrahtungsschicht 104 (1). Die Interconnect-Struktur 105 enthält des Weiteren einen Metallstecker 108 (ein Teil einer Durchkontaktierung), der die ersten und zweiten Leiter 106 und 107 verbindet. In Ausführungsformen können der erste Leiter 106, der zweite Leiter 107 und der Metallstecker 108 jeweils Kupfer (Cu), Aluminium (Al), Wolfram (W), Kobalt (Co), Silber (Ag), Gold (Au) oder andere geeignete Metalle umfassen. Die Metallstrukturelemente 106, 107 und 108 können jeweils von einer Metall-Diffusionssperrschicht umgeben (oder bedeckt) sein. Die Metall-Diffusionssperrschicht verhindert, dass das Metallmaterial der Strukturelemente 106, 107 und 108 in die dielektrischen Materialschichten der Verdrahtungsschichten 104 diffundiert. Die Metall-Diffusionssperrschicht kann ein hochschmelzendes Metall sein, das keiner EM unterliegt. Der Einfachheit halber sind die Metall-Diffusionssperrschichten und die dielektrischen Materialschichten nicht gezeigt.
  • In einer Ausführungsform sind der erste Leiter 106, der zweite Leiter 107 und der Metallstecker 108 in benachbarten Verdrahtungsschichten 104 angeordnet. Zum Beispiel ist der zweite Leiter 107 in der ersten Metallschicht (M1) angeordnet, der Metallstecker 108 ist in der ersten Durchkontaktierungsschicht (Vial) über der M1-Schicht angeordnet, und der erste Leiter 106 ist in der zweiten Metallschicht (M2) über der Vial-Schicht angeordnet. In einem konkreten Beispiel können der Metallstecker 108 und der erste Leiter 106 in einer Verdrahtungsschicht 104 unter Verwendung eines Dual-Damascene-Prozesses ausgebildet werden. In verschiedenen Ausführungsformen können sowohl der erste Leiter 106 als auch der zweite Leiter 107 in einer beliebigen der Verdrahtungsschichten 104, wie zum Beispiel in M0, M1, M2, ... Mn Metallschichten, angeordnet werden. Aber der erste Leiter 106 und der zweite Leiter 107 sind in verschiedenen Verdrahtungsschichten angeordnet. Des Weiteren kann der erste Leiter 106 in verschiedenen Ausführungsformen über oder unter dem zweiten Leiter 107 angeordnet werden.
  • 2 veranschaulicht des Weiteren einen Elektronenpfad 109, der durch den Metallstecker 108, entlang des ersten Leiters 106 und in Richtung der rechten Seite der Figurenseite verläuft (die Elektronensenke ist nicht gezeigt). Wenn der IC 100 in Betrieb ist, so fließen Elektronen entlang des Pfades 109. Es ist anzumerken, dass Strom in der entgegengesetzten Richtung der Elektronen fließt. Zur Vereinfachung der Besprechung wird in der vorliegenden Offenbarung die Richtung des Elektronenflusses verwendet. Die Elektronen können Metallionen aus den Metallstrukturelementen 106, 107 und 108 mit sich ziehen. Untersuchungen haben gezeigt, dass die Bereiche des Leiters bzw. der Durchkontaktierung, wo der Elektronenpfad seine Richtungen ändert, am meisten für EM anfällig sind. Ein solcher Bereich 110 ist in 2 mit den Strichlinien auf dem ersten Leiter 106 über dem Metallstecker 108 veranschaulicht. Wenn dem Problem der EM nicht hinreichend begegnet wird, kann es im Lauf der Zeit zu einer Verarmung an Metallionen in oder nahe dem Bereich 110 kommen, wodurch „Offenkreis“-Ausfälle auftreten können. Die vorliegende Offenbarung stellt ein aktives Atomreservoir 111 bereit, das hilft, die Auswirkungen der EM zu mindern. 2 veranschaulicht eine Ausführungsform des aktiven Atomreservoirs 111.
  • Wie ebenfalls in 2 zu sehen, enthält das aktive Atomreservoir 111 in der vorliegenden Ausführungsform einen Leiter 112, der ein Atomquellenleiter (Atomic Source Conductor, ASC) ist, und einen Metallstecker 114, der den ASC 112 mit einer Stromschiene 116 verbindet. Der ASC 112 ist in derselben Verdrahtungsschicht 104 wie der erste Leiter 106 angeordnet. Die Stromschiene 116 ist eine Spannungsquelle des IC 100. In einer Ausführungsform umfassen der ASC 112 und der Metallstecker 114 im Wesentlichen das gleiche Material wie der erste Leiter 106 bzw. der Metallstecker 108. Der ASC 112 und der Metallstecker 114 können jeweils von einer (nicht gezeigten) Metall-Diffusionssperrschicht umgeben sein. Die Stromschiene 116 und der zweite Leiter 107 können in derselben oder in verschiedenen Verdrahtungsschichten 104 angeordnet werden (1). 2 veranschaulicht des Weiteren einen Elektronenpfad 117, wo Elektronen von dem ASC 112 zu dem ersten Leiter 106 fließen. In der vorliegenden Ausführungsform sind die Spannungsquelle für den ASC 112 und die Spannungsquelle für den ersten Leiter 106 dergestalt konfiguriert, dass der Elektronenpfad 117 in allen Betriebsmodi des IC 100 die gleiche Richtung beibehält. In einer Ausführungsform ist die Stromdichte, jasc, entlang des Elektronenpfades 117 nicht größer als die Stromdichte, jc, entlang des Elektronenpfades 109 (jasc ≤ jc). In verschiedenen Ausführungsformen kann das Verhältnis von (jasc / jc) auf der Basis der Konstruktionserfordernisse abgestimmt werden. Wenn das Verhältnis größer wird (kleiner wird), so wird die EM-Lebensdauer des ersten Leiters 106 größer (kleiner), aber die EM-Lebensdauer des aktiven Atomreservoirs 111 wird kürzer (länger). Des Weiteren kann die Länge des ASC 112 kürzer sein als die Länge des ersten Leiters 106. In einer Ausführungsform liegt die Länge des ASC 112 in einem Bereich von 0,02 Mikrometern (µm) bis 2 µm. Der ASC 112 fügt sich an den ersten Leiter 106 an einer Schnittstelle 118 an. In einer Ausführungsform werden der erste Leiter 106 und der ASC 112 durch den gleichen Prozess und mit dem gleichen Material gebildet. In einem solchen Fall ist die Schnittstelle 118 nur eine imaginäre Grenze und keine unterscheidbare Schnittstelle. In der vorliegenden Ausführungsform hat der ASC 112 die gleiche Breite wie der erste Leiter 106. Es schließt sich an den ersten Leiter 106 an einem Ende des ersten Leiters 106 an und erstreckt sich entlang einer Längsachse des ersten Leiters 106.
  • Wenn der IC 100 in Betrieb ist, so fließen Elektronen entlang des Pfades 109 gemäß den Betriebsmodi des IC 100. Metallionen des ersten Leiters 106 werden von den Elektronen mitgezogen und können zum Beispiel im Bereich 110 verarmen. Gleichzeitig bewegen sich Metallionen des ASC 112 entlang des Pfades 117 und werden in den ersten Leiter 106 injiziert, um die verlorenen Metallionen aufzufüllen. Dies kann durch zwei Kräfte bewirkt werden. Zuerst führen Elektronen, die sich entlang des Pfades 117 bewegen, einige Metallionen mit sich. Zweitens entsteht, während die Metallionen im Bereich 110 verarmen, ein Konzentrationsgradient entlang des Pfades 117. Die kombinierten Kräfte machen das aktive Atomreservoir 111 effektiver als ein Dummy-Atomreservoir, das zu keiner Spannungsquelle hin vorgespannt ist (oder anders ausgedrückt: floatet). Des Weiteren ist es bei einem Dummy-Atomreservoir der Fall, dass, wenn der Elektronenpfad 109 seine Richtung umkehrt (zum Beispiel aufgrund einer Umkonfiguration des IC 100), das Dummy-Atomreservoir zu einer passiven Atomsenke werden könnte, was den Effekt der EM auf den ersten Leiter 106 verschlechtern würde. In der vorliegenden Offenbarung behält das aktive Atomreservoir 111 die gleiche Richtung des Elektronenpfades 117 während aller Operationen des IC 100 bei. Darum wird das aktive Atomreservoir 111 nicht zu einer Atomsenke. Dies kann durch richtiges Konfigurieren der jeweiligen Spannungsquellen für den ASC 112 und den ersten Leiter 106 realisiert werden.
  • In einer Ausführungsform wird das aktive Atomreservoir 111 im selben Prozess gebildet, in dem auch andere Teile der Interconnect-Struktur 105 gebildet werden. Zum Beispiel können die Stromschiene 116 und der zweite Leiter 107 durch den gleichen Prozess und in derselben Verdrahtungsschicht 104 gebildet werden, die Metallstecker 114 und 108 können durch den gleichen Prozess und in derselben Verdrahtungsschicht 104 gebildet werden, und der ASC 112 und der erste Leiter 106 können durch den gleichen Prozess und in derselben Verdrahtungsschicht 104 gebildet werden. In einem konkreten Beispiel können die Stromschiene 116 und der zweite Leiter 107 durch Abscheiden einer dielektrischen Schicht über dem Substrat 102 (1) (zum Beispiel als Teil der ersten Verdrahtungsschicht 104), Ätzen der dielektrischen Schicht, um Gräben darin zu bilden, Überfüllen der Gräben mit einer elektrisch leitfähigen Metall-Diffusionssperrschicht und einem Metallleiter, und Planarisieren einer Oberseite des IC 100, um überschüssige Sperrschicht und überschüssigen Metallleiter zu entfernen, gebildet werden. Der übrig bleibende Metallleiter wird der zweite Leiter 107 und die Stromschiene 116.
  • In einem konkreten Beispiel werden die Metallstecker 114 und 108 und die Leiter 112 und 106 durch einen Dual-Damascene-Prozess gebildet, die unten kurz beschrieben wird. Zuerst wird eine dielektrische Schicht über der Verdrahtungsschicht 104 abgeschieden, die die Stromschiene 116 und den zweiten Leiter 107 enthält. Dann wird die dielektrische Schicht durch Lithografie- und Ätzprozesse strukturiert, um Gräben darin zu bilden. Untere Abschnitte der Gräben definieren Durchkontaktlöcher für die Metallstecker 108 und 114, und obere Abschnitte der Gräben definieren einen Leiterbahngraben für den ersten Leiter 106 und den ASC 112. Anschließend werden eine oder mehrere elektrisch leitfähige Metall-Diffusionssperrschichten an den Seitenwänden der Durchkontaktlöcher und des Leiterbahngrabens abgeschieden, und ein Metallleiter wird über den Sperrschichten abgeschieden. Die Sperrschichten und der Metallleiter überfüllen die Gräben. Anschließend wird ein chemisch-mechanischer Planarisierungs (CMP)-Prozesses ausgeführt, um das überschüssige Material zu entfernen und um die Oberseite des IC 100 zu planarisieren. Der übrig bleibende Metallleiter wird zu den Metallsteckern 108 und 114, dem ersten Leiter 106 und dem ASC 112.
  • Die 3-11 veranschaulichen verschiedene nicht-einschränkende Beispiele der Interconnect-Struktur 105 mit einem oder mehreren aktiven Atomreservoirs, die gemäß Aspekten der vorliegenden Offenbarung aufgebaut sind.
  • In 3 ist eine Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und zwei aktiven Atomreservoirs 111a und 111b gezeigt. Der erste Leiter 106 ist durch zwei Metallstecker 108a und 108b mit anderen Leitern oder Bauelementen des IC 100 verbunden. Die Metallstecker 108a und 108b sind nahe zwei Enden des ersten Leiters 106 angeordnet. Elektronen fließen jeweils von den Metallsteckern 108a und 108b zu zwei anderen Durchkontaktierungen entlang zweier Abschnitte des ersten Leiters 106. Die Metallstecker 108a und 108b und der Bereich in ihrer Nähe bilden den Problembereich im Zusammenhang mit EM. Das aktive Atomreservoir lila enthält einen ASC 112a und einen Metallstecker 114a, der den ASC 112a mit einer (nicht gezeigten) Spannungsquelle des IC 100 verbindet. Das aktive Atomreservoir 111b enthält einen ASC 112b und einen Metallstecker 114b, der den ASC 112b zu einer anderen (nicht gezeigten) Spannungsquelle des IC 100 verbindet. Die Spannungsquellen für die aktiven Atomreservoirs 111a und 111b können gleich oder verschieden sein. Die ASCs 112a und 112b sind mit dem ersten Leiter 106 an den zwei jeweiligen Enden verbunden und erstrecken sich entlang der Längsachse des ersten Leiters 106. Die ASCs 112a und 112b haben die gleiche Breite wie der erste Leiter 106. Andere Aspekte der Interconnect-Struktur 105 von 3 sind die gleichen wie, oder ähnlich denen, die mit Bezug auf 2 beschrieben wurden.
  • In 4 ist eine andere Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und zwei aktiven Atomreservoirs 11 1a und 11 1b zu sehen. Die Metallstecker 114a und 114b der aktiven Atomreservoirs 111a und 111b sind mit den Metallsteckern 108a bzw. 108b verbunden, um zwei rechteckige Metallstecker zu bilden. Oder anders ausgedrückt: Die Metallstecker 114a und 108a sind nebeneinander angeordnet und berühren einander, während die Metallstecker 114b und 108b nebeneinander angeordnet sind und einander berühren. Untersuchungen haben gezeigt, dass rechteckige Metallstecker eine höhere EM-Zuverlässigkeit besitzen als quadratische Metallstecker. Andere Aspekte der Interconnect-Struktur 105 von 4 sind die gleichen, wie sie mit Bezug auf 3 beschrieben wurden.
  • In 5 ist eine andere Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und zwei aktiven Atomreservoirs 111a und 111b gezeigt. Die Interconnect-Struktur 105 enthält drei Metallstecker 108a, 108b und 108c, die den ersten Leiter 106 mit einem oder mehreren anderen Leitern oder Bauelementen des IC 100 verbinden. Der Metallstecker 108c ist zwischen den Metallsteckern 108a und 108b angeordnet. Gemäß der konstruktiven Auslegung und in dem Betriebsmodus, wie hier gezeigt, fließen Elektronen von den Metallsteckern 108a und 108b zu dem Metallstecker 108c. Die aktiven Atomreservoirs 111a und 111b enthalten ASCs 112a bzw. 112b in derselben Schicht wie der erste Leiter 106. Die ASCs 112a und 112b sind mit dem ersten Leiter 106 nahe den Metallsteckern 108a bzw. 108b und entlang einer Richtung senkrecht zur Längsachse des ersten Leiters 106 verbunden. In der gezeigten Ausführungsform sind die ASCs 112a und 112b auf derselben Seite des ersten Leiters 106 angeordnet. In einer alternativen Ausführungsform sind die ASCs 112a und 112b auf gegenüberliegenden Seiten des ersten Leiters 106 angeordnet. Andere Aspekte der Interconnect-Struktur 105 von 5 sind die gleichen wie die, die mit Bezug auf 3 beschrieben wurden.
  • In 6 ist eine Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und zwei aktiven Atomreservoirs 111a und 111b gezeigt. Die zwei aktiven Atomreservoirs 111a und 111b enthalten „L“-förmige ASCs 112a bzw. 112b. In jedem der „L“-förmigen ASCs 112a und 112b verläuft ein Segment des ASC parallel zu dem ersten Leiter 106, und das andere Segment des ASC ist so mit dem ersten Leiter 106 verbunden, dass ein rechter Winkel gebildet wird. Andere Aspekte der Interconnect-Struktur 105 von 6 sind die gleichen wie die, die mit Bezug auf 5 beschrieben wurden. Untersuchungen haben gezeigt, dass „L“-förmige ASCs und geradlinige ASCs (zum Beispiel in 5) eine vergleichbare Leistung hinsichtlich der EM-Lebensdauer haben. Dies verbessert die Designflexibilität, wenn die Breiten und Längen der ASCs auf eine bestimmte Interconnect-Struktur abgestimmt werden.
  • In 7 ist eine Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und vier aktiven Atomreservoirs lila, 111b, 111c und 111d gezeigt. Die Interconnect-Struktur 105 enthält drei Metallstecker 108a, 108b und 108c. Der Metallstecker 108c ist zwischen den Metallsteckern 108a und 108b angeordnet. Gemäß der konstruktiven Auslegung und in dem Betriebsmodus, wie hier gezeigt, fließen Elektronen von den Metallsteckern 108a und 108b zu dem Metallstecker 108c. Die aktiven Atomreservoirs 111a - 111d enthalten ASCs 112a, 112b, 112c bzw. 112d. Die ASCs 112a - 112d sind durch Metallstecker 114a, 114b, 114c bzw. 114d mit einer oder mehreren Spannungsquellen des IC 100 verbunden. Die ASCs 112a und 112c sind mit dem ersten Leiter 106 nahe dem Metallstecker 108a und auf gegenüberliegenden Seiten des ersten Leiters 106 verbunden. Die ASCs 112a und 112c sind der Länge nach entlang einer Richtung senkrecht zur Längsachse des ersten Leiters 106 ausgerichtet. Die ASCs 112a und 112c erlauben eine deutlichere Verbesserung der EM-Leistung des ersten Leiters 106 als ein einzelner ASC 112a oder 112c. Die ASCs 112b und 112d sind mit dem ersten Leiter 106 nahe dem Metallstecker 108b verbunden. Der ASC 112b ist der Länge nach entlang einer Richtung senkrecht zur Längsachse des ersten Leiters 106 ausgerichtet. Der ASC 112d ist mit einem Ende des ersten Leiters 106 verbunden und erstreckt sich entlang der Längsachse des ersten Leiters 106. Die ASCs 112b und 112d erlauben eine deutlichere Verbesserung der EM-Leistung des ersten Leiters 106 als ein einzelner ASC 112b oder 112d.
  • In 8 ist eine andere Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und drei aktiven Atomreservoirs 111a, 111b und 111c gezeigt. Die Interconnect-Struktur 105 enthält vier Metallstecker 108a, 108b, 108c und 108d. Die Metallstecker 108a und 108d sind nahe zwei Enden des ersten Leiters 106 angeordnet, und die Metallstecker 108b und 108c sind im mittleren Abschnitt des ersten Leiters 106 angeordnet. Gemäß der konstruktiven Auslegung und in dem Betriebsmodus, wie hier gezeigt, fließen Elektronen von den Metallsteckern 108a, 108b und 108c zu dem Metallstecker 108d entlang dreier Abschnitte des ersten Leiters 106. Die aktiven Atomreservoirs 111a - 111c enthalten ASCs 112a, 112b bzw. 112c. Jeder der ASCs 112a - 112c ist mit dem ersten Leiter 106 entlang einer jeweiligen Richtung senkrecht zur Längsachse des ersten Leiters 106 verbunden. Die ASCs 112a, 112b und 112c können in Abhängigkeit vor den Anforderungen an die EM-Leistung der drei Abschnitte des ersten Leiters 106, mit dem die ASCs 112a - 112c verbunden sind, die gleichen Abmessungen (Breite, Länge, Form) oder verschiedene Abmessungen haben.
  • In 9 ist eine weitere Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, mit einem ersten Leiter 106 und sechs aktiven Atomreservoirs 111a, 111b, 111c, 111d, 111e und 111f gezeigt. Ähnlich der Ausführungsform in 8, enthält die Interconnect-Struktur 105 der vorliegenden Ausführungsform vier Metallstecker 108a, 108b, 108c und 108d. Die aktiven Atomreservoirs 111a 111f enthalten ASCs 112a, 112b, 112c, 112d, 112e bzw. 112f. Die ASCs 112a, 112b und 112c sind durch Metallstecker 114a, 114b und 114c bzw. mit einer ersten Stromschiene 116a verbunden. Die ASCs 112d, 112e und 112f sind durch Metallstecker 114d, 114e bzw. 114f mit einer zweiten Stromschiene 116b verbunden. Das Paar ASCs 112a und 112d ist mit dem ersten Leiter 106 nahe dem Metallstecker 108a verbunden. Das Paar ASCs 112b und 112e ist mit dem ersten Leiter 106 nahe dem Metallstecker 108b verbunden. Das Paar ASCs 112c und 112f ist mit dem ersten Leiter 106 nahe dem Metallstecker 108c verbunden. Die zwei Stromschienen 116a und 116b können in derselben Verdrahtungsschicht 104 oder in verschiedenen Verdrahtungsschichten 104 angeordnet werden (1). Jedes Paar aktiver Atomreservoirs (111a / 111d, 111b / 111e und 111c / 111f) steigert die EM-Leistung des jeweiligen Segments des ersten Leiters 106.
  • In 10 ist eine weitere Ausführungsform der Interconnect-Struktur 105, teilweise und in einer Draufsicht, gezeigt. Die Interconnect-Struktur 105 enthält vier Spannungsquellen mit den Bezeichnungen V1, V2, V3 und V4. Die Interconnect-Struktur 105 enthält des Weiteren Leiter 106a, 106b, 106c und 106d. Die Leiter 106a und 106c sind mit der Spannungsquelle V1 verbunden (oder zu ihr vorgespannt), wodurch sie zu Stromschienen für die Spannungsquelle V1 werden. Gleichermaßen sind die Leiter 106b und 106d mit der Spannungsquelle V2 verbunden (oder zu ihr vorgespannt), wodurch sie zu Stromschienen für die Spannungsquelle V2 werden. Die Interconnect-Struktur 105 enthält des Weiteren Leiter 116a, 116b, 116c und 116d. Die Leiter 116a und 116c sind Stromschienen für die Spannungsquelle V3. Die Leiter 116b und 116d sind Stromschienen für die Spannungsquelle V4. Die Leiter 106a - 106d und 116a - 116d sind der Länge nach entlang der „y“-Richtung ausgerichtet. In einer Ausführungsform sind die Leiter 106a - 106d in derselben Verdrahtungsschicht 104 (1) (zum Beispiel der M2-Schicht) angeordnet, die Leiter 116a und 116c sind in derselben Verdrahtungsschicht 104 (zum Beispiel der M0-Schicht) angeordnet, und die Leiter 116b und 116d sind in derselben Verdrahtungsschicht 104 (zum Beispiel der M3-Schicht) angeordnet. In einer anderen Ausführungsform sind alle oder ein Teil der Leiter 106a - 106d und 116a - 116d in derselben Verdrahtungsschicht 104 angeordnet.
  • Die Interconnect-Struktur 105 enthält des Weiteren Leiter 107, die der Länge nach entlang der „x“-Richtung in einer Verdrahtungsschicht 104 ausgerichtet sind, die von jener verschieden ist, wo die Leiter 106a - 106d und 116a - 116d angeordnet sind. Die Interconnect-Struktur 105 enthält des Weiteren Metallstecker 108a, 108b, 108c und 108d, die die Leiter 106a - 106d jeweils mit einem oder mehreren der Leiter 107 verbinden.
  • Die Interconnect-Struktur 105 enthält des Weiteren aktive Atomreservoirs 111a, 111b, 111c und 111d. Die aktiven Atomreservoirs 111a 111d enthalten ASCs 112a, 112b, 112c bzw. 112d in derselben Verdrahtungsschicht 104 wie die Leiter 106a - 106d. Die ASCs 112a - 112d sind der Länge nach entlang der „x“-Richtung ausgerichtet und sind jeweils mit den Leitern 106a - 106d nahe den Metallsteckern 108a - 108d verbunden. Die aktiven Atomreservoirs 111a - 111d enthalten des Weiteren Metallstecker 114a, 114b, 114c und 114d. Die Metallstecker 114a - 114d verbinden die ASCs 112a - 112d jeweils mit den Stromschienen 116a - 116d. Die aktiven Atomreservoirs 111a 111d sind in andere Teile der Interconnect-Struktur 105 integriert, um eine Maschenstruktur zu bilden.
  • 11 veranschaulicht einige Nutzeffekte einer Ausführungsform eines aktiven Atomreservoirs, das gemäß Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 11 zu sehen, veranschaulichen die Kurvendiagramme 150, 152 und 154 die EM-Leistung von drei Leitern anhand von Simulationen. Die horizontale Achse ist die normalisierte Zeit bis zum Ausfall, und die vertikale Achse ist die kumulative Wahrscheinlichkeit eines Ausfalls aufgrund von EM. Die drei Leiter haben die gleiche Länge (L = 20 µm) und die gleiche Breite und das gleiche Material umfassen. Der erste Leiter, der dem Kurvendiagramm 150 zugeordnet ist, besitzt weder ein passives noch ein aktives Atomreservoir (zum Beispiel der Leiter 106 in 3). Er dient als der Bezugspunkt für den Vergleich. Der zweite Leiter, der dem Kurvendiagramm 152 zugeordnet ist, ist durch ein passives Atomreservoir mit einer Länge von 10 µm verbunden (wie zum Beispiel dem Leiter 112a von 3 mit dem Metallstecker 114a, aber ohne Vorspannung). Der dritte Leiter, der dem Kurvendiagramm 154 zugeordnet ist, ist durch ein aktives Atomreservoir (zum Beispiel das aktive Atomreservoir 111a in 3) verbunden, wobei eine Länge des ASC 10 µm beträgt. Wie in 11 gezeigt, erlaubt das aktive Atomreservoir eine deutlich bessere Verstärkung der EM-Leistung des Leiters als das passive Atomreservoir.
  • In einigen Ausführungsformen können gemäß Aspekten der vorliegenden Offenbarung aktive Atomreservoirs, zusätzlich zum Steigern der EM-Leistung eines IC, zum Verbessern der Schaltungsdichte in dem IC.
  • In dem Maße, wie die Haltleiterfertigung zu immer kleineren geometrischen Größen übergeht, können das Design und die Anordnung von Stromschienen mitunter zu einem Engpass für die weitere Erhöhung der Schaltungsdichte werden. Die 12A und 12B veranschaulichen - lediglich beispielhaft - einige Layouts eines IC 200 mit Standardzellen und Stromschienen, der gemäß einer Ausführungsform der vorliegenden Offenbarung aufgebaut ist. Die Standardzellen (wie zum Beispiel die Zellen 1, 2, 3, und 4) haben vorgegebene Logikgatter und Transistoren. Die Stromschienen (wie zum Beispiel Stromschiene M0 und Stromschiene M1) liefern Spannungen, wie zum Beispiel VDD (positive Versorgungsspannung) und VSS (negative Versorgungsspannung) zu den Standardzellen. Die Stromschienen sind als horizontale und vertikale Leitungen in Form eines Gitters konfiguriert, das mitunter als ein Stromnetz bezeichnet wird. Wie in 12B weiter gezeigt ist, sind die Stromschienen für VSS und VDD abwechselnd sowohl in horizontaler als auch in vertikaler Richtung angeordnet. Die Standardzellen sind in dem Raum zwischen den Stromschienen angeordnet. Es ist allgemein begrenzt (zum Beispiel durch Designregeln), wie viele Standardzellen zwischen zwei benachbarten Stromschienen angeordnet werden können. In den Beispielen, die in den 12A und 12B gezeigt sind, ist entweder eine Zelle oder eine halbe Zelle (wie zum Beispiel im Fall von „Zelle2HD“ in 12B) zwischen zwei benachbarten Stromschienen angeordnet. Die Stromschienen teilen sich denselben Layout-Raum mit den Standardzellen, selbst wenn sie sich auf verschiedenen Schichten des IC befinden. Aufgrund von EM-Bedenken sind die Stromschienen, die metallische Leiter sind, gewöhnlich als breite Streifen ausgelegt. Es ist festgestellt worden, dass die Breiten der Stromschienen in einigen Standardzellendesigns etwa 33 % der Layout-Ressourcen beanspruchen (die Längen der Stromschienen sind im Allgemeinen nicht so entscheidend). Wenn die Breiten der Stromschienen reduziert werden (was in dem IC 200 der Fall ist, wie unten besprochen), so kann der eingesparte Platz für die Anordnung von mehr Standardzellen in einem IC verwendet werden, wodurch dessen Schaltungsdichte vergrößert wird.
  • Dementsprechend ist es eine Aufgabe der vorliegenden Offenbarung, die Breiten von Stromschienen in einem IC zu verringern und aktive Atomreservoirs zu verwenden, um die EM-Leistung der breitenreduzierten Stromschienen zu steigern. Die aktiven Atomreservoirs werden in einer solchen Weise angeordnet, dass sie keine Layout-Ressourcen beanspruchen, die für Standardzellen verwendet werden können. Dies erhöht praktisch die Schaltungsdichte des IC. Die Kombination der aktiven Atomreservoirs und der breitenreduzierten Stromschienen erlaubt eine vergleichbare oder bessere EM-Leistung wie bzw. als die Stromschienen mit voller Breite ohne das aktive Atomreservoir. Gemäß einigen Ausführungsformen sind die aktiven Atomreservoirs direkt unterhalb anderer Stromschienen in einer oder mehreren oberen Verlegeschichten angeordnet und nehmen keine zusätzlichen Verlegeressourcen in Anspruch, die für die Standardzellen reserviert sind. In einigen weiteren Ausführungsformen haben die aktiven Atomreservoirs kleinere Flächenmaße als jene Stromschienen, d. h. sie sind - in der Draufsicht - unter jenen Stromschienen verborgen. Ausführungsformen gemäß der vorliegenden Offenbarung können wirkungsvoll die Schaltungsdichte eines IC erhöhen, wie zum Beispiel in einigen Fällen um 10 % bis 12 %, während EM-Bedenken weitgehend ausgeräumt werden.
  • 13A zeigt eine fragmentarische perspektivische Ansicht des IC 200 mit einem Stromnetz 201, dessen EM-Leistung durch aktive Atomreservoirs gesteigert wird und der gemäß verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 13A zu sehen, enthält das Stromnetz 201 Stromschienen 214 (zwei sind gezeigt) und Stromschienen 208 (eine ist gezeigt) auf separaten Verdrahtungsschichten (wie zum Beispiel die Verdrahtungsschichten 104 von 1). Die Stromschienen 208 sind der Länge nach entlang der „x“-Richtung ausgerichtet, während die Stromschienen 214 der Länge nach entlang der „y“-Richtung ausgerichtet sind, die allgemein senkrecht zu der „x“-Richtung verläuft. Der Begriff „allgemein senkrecht“ meint hier, dass die Richtungen „x“ und „y“ einen Winkel bilden, der aufgrund fertigungstechnischer Standardabweichungen (zum Beispiel Abweichungen bei der Überlagerungsausrichtung) entweder 90 Grad oder nahe 90 Grad beträgt. Die Stromschienen 214 und 208 können jeweils Kupfer (Cu), Aluminium (A1), Wolfram (W), Kobalt (Co), Silber (Ag), Gold (Au) oder andere geeignete Metalle umfassen. Der IC 200 enthält ein Substrat 202, das verschiedene aktive und/oder passive Regionen und Bauelemente enthält. In einer Ausführungsform ist das Substrat 202 das gleiche wie das, oder ähnlich dem, Substrat 102. Der IC 200 enthält des Weiteren Kontakte auf Bauelement-Ebene 204, wie zum Beispiel Source-Kontakte, Drain-Kontakte und Gate-Kontakte, und lokale Interconnect-Verbindungen, die mehrere Source- und/oder Drain-Kontakte elektrisch verbinden. Die Kontakte auf Bauelement-Ebene 204 befinden sich unter der Verdrahtungsschicht, die die Stromschienen 208 aufweisen, und sind mit den Stromschienen 208 über Durchkontaktierungen 206 verbunden. In dem gezeigten Beispiel befinden sich die Stromschienen 208 an der untersten metallischen Verdrahtungsschicht 104 (mitunter als die „M0“-Schicht bezeichnet), während sich die Stromschienen 214 an der metallischen Verdrahtungsschicht direkt oberhalb der M0-Schicht befinden (d. h. sie befinden sich an der „M1“-Schicht). Die Stromschienen 208 und 214 sind über Durchkontaktierungen 213 verbunden.
  • In der vorliegenden Ausführungsform ist eine Breite der Stromschiene 208 (zum Beispiel ihre Abmessung entlang der „y“-Achse) im Vergleich zu einem normalen Design ohne aktive Atomreservoirs reduziert. Dies dient dem Erhöhen der Schaltungsdichte des IC 200, wie oben besprochen. Um die EM-Leistung der Stromschiene 208 zu steigern, enthält der IC 200 des Weiteren ein aktives Atomreservoir 211. In dieser Ausführungsform enthält das aktive Atomreservoir 211 einen ASC 210, der mit der Stromschiene 214 über eine Durchkontaktierung 212 verbunden ist. Der ASC 210 ist an derselben Verdrahtungsschicht angeordnet wie die Stromschiene 208 und ist der Länge nach entlang der „y“-Richtung ausgerichtet. In dieser Ausführungsform ist der ASC 210 physisch mit der Stromschiene 208 verbunden. 13A veranschaulicht des Weiteren Elektronenpfade 216 und 217, wenn der IC 200 in Betrieb ist, gemäß einer Ausführungsform. Der Elektronenpfad 216 fließt von der Durchkontaktierung 213 fort, entlang der Stromschiene 208, und zu den Kontakten auf Bauelement-Ebene 204. Der Elektronenpfad 217 fließt von der Durchkontaktierung 212, entlang des ASC 210, und zu der Stromschiene 208 neben der Durchkontaktierung 213. Die Stromdichte entlang des Elektronenpfades 216 ist mindestens so hoch wie die Stromdichte entlang des Elektronenpfades 217. Mindestens über den Elektronenpfad 217 kompensiert der ASC 210 den Verlust metallischer Ionen, den die Stromschiene 208 aufgrund von EM erleidet.
  • 13B veranschaulicht eine Draufsicht eines Abschnitts des IC 200, der speziell die Stromschienen 208 und 214 und das aktive Atomreservoir 211 aufweist. Wie in 13B zu sehen, enthält der IC 200 verschiedene Standardzellen (Zellen 1, 2, 3, 4, 5, 6 und 7) längsseits der Stromschienen 208. Die Standardzellen 1-7 können Speicherzellen, Logikgatter, PFET, NFET, MOSFET, CMOS, FINFET, Widerstände, Kondensatoren, Induktoren und andere geeignete Schaltungselemente enthalten. Die Standardzellen 1-7 können sich mindestens teilweise in den aktiven Regionen des Substrats 202 befinden. Die Stromschienen 208 und 214 sind auf die gleiche Spannung vorgespannt (VSS in dieser Ausführungsform) und sind über die Durchkontaktierungen 213 verbunden. Zur besseren Übersichtlichkeit sind die VDD-Stromschienen zwischen den Stromschienen 208 und zwischen den Stromschienen 214 nicht gezeigt.
  • Wir bleiben bei 13B. Die Stromschiene 214 hat größere Abmessungen als der ASC 210 entlang sowohl der „x“- als der „y“-Richtung. Der ASC 210 und die Durchkontaktierung 212 befinden sich direkt unter der Stromschiene 214 und in einem Raum, der nicht genutzt wird oder der für die Anordnung von Standardzellen reserviert ist. Darum nimmt das aktive Atomreservoir 211 nicht zusätzliche Layout- und Verlegeressourcen in Anspruch, soweit es die Schaltungsdichte des IC 200 anbelangt.
  • 13B veranschaulicht des Weiteren die Richtungen verschiedener Elektronenpfade, einschließlich der Elektronenpfade 216 und 217 und der Elektronenpfade von der Stromschiene 208 zu den Standardzellen 1-7. In verschiedenen Ausführungsformen wird die Stromdichte 217 so gesteuert, dass sie viel kleiner ist als die Stromdichte 216, so dass das aktive Atomreservoir 211 zu keinem EM-Engpass des IC 200 wird. Zum Beispiel kann die Durchkontaktierung 213 so ausgelegt werden, dass sie eine große Durchkontaktierung oder eine Gruppe von Durchkontaktierungen ist (wie wir in 14 sehen werden), um einen niedrigeren Widerstand als die Durchkontaktierung 212 bereitzustellen.
  • In einigen Ausführungsformen wird die Länge L1 des ASC 210 (entlang der „y“-Richtung) maximiert, wodurch die EM-Leistung der Stromschiene 208 steigt. Im Allgemeinen ist das Verhältnis zwischen L1 und L2 (die Länge der Stromschiene 208 entlang der „x“-Richtung zwischen zwei Durchkontaktierungen 213) proportional zum Anstieg der EM-Marge. Die Länge L1 kann bis nahe an die Distanz zwischen der Stromschiene 208 und einer benachbarten Stromschiene (in 13B nicht gezeigt, aber in den 14 und 15 gezeigt) in derselben Verdrahtungsschicht maximiert werden.
  • 14 veranschaulicht eine Draufsicht einer Ausführungsform des Stromnetzes 201, das gemäß Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 14 zu sehen, werden die horizontalen (entlang der „x“-Richtung verlaufenden) Stromschienen 208A, 208B und 208C gemäß einer Ausführungsform abwechselnd verschiedenen Versorgungsspannungen zugeordnet. In der vorliegenden Ausführungsform sind die Stromschienen 208A und 208C der VDD zugeordnet, während die Stromschiene 208B der VSS zugeordnet ist. Die Stromschienen 214A-D sind der gleichen Versorgungsspannung zugeordnet wie die Stromschiene 208B, die in dieser Ausführungsform die VSS ist. Die Stromschienen 214A-D sind über die Durchkontaktierungen 213 an den verschiedenen Schnittpunkten zwischen den Stromschienen elektrisch mit der Stromschiene 208B verbunden. In einer Ausführungsform befinden sich die Stromschienen 208A-C und die Stromschienen 214A-D an zwei benachbarten Verdrahtungsschichten. Zum Beispiel befinden sich die Stromschienen 208A-C an der M0-Verdrahtungsschicht, während sich die Stromschienen 214A-D an der M1-Verdrahtungsschicht befinden. In einem anderen Beispiel befinden sich die Stromschienen 208A-C an der M1-Verdrahtungsschicht, während sich die Stromschienen 214A-D an der M2-Verdrahtungsschicht befinden. In einer weiteren Ausführungsform sind die Stromschienen 214A-D horizontal, während die Stromschienen 208A-C vertikal sind.
  • In dem in 14 gezeigten Beispiel hat mindestens die Stromschiene 208B eine reduzierte Breite, wie oben besprochen. Zum Erhöhen der EM-Leistung der Stromschiene 208B werden dem IC 200 verschiedene aktive Atomreservoirs hinzugefügt, einschließlich der aktiven Atomreservoirs 211A, 211B, 211C, 211D, 211E und 211F. Die verschiedenen aktiven Atomreservoirs 211A-F sind vertikal ausgerichtet und sind unterhalb der Stromschienen 214A, 214B, 214C und 214D angeordnet. Jedes der aktiven Atomreservoirs 211A-F enthält einen ASC. Zum Beispiel enthalten die aktiven Atomreservoirs 211A und 211E ASCs 210A bzw. 210E. Jeder der ASCs 211A-E hat zwei Enden, wobei ein Ende mit der Stromschiene 208 verbunden ist und das andere Ende elektrisch mit einer oder mehreren Stromschienen 214 verbunden ist und außerdem mit einer floatenden aktiven Region in dem Substrat 202 verbunden ist. In einer Ausführungsform ist die floatende aktive Region eine aktive Region vom n-Typ (zum Beispiel ein Haltleiter mit einem Dotanden vom n-Typ), der als ein Leckpfad von Elektronen von einem Substrat vom p-Typ (zum Beispiel einem Haltleiter mit einem Dotanden vom p-Typ) zu der aktiven Region vom n-Typ dient. Der Leckpfad begrenzt die Stromdichte auf den Elektronenpfaden 217. In verschiedenen Ausführungsformen können die ASCs (zum Beispiel 210A) mit der jeweiligen floatenden aktiven Region vom n-Typ über Durchkontaktierungen 206, die Kontakte auf Bauelement-Ebene 204 und andere zweckmäßige leitfähige Strukturelemente, wie in 13A gezeigt, verbunden sein. Der ASC 211F hat ein Ende, das mit der Stromschiene 208 verbunden ist, und das andere Ende ist elektrisch mit der Stromschiene 214 verbunden.
  • Die aktiven Atomreservoirs können auf einer Seite oder auf beiden Seiten der breitenreduzierten Stromschiene angeordnet sein. Zum Beispiel ist das aktive Atomreservoir 211 auf einer Seite der Stromschiene 208 in 13B angeordnet. Zum Beispiel sind die aktiven Atomreservoirs 211A und 211B auf gegenüberliegenden Seiten der Stromschiene 208B neben den Durchkontaktierungen 213 angeordnet, um die EM-Leistung der Stromschiene 208B weiter zu erhöhen. In einer weiteren Ausführungsform können zwei oder mehr aktive Atomreservoirs, wie zum Beispiel 211A und 211C, Seite an Seite angeordnet sein. Die aktiven Atomreservoirs 211A und 211C sind mit zwei parallelen Stromschienen 214A und 214B über Durchkontaktierungen 212A bzw. 212C verbunden. In dieser weiteren Ausführungsform sind die ASCs 210A und 210C mit einer gemeinsamen floatenden aktiven Region vom n-Typ in dem Substrat 202 verbunden.
  • In einer weiteren Ausführungsform ist, wie in dem aktiven Atomreservoir 211E gezeigt, der ASC 210E breiter als ein einzelner Streifen der Stromschiene 214C (oder 214D), aber ist schmaler als die Gesamtbreite W2, die durch zwei benachbarte Stromschienen 214C und 214D definiert wird, wobei W2 die Summe der Breite der Stromschiene 214C, der Breite der Stromschiene 214D und einer Breite eines Spalts S zwischen den Stromschienen 214C und 214D ist („Breite“ ist hier entlang der „x“-Achse definiert). Der Raum unterhalb der zwei benachbarten Stromschienen 214 wird nicht für das Anordnen von Standardzellen verwendet (wie zum Beispiel in 12A gezeigt). Darum nimmt der ASC 210E keine zusätzlichen Layout-Ressourcen in Anspruch, soweit es die Schaltungsdichte anbelangt. In dieser Ausführungsform wird der ASC 210E immer noch als direkt unterhalb der Stromschienen 214 befindlich angesehen. Der breite Leiter in dem ASC 210E vergrößert die Reservoirfläche für das aktive Atomreservoir 211E. Die Länge der aktiven Atomreservoirs 211A-F kann maximiert werden, um den Zuwachs der EM-Marge zu erhöhen. Zum Beispiel kann sich jedes der aktiven Atomreservoirs 211A-F so nahe an die Stromschienen 208A oder 208C heran erstrecken, wie die Designregeln es erlauben, ohne die Stromschienen 208A und 208C kurzzuschließen (d. h. sie sind von den Stromschienen 208A und 208C beabstandet).
  • Innerhalb jedes der aktiven Atomreservoirs 211A-E kann der ASC zwei oder mehr Abschnitte oder Sektionen haben. Wenn wir das aktive Atomreservoir 211A als ein Beispiel nehmen, so hat der ASC 210A zwei Abschnitte 210A-1 und 210A-2. Die Durchkontaktierung 212A mündet auf den Abschnitt 210A-1, und der Abschnitt 210A-2 verbindet die Abschnitt 210A-1 zu der Stromschiene 208B.
  • In Ausführungsformen können einige Durchkontaktierungsdesigns dafür verwendet werden, den Widerstand zwischen den Stromschienen 214 und 208 zu verringern und dadurch sicherzustellen, dass die Stromdichte 216 größer ist als die Stromdichte 217. Zum Beispiel kann eine Gruppe von Durchkontaktierungen 213 an jedem der Schnittpunkte der Stromschienen 214 und 208 angeordnet sein, wie in 14 gezeigt. Als ein weiteres Beispiel wird für die Durchkontaktierungen 213 eine Durchkontaktierung verwendet, die größer als die Minimierungsgröße ist (wie zum Beispiel eine große quadratische Durchkontaktierung).
  • 15 veranschaulicht eine andere Ausführungsform des Stromnetzes 201, das gemäß Aspekten der vorliegenden Offenbarung aufgebaut ist. Wie in 15 zu sehen, sind in dieser Ausführungsform die Stromschienen 208A und 208C der VSS zugeordnet, während die Stromschienen 208B und 214A-D der VDD zugeordnet sind. Mindestens die Stromschiene 208B hat eine reduzierte Breite, und verschiedene aktive Atomreservoirs 211J, 211K, 211L, 211M und 211N werden hinzugefügt, um die EM-Leistung der Stromschiene 208B zu steigern. 15 veranschaulicht des Weiteren verschiedene Elektronenpfade, einschließlich des Elektronenpfades 217 zu den Durchkontaktierungen 213 entlang der ASCs 210, des Elektronenpfades 216 zu den Durchkontaktierungen 213 entlang der Stromschiene 208B und verschiedener Elektronenpfade von den Standardzellen 1-7 zu der Stromschiene 208B. Vergleicht man die 14 und 15, so erkennt man, dass der Elektronenpfad 217 in beiden Designs dieselbe Richtung hat. Dadurch wird sichergestellt, dass die aktiven Atomreservoirs 211A-F und 211J-N die Stromschiene 208B in dem jeweiligen Design korrekt kompensieren. Ähnlich den aktiven Atomreservoirs 211A-E hat jedes der aktiven Atomreservoirs 211J-N ein Ende seines ASC, das mit der Stromschiene 208B verbunden ist, und das anderer Ende seines ASC ist mit den Stromschienen 214A-D verbunden und ist außerdem mit einer floatenden aktiven Region vom n-Typ in dem Substrat 202 verbunden. Andere Aspekte des Stromnetzes 201 in 15 ähneln denen in 14.
  • Obgleich keine Einschränkung beabsichtigt ist, realisieren eine oder mehrere Ausführungsformen der vorliegenden Offenbarung viele Nutzeffekte in einer Halbleitervorrichtung und ihrer Herstellung. Zum Beispiel stellen Ausführungsformen der vorliegenden Offenbarung aktive Atomreservoirs in verschiedenen Konfigurationen bereit. Insbesondere werden in einigen Ausführungsformen aktive Atomreservoirs zum Erhöhen der EM-Leistung von Stromschienen verwendet. Die Breiten jener Stromschienen können vorteilhafterweise reduziert werden, und der eingesparte Raum wird dafür verwendet, mehr Schaltungselemente in einen IC zu packen. Des Weiteren werden die aktiven Atomreservoirs zu einem Raum hinzugefügt, der nicht verwendet wird oder der für das Anordnen von Standardzellen reserviert ist. Darum können Ausführungsformen der vorliegenden Offenbarung effektiv die Schaltungsdichte in einem IC erhöhen, während EM-Bedenken weitgehend ausgeräumt werden.
  • In einem beispielhaften Aspekt betrifft die vorliegende Offenbarung einen integrierten Schaltkreis (IC). Der IC umfasst einen ersten und einen zweiten Leiter in einer Schicht des IC, wobei der erste Leiter entlang einer erster Richtung ausgerichtet ist, der zweite Leiter entlang einer zweiten Richtung ausgerichtet ist, die allgemein senkrecht zu der ersten Richtung verläuft, und der zweite Leiter elektrisch mit dem ersten Leiter verbunden ist. Der IC umfasst des Weiteren einen dritten Leiter in einer weiteren Schicht des IC, der entlang der zweiten Richtung ausgerichtet ist und oberhalb des zweiten Leiters angeordnet ist; eine erste Durchkontaktierung, die den ersten und den dritten Leiter verbindet; und eine zweite Durchkontaktierung, die den zweiten und den dritten Leiter verbindet.
  • In einem anderen beispielhaften Aspekt betrifft die vorliegende Offenbarung einen integrierten Schaltkreis (IC). Der IC umfasst einen ersten und einen zweiten Leiter in einer Schicht des IC, wobei der erste Leiter entlang einer erster Richtung ausgerichtet ist, der zweite Leiter entlang einer zweiten Richtung ausgerichtet ist, die allgemein senkrecht zu der ersten Richtung verläuft, und der zweite Leiter physisch mit dem ersten Leiter verbunden ist. Der IC umfasst des Weiteren einen dritten Leiter in einer weiteren Schicht des IC, der entlang der zweiten Richtung ausgerichtet ist und oberhalb des zweiten Leiters angeordnet ist; eine erste Durchkontaktierung, die den ersten und den dritten Leiter verbindet; eine zweite Durchkontaktierung, die den zweiten und den dritten Leiter verbindet; und eine aktive Region vom n-Typ unter der einen Schicht des IC, die elektrisch mit dem zweiten Leiter verbunden ist. Der erste und der dritte Leiter sind Stromschienen des IC und sind dafür konfiguriert, auf eine erste Spannung vorgespannt zu sein.
  • In einem anderen beispielhaften Aspekt betrifft die vorliegende Offenbarung einen integrierten Schaltkreis (IC). Der IC umfasst einen ersten und einen zweiten Leiter in einer Schicht des IC, wobei der erste Leiter entlang einer erster Richtung ausgerichtet ist, der zweite Leiter entlang einer zweiten Richtung ausgerichtet ist, die allgemein senkrecht zu der ersten Richtung verläuft, und ein Abschnitt des zweiten Leiters mit dem ersten Leiter verbunden ist. Der IC umfasst des Weiteren einen dritten Leiter in einer weiteren Schicht des IC, der entlang der zweiten Richtung ausgerichtet ist und direkt oberhalb des zweiten Leiters angeordnet ist; eine erste Durchkontaktierung, die den ersten und den dritten Leiter verbindet; eine zweite Durchkontaktierung, die den zweiten und den dritten Leiter verbindet; eine aktive Region vom n-Typ unter der einen Schicht des IC, die elektrisch mit dem zweiten Leiter verbunden ist; und einen vierten Leiter in der einen Schicht des IC, der entlang der ersten Richtung ausgerichtet ist. Der zweite Leiter ist von dem vierten Leiter beabstandet. Der erste, der dritte und der vierte Leiter sind Stromschienen des IC. Der erste und der dritte Leiter sind dafür konfiguriert, auf eine erste Spannung vorgespannt zu sein. Der vierte Leiter ist dafür konfiguriert, auf eine zweite Spannung vorgespannt zu sein, die von der ersten Spannung verschiedenen ist.

Claims (20)

  1. Integrierter Schaltkreis, IC, der Folgendes umfasst: einen ersten (208B) und einen zweiten (210A) Leiter in einer Schicht (104) des IC, wobei der erste Leiter (208B) entlang einer ersten Richtung (x) ausgerichtet ist, der zweite Leiter (210A) entlang einer zweiten Richtung (y) ausgerichtet ist, die grundsätzlich senkrecht zu der ersten Richtung verläuft, und der zweite Leiter elektrisch mit dem ersten Leiter verbunden ist; einen dritten Leiter (214A) in einer weiteren Schicht (104) des IC, der entlang der zweiten Richtung (y) ausgerichtet ist und oberhalb des zweiten Leiters (210A) angeordnet ist; eine erste Durchkontaktierung (213), die den ersten (208B) und den dritten Leiter (214A) verbindet; und eine zweite Durchkontaktierung (212A), die den zweiten (210A) und den dritten Leiter (214A) verbindet; wobei die zweite Durchkontaktierung (212A) einen höheren Widerstand hat als die erste Durchkontaktierung (213).
  2. IC nach Anspruch 1, wobei der zweite Leiter (210A) mit einer floatenden aktiven Region (202) vom n-Typ des IC verbunden ist.
  3. IC nach Anspruch 1, wobei der erste (208B) und der dritte Leiter (214A) auf eine negative Versorgungsspannung des IC vorgespannt sind.
  4. IC nach Anspruch 1, wobei der erste (208B), der zweite (210A) und der dritte (214A) Leiter dafür konfiguriert sind, einen ersten Elektronenpfad (216) von der ersten Durchkontaktierung (213) entlang des ersten Leiters (208B) und einen zweiten Elektronenpfad (217) zu der ersten Durchkontaktierung entlang des zweiten Leiters (210A) zu bilden, wobei eine Stromdichte des ersten Elektronenpfades größer ist als eine Stromdichte des zweiten Elektronenpfades.
  5. IC nach Anspruch 1, wobei der erste Leiter (208B) und der dritte Leiter (214A) auf eine positive Versorgungsspannung des IC vorgespannt sind.
  6. IC nach Anspruch 5, wobei der erste (208B), der zweite (210A) und der dritte (214A) Leiter dafür konfiguriert sind, einen ersten Elektronenpfad (216) zu der ersten Durchkontaktierung (213) entlang des ersten Leiters (208B) und einen zweiten Elektronenpfad (217) zu der ersten Durchkontaktierung entlang des zweiten Leiters (210A) zu bilden, wobei eine Stromdichte des ersten Elektronenpfades größer ist als eine Stromdichte des zweiten Elektronenpfades.
  7. IC nach einem der vorangehenden Ansprüche, wobei der dritte Leiter (214A) direkt oberhalb des zweiten Leiters (210A) angeordnet ist und sowohl entlang der ersten als auch der zweiten Richtung (y) größere Abmessungen hat als der zweite Leiter.
  8. IC nach einem der Ansprüche 1 bis 6, wobei der zweite Leiter (210E) entlang der ersten Richtung (x) eine größere Abmessung hat als der dritte Leiter (214D).
  9. IC nach Anspruch 8, der des Weiteren einen vierten Leiter (214C) in der weiteren Schicht (104) des IC über dem zweiten Leiter (210E) und parallel zu dem dritten Leiter (214D) umfasst, wobei der zweite Leiter (210E) entlang der ersten Richtung (x) schmaler ist als eine Gesamtabmessung (W2) des dritten Leiters (214D), des vierten Leiters (214C) und eines Spalts zwischen dem dritten und dem vierten Leiter.
  10. IC nach einem der Ansprüche 1 bis 8, der des Weiteren Folgendes umfasst: einen vierten Leiter in der einen Schicht (104) des IC, der entlang der zweiten Richtung (y) ausgerichtet ist, wobei der vierte Leiter auf einer dem zweiten Leiter (210A) gegenüberliegenden Seite mit dem ersten Leiter (208B) elektrisch verbunden ist; und eine dritte Durchkontaktierung, die den dritten (214A) und den vierten Leiter verbindet.
  11. IC nach Anspruch 1 oder 2, der des Weiteren Folgendes umfasst: einen vierten Leiter (210C) in der einen Schicht (104) des IC, parallel zu dem zweiten Leiter (210A) und elektrisch mit dem ersten Leiter (208B) verbunden; einen fünften Leiter (214B) in der weiteren Schicht (104) des IC, parallel zu dem dritten Leiter (214A) und oberhalb des vierten Leiters (210C); eine dritte Durchkontaktierung, die den ersten (208B) und den fünften (214B) Leiter verbindet; und eine vierte Durchkontaktierung (212C), die den vierten (210C) und den fünften (214B) Leiter verbindet.
  12. IC nach Anspruch 11, wobei der zweite (210A) und der vierte Leiter (210C) mit einer gemeinsamen floatenden aktiven Region (202) vom n-Typ des IC verbunden sind.
  13. IC nach Anspruch 11, wobei der fünfte Leiter (214B) sowohl entlang der ersten (x) als auch der zweiten (y) Richtung größere Abmessungen hat als der vierte Leiter (210C).
  14. IC nach einem der vorangehenden Ansprüche, der des Weiteren Folgendes umfasst: mindestens eine Durchkontaktierung, die den ersten (208B) und den dritten Leiter (214A) neben der ersten Durchkontaktierung (213) verbindet.
  15. IC nach einem der vorangehenden Ansprüche, der des Weiteren Folgendes umfasst: eine fünfte Durchkontaktierung (206), die auf den ersten Leiter (208B) neben der ersten Durchkontaktierung (213) mündet und den ersten Leiter mit einer Standardzelle des IC verbindet.
  16. Integrierter Schaltkreis (IC), der Folgendes umfasst: einen ersten (208B) und einen zweiten Leiter (210A) in einer Schicht (104) des IC, wobei der erste Leiter (208B) entlang einer ersten Richtung (x) ausgerichtet ist, der zweite Leiter entlang einer zweiten Richtung (y) ausgerichtet ist, die grundsätzlich senkrecht zu der ersten Richtung verläuft, und der zweite Leiter physisch mit dem ersten Leiter verbunden ist; einen dritten Leiter (214A) in einer weiteren Schicht (104) des IC, der entlang der zweiten Richtung (y) ausgerichtet ist und oberhalb des zweiten Leiters (210A) angeordnet ist; eine erste Durchkontaktierung (213), die den ersten (208B) und den dritten Leiter (214A) physisch verbindet; eine zweite Durchkontaktierung (212A), die den zweiten (210A) und den dritten Leiter (214A) physisch verbindet; und eine aktive Region (202) vom n-Typ unter der einen Schicht (104) des IC, die elektrisch mit einem Ende des zweiten Leiters (210A) verbunden ist, das von dem ersten Leiter (208B) abgewandt ist; wobei der erste (208B) und der dritte Leiter (214A) Stromschienen des IC sind und dafür konfiguriert sind, auf eine negative Spannung vorgespannt zu sein.
  17. IC nach Anspruch 16, wobei der dritte Leiter (214A) sowohl entlang der ersten als auch der zweiten Richtung (y) größere Abmessungen hat als der zweite Leiter (210A).
  18. IC nach Anspruch 16 oder 17, der des Weiteren Folgendes umfasst: eine oder mehrere Durchkontaktierungen neben der ersten Durchkontaktierung (213).
  19. IC nach Anspruch 16 bis 18, der des Weiteren einen vierten Leiter (208A) in der einen Schicht (104) des IC umfasst, der entlang der ersten Richtung (x) ausgerichtet ist, wobei der zweite Leiter (210A) von dem vierten Leiter beanstandet ist, und wobei der vierte Leiter eine Stromschiene des IC ist und dafür konfiguriert ist, auf eine zweite Spannung vorgespannt zu sein, die von der ersten Spannung verschieden ist.
  20. Integrierter Schaltkreis (IC), der Folgendes umfasst: einen ersten (208B) und einen zweiten (210E) Leiter in einer Schicht (104) des IC, wobei der erste Leiter (208B) entlang einer ersten Richtung (x) ausgerichtet ist, der zweite Leiter (210E) entlang einer zweiten Richtung (y) ausgerichtet ist, die grundsätzlich senkrecht zu der ersten Richtung (x) verläuft, und ein Abschnitt des zweiten Leiters mit dem ersten Leiter verbunden ist; einen dritten Leiter (214D) in einer weiteren Schicht des IC, der entlang der zweiten Richtung (y) ausgerichtet ist und oberhalb des zweiten Leiters (210E) angeordnet ist; eine erste Durchkontaktierung (213), die den ersten (208B) und den dritten Leiter (214D) verbindet; und eine zweite Durchkontaktierung (212E), die den zweiten (210E) und den dritten Leiter (214D) verbindet; wobei der zweite Leiter (210E) entlang der ersten Richtung (x) eine größere Abmessung hat als der dritte Leiter (214D).
DE102016114784.2A 2015-11-16 2016-08-10 Verbesserte IC-Dichte mit aktivem Atomreservoir Active DE102016114784B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/941,770 2015-11-16
US14/941,770 US9818694B2 (en) 2015-11-16 2015-11-16 Active atomic reservoir for enhancing electromigration reliability in integrated circuits
US15/098,894 US9929087B2 (en) 2015-11-16 2016-04-14 Enhancing integrated circuit density with active atomic reservoir
US15/098,894 2016-04-14

Publications (2)

Publication Number Publication Date
DE102016114784A1 DE102016114784A1 (de) 2017-05-18
DE102016114784B4 true DE102016114784B4 (de) 2022-03-31

Family

ID=58640013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114784.2A Active DE102016114784B4 (de) 2015-11-16 2016-08-10 Verbesserte IC-Dichte mit aktivem Atomreservoir

Country Status (5)

Country Link
US (2) US9929087B2 (de)
KR (1) KR101896788B1 (de)
CN (1) CN106876382B (de)
DE (1) DE102016114784B4 (de)
TW (1) TWI662675B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9913363B2 (en) * 2011-09-29 2018-03-06 Rambus Inc. Structure for delivering power
US10529407B2 (en) * 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
KR102599048B1 (ko) 2018-08-16 2023-11-06 삼성전자주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10964705B2 (en) * 2018-09-10 2021-03-30 Semiconductor Components Industries, Llc Method of forming a semiconductor device
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
KR20210024321A (ko) 2019-08-21 2021-03-05 삼성전자주식회사 반도체 소자
US11943939B2 (en) * 2021-01-04 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
CN113917828A (zh) * 2021-10-13 2022-01-11 中国科学院精密测量科学与技术创新研究院 一种适用于可搬运光钟系统的原子束装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987086A (en) 1996-11-01 1999-11-16 Motorola Inc. Automatic layout standard cell routing
US20100127333A1 (en) 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US20130140711A1 (en) 2010-10-19 2013-06-06 Panasonic Corporation Semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239649A (ja) 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JP3009788B2 (ja) 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
US5696030A (en) 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor
US5770519A (en) 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
US6072945A (en) 1997-06-26 2000-06-06 Sun Microsystems Inc. System for automated electromigration verification
KR20000075883A (ko) 1998-01-09 2000-12-26 씨. 필립 채프맨 집적 회로 칩과 코일을 동시 실장시킨 집적 회로 패키지 및 그 제조 방법
US5963831A (en) 1998-05-22 1999-10-05 United Microelectronics Corp. Method of making an interconnect structure employing equivalent resistance paths to improve electromigration resistance
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6717268B2 (en) 2001-11-13 2004-04-06 Intel Corporation Electromigration-reliability improvement of dual damascene interconnects
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US6919639B2 (en) * 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US6881351B2 (en) * 2003-04-22 2005-04-19 Freescale Semiconductor, Inc. Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US7301236B2 (en) 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via
US7532483B2 (en) 2006-06-09 2009-05-12 Peregrine Semiconductor Corporation Mounting integrated circuit dies for high frequency signal isolation
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
KR101557102B1 (ko) * 2009-03-12 2015-10-13 삼성전자주식회사 반도체 소자의 금속 연결배선
JP2010219332A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 多層配線層の電源配線構造およびその製造方法
FR2963153B1 (fr) * 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
KR20120126442A (ko) 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성 방법
KR20130005185A (ko) 2011-07-05 2013-01-15 에스케이하이닉스 주식회사 미세 홀 배열 및 미세 전극 배열 형성 방법
US8694945B2 (en) 2011-12-20 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic place and route method for electromigration tolerant power distribution
US8956808B2 (en) 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials
US9230647B2 (en) * 2013-12-27 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987086A (en) 1996-11-01 1999-11-16 Motorola Inc. Automatic layout standard cell routing
US20100127333A1 (en) 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US20130140711A1 (en) 2010-10-19 2013-06-06 Panasonic Corporation Semiconductor device

Also Published As

Publication number Publication date
US20180218976A1 (en) 2018-08-02
DE102016114784A1 (de) 2017-05-18
US20170141029A1 (en) 2017-05-18
US10312189B2 (en) 2019-06-04
KR20170057127A (ko) 2017-05-24
US9929087B2 (en) 2018-03-27
TW201729380A (zh) 2017-08-16
TWI662675B (zh) 2019-06-11
CN106876382B (zh) 2019-11-05
CN106876382A (zh) 2017-06-20
KR101896788B1 (ko) 2018-09-07

Similar Documents

Publication Publication Date Title
DE102016114784B4 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE102014207415B4 (de) Verfahren zur Herstellung dicht gepackter Standardzellen für integrierte Schaltungsprodukte
DE102016117448B4 (de) Standard-Zellen-Layout-Struktur mit Hornstrom und intelligentem Metallschnitt
DE102019127073B4 (de) Halbleitervorrichtung mit rückseitiger Stromversorgungsschaltung
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102016113828B4 (de) Halbleitervorrichtung
DE102017123958B4 (de) Halbleitervorrichtung
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102016100055B4 (de) Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE10051601A1 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE112010004347T5 (de) Tunnelübergangs-Durchkontaktierung
DE102016115989A1 (de) Statischer Direktzugriffsspeicher
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102020127584B4 (de) Dreidimensionale speichervorrichtung mit ferroelektrischemmaterial
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE102006053435A1 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102012111702A1 (de) Elektroplattierungs-Verfahren zum Herstellen von integrierten Halbleiterschaltungs-Vorrichtungen und damit hergestellte Vorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final