DE2029219C3 - Diffundierter, integrierter Halbleiterwiderstand - Google Patents

Diffundierter, integrierter Halbleiterwiderstand

Info

Publication number
DE2029219C3
DE2029219C3 DE2029219A DE2029219A DE2029219C3 DE 2029219 C3 DE2029219 C3 DE 2029219C3 DE 2029219 A DE2029219 A DE 2029219A DE 2029219 A DE2029219 A DE 2029219A DE 2029219 C3 DE2029219 C3 DE 2029219C3
Authority
DE
Germany
Prior art keywords
resistance
zone
diffused
integrated semiconductor
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2029219A
Other languages
English (en)
Other versions
DE2029219B2 (de
DE2029219A1 (de
Inventor
Madhukar Bhavaniduas Beacon N.Y. Vora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US807351A priority Critical patent/US3629667A/en
Priority to NL7003207A priority patent/NL7003207A/xx
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to DE2029219A priority patent/DE2029219C3/de
Priority to FR7022193A priority patent/FR2094300A5/fr
Publication of DE2029219A1 publication Critical patent/DE2029219A1/de
Publication of DE2029219B2 publication Critical patent/DE2029219B2/de
Application granted granted Critical
Publication of DE2029219C3 publication Critical patent/DE2029219C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen diffundierten integrierten Halbleiterwiderstand der im Oberbegriff des Anspruchs 1 angegebenen Art.
In der integrierten Schaltungstechnik werden eine Vielzahl von Schaltkreiskomponenten, also beispielsweise Dioden, Transistoren, Kapazitäten und Widerstände innerhalb eines Halbleiterkörpers gebildet. Die Widerstände werden im allgemeinen durch Diffusionsprozesse hergestellt und bestehen aus einem dünnen, länglichen Halbleitergebiet eines bestimmten Leitfähigkeitstyps. An beiden Enden dieses Halbleitergebietes sind metallische Schichten aufgebracht, die ohmsche Kontakte bilden. Die eigentliche Widerstandszone ist von dem restlichen Teil des Halbleiterkörpers durch einen in Sperrichtung betriebenen PN-Übergang elektrisch getrennt. Die Oberfläche der Widerstandszone ist in konventioneller Weise mit einer Isolationsschicht, beispielsweise aus Siliziumdioxyd, beschichtet.
Bei der Durchführung des Diffusionsprozesses zur Bildung der Widerstandszone entsteht eine Störstellenverteilung mit an der Oberfläche, von der aus die Störstellen eindiffundiert werden, höchster Konzentration, die dann zum Innern der Widerstandszone hin allmählich abnimmt. Aufgrund dieses Gradienten der Störstellenverteilung ist die Leitfähigkeit der Widerstandszone an der Oberfläche am größten. Daraus folgt, daß bei einem Stromfluß im Widerstand die Stromdichte an der Oberfläche am höchsten ist. Eine Folge der ungleichförmigen Stromverteilung ist die örtliche Erhitzung der Oberfläche des Widerstandsgebietes. Außerdem bildet sich auch eine ungleiche Stromverteilung über der Kontaktoberfläche aus. Der Strom ist jeweils in dem Teil eines Kontaktes am größten, der dem anderen Kontakt am nächsten liegt. Schließlich ist zu beobachten, daß in den die ohmschen Kontakte bildenden Metallschichten Ungleichmäßigkeiten und Unterbrechungen entstehen. Dieser Effekt wird auf die Elektromigration, also Wanderung von Atomen in der metallischen Schicht, zurückgeführt. Diese Wanderung von Metallatomen scheint durch die örtliche Erwärmung der Oberfläche des Halbleiterkörpers und eines Teiles der metallischen Schicht infolge der hohen Stromdichte in diesem Teil bewirkt zu werden.
Neben den bisher betrachteten einfach diffundierten sind auch bereits doppelt diffundierte Widerstände bekannt Die Struktur dieser Widerstände besteht darin, daß in einer ersten Zone eines ersten Leitungstyps eine mit mindestens zwei Anschlußkontakten versehene
ίο Widerstandszone des zweiten Leitungstyps angebracht ist Zwischen die beiden Anschlußkontakte ist in die Widerstandszone eine großflächige, hochdotierte dritte Zone des ersten Leitungstyps eingebracht Diese dritte Zone ist so an eine Spannung gelegt, daß sich an dem
gebildeten pn-übergang ein Verarmungsgebiet ausbildet, das sich mehr oder weniger weit in die Widerstandszone erstreckt und damit den Widerstandswert bestimmt Die erforderliche Vorspannung der dritten Zone erfolgt im allgemeinen dadurch, daß die dritte Zone die Widerstandszone überlappt und damit die erste Zone kontaktiert, von der sie dann diese Spannung erhält.
Den doppelt diffundierten Widerständen liegt die Aufgabe zugrunde, höhere Widerstandswerte zu erzieien als dies bei vergleichbarem Platzbedarf mit einfach diffundierten Widerständen möglich ist. Bei den doppelt diffundierten Widerständen treten zwar die im Zusammenhang mit den einfach diffundierten Widerständen geschilderten Oberflächeneffekte nicht auf, sie sind aber mit dem Nachteil behaftet, daß sie eine große, durch die hochdotierte, großflächige und ein Verarmungsgebiet in der Widerstandszone auslösende dritte Zone verursachte parasitäre Kapazität darstellen.
Zur Vermeidung dieses Nachteils ist es aus der DE-OS 15 90 230 bekannt, zwei derartige Widerstandsstrukturen in Serie zu schalten, was mit einem beträchtlich erhöhten Platzbedarf verbunden ist.
Es ist die der Erfindung zugrunde liegende Aufgabe, diffundierte integrierte Widerstände anzugeben, die geringere parasitäre Kapazitäten aufweisen.
Die Aufgabe wird mit dem im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.
Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Die F i g. 1 bis 5 zeigen im Querschnitt die verschiedenen Verfahrensschritte zur Herstellung eines diffundierten Halbleiterwiderstandes.
Der in F i g. 1 dargestellte Halbleiterkörper 10 ist Teil einer integrierten Schaltung. Es sei angenommen, der
so Halbleiterkörper 10 bestehe aus P-leitendem Silizium. Die Oberfläche 11 des Halbleiterkörpers 10 ist mit einer schützenden Oxydschicht 12 versehen, die eine elektrische Isolation bewirkt. Die Herstellung dieser Schicht erfolgt in konventioneller Weise, beispielsweise dass durch, daß der Halbleiterkörper bei einer bestimmten Temperatur und Zufuhr von Wasserdampf in eine oxydierende Atmosphäre gebracht wird.
In F i g. 2 ist in der Oxydschicht 12 ein Fenster 13 freigelegt, dessen Ausdehnung den Abmessungen der zu bildenden Widerstandsstruktur an der Oberfläche entspricht. Die Herstellung des Fensters 13 in der Siliziumdioxydschicht 12 erfolgt in konventioneller Weise durch Anwendung der Photoätztechnik. Das Fenster 13 in Verbindung mit dem restlichen Teil der Siliziumdioxydschicht 12 bildet die Maske für den anschließenden Diffusionsprozeß. Bei diesem Diffusionsprozeß werden im Bereich des Fensters 13 in den Halbleiterkörper 10 Störstellen eindiffundiert, die eine
m der des Halbleiterkörpers 10 entgegengesetzte Leitfähigkeit erzeugen. Im betrachteten Ausführungsieispiel mit P-leitendem Halbleiterkörper aus Silizium iient als Dotierungsstoff ein Donator, wie beispielsweise Phosphor, Arsen oder Antimon. Bei dieser Diffusion wird die N-leitende Widerstandszone 14 im Halbleiterkörper 10 erzeugt In einem anschließenden Ätzprozeß werden die restlichen Teile der Siliziumdioxydschicht 12 entfernt
Anschließend wird erneut eine Maske aus einer Siliziumdioxydschicht 15 auf der Oberfläche 11 des Halbleiterkörpers 10 erzeugt, die im Bereich der Widerstandszone 14 zwei Fenster 16 aufweist. Diese Herstellungsstufe ist. in F i g. 3 dargestellt. Im Bereich der Fenster 16 werden in einem weiteren Diffusionsschritt Akzeptoren, beispielsweise Aluminium, Bor, Indium oder Gallium in die Widerstandszone 14 eindiffundiert Dieser Diffusionsschritt wird unter Bedingungen hinsichtlich der Konzentration des Quellenmaterials und der Temperatur durchgeführt, bei denen zwei einen bestimmten Abstand zueinander aufweisende P-leitende Gebiete 17 bestimmter Tiefe erzeugt werden. Die Gebiete sind allseitig von der N-leitenden Widerstandszone 14 eingeschlossen. Sie bilden die Sperrgebiete 17, die den Stromfluß innerhalb der Widerstandszone 14 beeinflussen.
Die Siliziumdioxydschicht 15 wird wiederum entfernt.
Wie in F i g. 4 dargestellt, wird erneut eine aus einer Siliziumdioxydschicht 19 bestehende Maske auf die Oberfläche 11 aufgebracht und es werden in konventioneiler Weise zwei Öffnungen 20 freigelegt. Diese Öffnungen 20 liegen im Bereich der Widerstandszone 14 und zwar jeweils zwischen deren äußeren Rand und dem nächstliegenden Sperrgebiet 17. Dabei bleiben die Sperrgebiete 17 vollständig von der isolierenden Siliziumdioxydschicht 19 bedeckt. Die Fig.5 zeigt die Widerstandsstruktur nachdem auf die Oberfläche des Halbleiterkörpers eine geeignete, beispielsweise aus Aluminium oder Chrom bestehende Metallschicht aufgedampft ist. Diese Metallschicht wird anschließend selektiv abgeätzt, so daß Bereiche 21 zurückbleiben, die die leitenden Kontakte zur Widerstandszone 14 bilden und die die Weiterverbindung des Widerstandes zu anderen Schaltkreiskomponenten gestatten. Fig.5 zeigt den kompletten Halbleiterwiderstand.
Sobald über die ohmschen Kontakte 21 an die Widerstandszone 14 eine Spannungsdifferenz angelegt wird, so fließt durch die Widerstandszone ein Strom. Da infolge der beschriebenen Störstellenverteilung der spezifische Widerstand der Widerstandszone 14 an der Oberfläche 11 am geringsten ist, besteht zwangsläufig die Tendenz, daß die Stromdichte in der Nähe der Oberfläche und in den sich gegenüberliegenden Teilbereichen der ohmschen Kontakte am größten ist Die eingelassenen Sperrgebiete 17 stellen jedoch dem Stromfluß einen erheblichen Widerstand entgegen und bewirken, daß die Strompfade in eine Richtung gelenkt werden, die mehr senkrecht zu den Oberflächen der ohmschen Kontakte verläuft Auf diese Weise ergibt sich ein gleichmäßigerer Verlauf der Stromdichte quer zur Oberfläche der Kontakte.
Im betrachteten Ausführungsbeispiel liegen die Sperrgebiete 17 in der Nähe der Kontakte 21. Die Sperrgebiete 17 zeigen ihre beabsichtigte Wirkung aber auch dann, wenn sie sich in direktem Kontakt mit den Kontakten 21 befinden. Die Sperrgebiete 17 müssen nicht notwendigerweise von den Kontakten 21 elektrisch isoliert sein. Es besteht jedoch die Forderung, daß die Sperrgebiete 17 von allen weiteren Leiterflächen oder Kontakten elektrisch isoliert sind. Diese notwendige Isolation erfolgt über die Isolationsschicht 19. Die direkte Verbindung zwischen Sperrgebiet 17 und zugehörigem Kontakt 21 verhindert daß Streufelder entstehen, die am Übergang vom Sperrgebiet 17 zur Widerstandszone 14 eine Diodenwirkung entstehen lassen.
Beim betrachteter. Ausführungsbeispiel sind die Sperrgebiete durch eine Diffusion hergestellt Diese Sperrgebiete lassen sich auch durch andere konventionelle Verfahren erzeugen. Beispielsweise kann der Teil des Halbleiterkörpers, der ein Sperrgebiet aufnehmen soll, durch Ätzen entfernt werden und anschließend durch Epitaxie mit Halbleitermaterial geeigneter Leitfähigkeit aufgefüllt werden. Eine andere Möglichkeit besteht darin, daß die abgeätzten Teile mit dielektrischem Material gefüllt werden.
Die beschriebenen Sperrgebiete liefern zusätzlich ein einfaches Mitte! zur Kontrolle des Widerstandswertes eines diffundierten Widerstandes, da der Widerstandswert von der Ausbildung der Sperrgebiete abhängt.
Das betrachtete Ausführungsbeispiel zeigt eine einfache, längliche Widerstandszone. Selbstverständlich ist die Erfindung auch anwendbar bei Widerstandszonen unterschiedlicher Form und bei Widerstandsstrukturen mit mehr als zwei ohmschen Kontakten.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Diffundierter, integrierter Halbleiterwiderstand, bestehend aus einer in einer Zone eines ersten Leitungstyp liegenden Widerstandszone des zweiten Leitungstyps, mindestens zwei als Anschlüsse dienenden Kontakten auf der Oberfläche der Widerstandszone und einem von der Oberfläche der Widerstandszone ausgehenden, in diese eingebetteten und den Stromfluß verhindernden Sperrbereich zwischen den Kontakten, dadurch gekennzeichnet, daß der Sperrbereich je ein separates, in der Nähe jedes Kontaktes (21) angeordnetes und von der Widerstandszone (14) allseitig umschlossenes Sperrgebiet (17) umfaßt.
2. Integrierter Halbleiterwiderstand nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrgebiete (17) einen hohen Widerstand aufweisen.
3. Integrierter Halbleiterwiderstand nach Anspruch 2, dadurch gekennzeichnet, daß die Sperrgebiete Halbleitergebiete des ersten Leitungstyps sind.
4. Integrierter Halbleiterwiderstand nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Sperrgebiete mit den zugeordneten Kontakten in Berührung stehen.
DE2029219A 1969-03-14 1970-06-13 Diffundierter, integrierter Halbleiterwiderstand Expired DE2029219C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US807351A US3629667A (en) 1969-03-14 1969-03-14 Semiconductor resistor with uniforms current distribution at its contact surface
NL7003207A NL7003207A (de) 1969-03-14 1970-03-06
DE2029219A DE2029219C3 (de) 1969-03-14 1970-06-13 Diffundierter, integrierter Halbleiterwiderstand
FR7022193A FR2094300A5 (de) 1969-03-14 1970-06-17

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80735169A 1969-03-14 1969-03-14
DE2029219A DE2029219C3 (de) 1969-03-14 1970-06-13 Diffundierter, integrierter Halbleiterwiderstand
FR7022193A FR2094300A5 (de) 1969-03-14 1970-06-17

Publications (3)

Publication Number Publication Date
DE2029219A1 DE2029219A1 (de) 1971-12-23
DE2029219B2 DE2029219B2 (de) 1980-10-30
DE2029219C3 true DE2029219C3 (de) 1981-08-27

Family

ID=27182648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2029219A Expired DE2029219C3 (de) 1969-03-14 1970-06-13 Diffundierter, integrierter Halbleiterwiderstand

Country Status (4)

Country Link
US (1) US3629667A (de)
DE (1) DE2029219C3 (de)
FR (1) FR2094300A5 (de)
NL (1) NL7003207A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729662A (en) * 1971-03-26 1973-04-24 Ibm Semiconductor resistor
US3879236A (en) * 1971-03-26 1975-04-22 Ibm Method of making a semiconductor resistor
US3967308A (en) * 1971-10-01 1976-06-29 Hitachi, Ltd. Semiconductor controlled rectifier
US4005467A (en) * 1972-11-07 1977-01-25 Thomson-Csf High-power field-effect transistor and method of making same
CA997481A (en) * 1972-12-29 1976-09-21 International Business Machines Corporation Dc testing of integrated circuits and a novel integrated circuit structure to facilitate such testing
US3858234A (en) * 1973-01-08 1974-12-31 Motorola Inc Transistor having improved safe operating area
JPS5532027B2 (de) * 1973-02-14 1980-08-22
JPS5321838B2 (de) * 1973-02-28 1978-07-05
JPS5513426B2 (de) * 1974-06-18 1980-04-09
US4228450A (en) * 1977-10-25 1980-10-14 International Business Machines Corporation Buried high sheet resistance structure for high density integrated circuits with reach through contacts
US4571606A (en) * 1982-06-21 1986-02-18 Eaton Corporation High density, high voltage power FET
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4542396A (en) * 1982-09-23 1985-09-17 Eaton Corporation Trapped charge bidirectional power FET
DE3526461A1 (de) * 1985-07-24 1987-01-29 Telefunken Electronic Gmbh Widerstandskette
FR2596922B1 (fr) * 1986-04-04 1988-05-20 Thomson Csf Resistance integree sur un substrat semi-conducteur
US5679593A (en) * 1996-02-01 1997-10-21 Micron Technology, Inc. Method of fabricating a high resistance integrated circuit resistor
US6048406A (en) * 1997-04-08 2000-04-11 Texas Instruments Incorporated Benign method for etching silicon dioxide

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB923153A (en) * 1960-08-18 1963-04-10 Fairchild Semiconductor Semiconductor strain gauge
US3404321A (en) * 1963-01-29 1968-10-01 Nippon Electric Co Transistor body enclosing a submerged integrated resistor
US3335340A (en) * 1964-02-24 1967-08-08 Ibm Combined transistor and testing structures and fabrication thereof
US3333326A (en) * 1964-06-29 1967-08-01 Ibm Method of modifying electrical characteristic of semiconductor member
CH423939A (fr) * 1965-06-04 1967-05-13 Centre Electron Horloger Résistance diffusée dans un circuit intégré
US3387193A (en) * 1966-03-24 1968-06-04 Mallory & Co Inc P R Diffused resistor for an integrated circuit
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor

Also Published As

Publication number Publication date
FR2094300A5 (de) 1972-02-04
NL7003207A (de) 1970-09-16
DE2029219B2 (de) 1980-10-30
DE2029219A1 (de) 1971-12-23
US3629667A (en) 1971-12-21

Similar Documents

Publication Publication Date Title
DE2029219C3 (de) Diffundierter, integrierter Halbleiterwiderstand
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2730202A1 (de) Halbleiterspeicher
DE2242026A1 (de) Mis-feldeffekttransistor
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2109928A1 (de) Feldeffekt Transistor
DE2453279C3 (de) Halbleiteranordnung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE1958542A1 (de) Halbleitervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE1514867B2 (de) Halbleiterdiode
DE3634850C2 (de)
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE2818584A1 (de) Flaechenfeldeffekttransistor
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE1918014A1 (de) Integriertes,passives Halbleiterelement
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE4344278C2 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren
DE3537578A1 (de) Verfahren zur herstellung von halbleitern
DE3740302A1 (de) Integrierte schaltungsanordnung
DE4309898A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2324554C2 (de)
DE19609229A1 (de) Verfahren zum Herstellen von diskreten elektronischen Elementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee