JPH03179772A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03179772A
JPH03179772A JP1317861A JP31786189A JPH03179772A JP H03179772 A JPH03179772 A JP H03179772A JP 1317861 A JP1317861 A JP 1317861A JP 31786189 A JP31786189 A JP 31786189A JP H03179772 A JPH03179772 A JP H03179772A
Authority
JP
Japan
Prior art keywords
bipolar transistor
emitter
region
substrate
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1317861A
Other languages
English (en)
Inventor
Hideki Takada
秀希 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1317861A priority Critical patent/JPH03179772A/ja
Priority to US07/622,592 priority patent/US5216276A/en
Priority to KR1019900019975A priority patent/KR940004456B1/ko
Publication of JPH03179772A publication Critical patent/JPH03179772A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置に係わり、特にバイポーラトラン
ジスタによって構成された回路を内蔵する半導体装置に
関する。
（従来の技術） 近年、バイポーラトランジスタによって構成される集積
回路を内蔵する半導体装置において、低消費電力化、高
集積化、高性能化のためにポリシリコンをエミッタ電極
に用いたバイポーラトランジスタが盛んに使用されてい
る。
例えばポリシリコンをエミッタ電極に用いたバイポーラ
トランジスタでは、ペースガンメル数を高くでき、より
小さなベース抵抗が得られる。
これにより、バイポーラトランジスタの、特にスイッチ
ング性能の改善が可能になる。
さらに、ポリシリコンによってエミッタ電極を引き出す
ので、配線用金属層のための合わせ余裕等を含むリング
ラフィの限界で決定される最小の面積のバイポーラトラ
ンジスタより、さらに小さな面積のバイポーラトランジ
スタが実現できる。
しかしながら、ポリシリコンをエミッタ電極に用いたバ
イポーラトランジスタでは、個々の特性のバラツキが大
きいという欠点がある。
特にポリシリコンをエミッタ電極に用いたバイポーラト
ランジスタを２つ用いて、例えば差動アンプに用いる回
路を構成すると、ベース−エミッタ間電圧ＶＢＨの差が
大き過ぎ、差動アンプの信頼性を損なうことになる。
つまり、２つのバイポーラトランジスタがベアで用いら
れ、そのエミッタ、あるいはコレクタ同士が接続されて
いるような回路がある場合、上記２つのバイポーラトラ
ンジスタの整合性が悪い。
そこで、ポリシリコンをエミッタ電極に用いたバイポー
ラトランジスタで、上記ベース−エミッタ間電圧ＶＢ＋
！のバラツキを小さくし、整合性を上げようとすると、
今度は大きいエミッタ面積が必要になる。
結果的にポリシリコンをエミッタ電極に用いないバイポ
ーラトランジスタよりも大きい面積のバイポーラトラン
ジスタになってしまう。
（発明が解決しようとする課８） この発明は上記のような点に鑑みて為されたもので、優
れた整合性を持つバイポーラトランジスタと、高性能か
つ低消費電力であるバイポーラトランジスタとを小さい
面積内に集積した半導体装置を提供することを目的とす
る。
［発明の構成〕 （課題を解決するための手段） この発明の半導体装置は、 半導体基板と、 前記基板内に設けられた少なくとも３つの第１、第２、
第３のバイポーラトランジスタ形成領域と、 前記第１ＳＮ２のバイポーラトランジスタ形成領域に形
成され、配線層が基板内のエミッタ領域に対して直接コ
ンタクトしている第１、第２のバイポーラトランジスタ
と、 前記第３のバイポーラトランジスタ形成領域に形成され
、配線層が基板内のエミッタ領域に対して、少なくとも
一度ポリシリコン層を介してコンタクトしている第３の
バイポーラトランジスタと、 を具備することを特徴とする。
（作用） 上記のような半導体装置にあっては、 半導体基板内に、少なくとも第１乃至第３のバイポーラ
トランジスタ形成領域が設けられ、これら上記形成領域
の少なくとも２つに、配線層が基板内のエミッタ領域に
対して直接コンタクトしている第１、第２のバイポーラ
トランジスタが形成され、残り１つの上記形成領域に、
配線層が基板内のエミッタ領域に対して少なくとも一度
ポリシリコン層を介してコンタクトしている第３のバイ
ポーラトランジスタが形成されるものである。
そして、第１１第２の上記トランジスタで、優れた整合
性を必要とする回路、例えば差動アンプ等に用いられる
回路を構成し、第３の上記トランジスタで、その他の優
れた整合性を格別必要としない回路を構成すれば、優れ
た整合性を持つバイポーラトランジスタと、高性能かつ
低消費電力であるバイポーラトランジスタとが小さい面
積内に集積された半導体装置となる。
（実施例） 以下、図面を参照してこの発明の一実施例に係わる半導
体装置を、その製造方法とともに説明する。
第１図（ａ）乃至（ｄ）は、一実施例に係わる半導体装
置を製造工程順に示した断面図である。
まず、第１図（ａ）に示すように、周知の方法で、半導
体基板１内に、例えば絶縁膜２で互いに分離された少な
くとも３つのバイポーラトランジスタ形成領域Ａ乃至Ｃ
を得る。
ここで、上記形成領域ＡおよびＢは、配線層が基板１内
のエミッタ領域に直接コンタクトするバイポーラトラン
ジスタが、それぞれ形成される箇所、同様に上記形成領
域Ｃは、配線層が基板１内のエミッタ領域に対して少な
くとも一度ポリシリコン層を介してコンタクトするパイ
ポーラトランジスタが形成される箇所とする。
上記形成領域Ａ乃至Ｃの面積関係は、例えば以下のよう
に設定される。
形成領域へ−形成領域Ｂ　　　　　　・・・（１）形成
領域Ｃく形成領域ＡまたはＢ　　・・・（２）以上の関
係は、最小単位の集積回路を考えた場合であって、例え
ば（１）の関係等は、構成される回路の種類によって種
々変更があっても良い。
しかし、バイポーラトランジスタが少なくとも２つのペ
アで差動アンプに用いられる場合等には、ペアとなる上
記トランジスタで、上記形成領域の面積は等しいことが
望ましい。
また、（２）の関係については、高集積化の面から遵守
されることが望ましい。しかし、集積回路では、如何な
る回路でも集積することが要望されるので、設計事由に
よっては、許容し得る範囲、例えば従来製品に比べて、
実質的に製品の高集積化が達成できる範囲等であれば、
必ずしも遵守されなくても構わない。
さて、上記形成領域Ａ乃至Ｃの構成について説明すると
、基板ｌ内にはｎ型コレクタ領域３（３ａ〜３ｃ）が形
成され、その下部にはｎ＋型コレクタ埋込Ｎｊ４（４ａ
〜４ｃ）が形成されている。このコレクタ埋込層４（４
ａ〜４ｃ）には、これに、さらに接続されて基板１表面
領域に通じるｎ“型コレクタ取り出し領域５（５ａ〜５
ｃ）が形成されている。また、上記コレクタ領域３（３
ａ〜３ｃ）には、これに、さらに接されて基板１表面領
域に通じるｐ型ベース領域６（６ａ〜６ｃ）が形成され
ている。
ベース領域６は、６ａおよび６ｂと、６ｃとで、必要に
応じてその不純物濃度や深さが異なることもある。
次いで、第１図（ｂ）に示すように、上記形成領域Ａ乃
至Ｃを形成した後、上記形成領域Ｃの領域上に存在する
絶縁膜を、例えば写真蝕刻法を用いてエミッタ形成予定
領域のみ選択的に除去し、ｐ型ベース領域６ｃが露出す
る開孔部７を形成する。次いで、例えばＣＶＤ法により
ポリシリコン層８を、全面に堆積形成する。次いで、こ
のポリシリコン層８に対してヒ素をイオン注入する。次
いで、このポリシリコン層８上に、例えばＣＶＤ広によ
りＣＶＤシリコン酸化膜９を堆積形成する。
次いで、第１図（Ｃ）に示すように、例えば温度９００
〜９５０℃で熱処理し、ポリシリコン層８からヒ素を、
開孔部７を介してベース領域６ｃ内に拡散させる。こう
して、上記形成領域Ｃにおいて、ｎ＋型エミッタ領域１
０を形成する。
次いで、ＣＶＤシリコン酸化膜９を剥離した後、ポリシ
リコン層８を、例えば写真蝕刻法を用いてポリシリコン
からなるエミッタ電極１１の形状にパターニングする。
次いで、全面にホトレジスト１２を塗布し、次いで、写
真蝕刻法により、上記形成領域ＡおよびＢのエミッタ形
成予定領域に対して開孔部１３を、それぞれ開孔する。
次いで、この開孔部１３から、ｐ型ベース領域６　ａ　
ｓ　６　ｃに対してヒ素をイオン注入し、ｎ＋型エミッ
タ領域１４ａ、１４ｂを形成する。
次いで、第１図（ｄ）に示すように、ホトレジスト１２
を剥離した後、酸化し、次いで、例えばＣＶＤシリコン
酸化膜１５を堆積形成する。次いで所定熱処理を行なっ
た後、例えばＣＶＤ法によりＣＶＤシリコン窒化膜（図
示せず）を、さらに堆積形成する。次いで、例えば写真
蝕刻法を用いて、それぞれのバイポーラトランジスタの
ベース、エミッタ、およびコレクタに対してコンタクト
孔を開孔する。次いで、配線用金属層を、例えばスパッ
タ法により蒸着形成し、これを所定の配線パターン（ベ
ース配線１６ａ〜１６ｃ１エミツタ配線１７ａ〜１７ｃ
、コレクタ配線１８ａ〜１８ｃ）にパターニングする。
以上のような工程をもってこの発明の一実施例に係わる
半導体装置が製造される。
このような、一実施例に係わる半導体装置であると、第
１図（ｄ）に示すように、少なくとも３つのバイポーラ
トランジスタＱ　ａ　＝　Ｑ　ｃを有している。これら
３つのバイポーラトランジスタＱ　ａ　−Ｑ　ｃのうち
、ＱａおよびＱｂは、エミッタ配置１１７ａ、１７ｂが
、基板１（ベース領域６ａ。
６ｂ）内のエミッタ領域１４ａ、１４ｂに直接コンタク
トされたものである。
また、ＱＣは、エミッタ配線１７ｃが、−度ポリシリコ
ンからなるエミッタ電極１１を介して、基板１（ベース
領域６ｃ）内のエミッタ領域１０にコンタクトされたも
のである。
バイポーラトランジスタＱａ、Ｑｂは、その特性、例え
ばベース〜エミッタ間電圧ＶＢ！！にバラツキが少ない
ので、これらをペアで用いる回路、例えば差動アンプや
、コンパレータを構成する回路等に組み込むようにする
。
また、バイポーラトランジスタＱｃは、スイッチング性
能や、低消費電力性、高集積性に優れるので、上記以外
の回路部分に組み込むようにする。
このように、バイポーラトランジスタＱａ〜Ｑｃの用途
を、それぞれ分けることで、結果的に優れた整合性を持
つバイポーラトランジスタと、高性能かつ低消費電力で
あるバイポーラトランジスタとが、小さい面積に集積さ
れた半導体装置が得られるようになる。
次に、ポリシリコンをエミッタ電極に用いたバイポーラ
トランジスタと、ポリシリコンを用いないバイポーラト
ランジスタとの整合性の点についての実験結果を、第２
図および第３図を参照して説明する。
第２図は実験に用いた回路の要所部分を、抽出して描い
た回路図である。
第２図に示すように、この回路は、２つのバイポーラト
ランジスタＱｌと、Ｑ２とから構成され、互いのエミッ
タがノードａで結合されているものである。
このような回路で、バイポーラトランジスタＱ１のベー
ス〜エミッタ間電圧をＶＢＥＩとし、同様にＱ２のベー
ス〜エミッタ間電圧をＶＢＥ２とする。これらの差の絶
対値をΔｖＢＩ！とする。このΔＶＢＩ！は、以下の式
で表わされる。
ＶＢＩ！ｌ　　Ｖａｇ２１−ΔＶＩＩＩＥこの第２図に
示す回路を、ポリシリコンのエミッタ電極を用いたバイ
ポーラトランジスタで構成した場合（以下ポリ有りと略
す）と、ポリシリコンを用いないバイポーラトランジス
タで構成した場合（以下ポリ無しと略す）とで、そのΔ
ＶＢＨのバラツキを調べた。その結果を第３図のグラフ
に示す。
第３図は、ΔＶＢＨのバラツキと、エミッタ面積Ｓ６と
の関係を示したグラフである。縦軸は、上記ΔＶＢＥの
バラツキを表わし、横軸は、上記エミッタ面積ＳＩ！の
平方根を表わしている。図中の・はポリ有りの場合をプ
ロットした点で、図中のＯはポリ無しの場合をプロット
した点である。
第３図に示すように、例えばΔｖＢＥを、１ｍＶ程度、
あるいはそれ以下にしようとすると、ポリ有りでは、そ
の曲線Ｉから、 約１０μｍ×約１０μｍ−約１００μｍ２程度のエミッ
タ面積Ｓ、を必要とする。
しかし、ポリ無しでは、その曲線■から、約３．５×約
３．５μｍ階約１２．２５μｍ２程度と、約１／８のエ
ミッタ面積Ｓ［！で済む。
この結果から、バイポーラトランジスタで、高い整合性
を持たせた場合には、ポリ無しのバイポーラトランジス
タの方が、ポリ有りに比べて小さい面積で形成できるこ
とが判明する。
これらのことから、上記一実施例で説明したように、ポ
リ無しく図中Ｑａ、Ｑｂに相当）のバイポーラトランジ
スタを、高い整合性を必要とする回路部分に組み込み、
ポリ有り（図中Ｑｃに相当）のバイポーラトランジスタ
を、それ以外の回路部分に組み込む。
このようにして半導体装置を形成すると、結果的に優れ
た整合性を持つバイポーラトランジスタと、高性能かつ
低消費電力であるバイポーラトランジスタとが、小さい
面積に集積された半導体装置が実現されるものとなる。
［発明の効果］ 以上説明したように、この発明によれば、優れた整合性
を持つバイポーラトランジスタと、高性能かつ低消費電
力であるバイポーラトランジスタとが小さい面積に集積
された半導体装置が提供される。
【図面の簡単な説明】
第１図（ａ）乃至第１図（ｄ）はこの発明の一実施例に
係わる半導体装置を製造工程順に示した断面図、第２図
はΔＶＢｇを求める実験に用いた回路の要所部分を抽出
して描いた回路図、第３図はΔＶＢＨのバラツキとエミ
ッタ面積との関係を示したグラフである。 １・・・半導体基板、３（３ａ〜３ｃ）・・・ｎ型コレ
クタ領域、４（４ａ・〜４ｃ）・・・ｎ＋型コレクタ埋
込層、５（５ａ〜５ｃ）・・・ｎ“型コレクタ取り出し
領域、６（６ａ〜６ｃ）・・・ｐ型ベース領域、１０・
・・ｎ＋型エミッタ領域、１１・・・ポリシリコンから
なるエミッタ電極、１４　（１４ａ、１４ｂ）・・・エ
ミッタ領域、ＡＳＢ、Ｃ・・・バイポーラトランジスタ
形成領域。

Claims (1)

  1. 【特許請求の範囲】 半導体基板と、 前記基板内に設けられた少なくとも３つの 第１、第２、第３のバイポーラトランジスタ形成領域と
    、 前記第１、第２のバイポーラトランジスタ形成領域に形
    成され、配線層が基板内のエミッタ領域に対して直接コ
    ンタクトしている第１、第２のバイポーラトランジスタ
    と、 前記第３のバイポーラトランジスタ形成領域に形成され
    、配線層が基板内のエミッタ領域に対して、少なくとも
    一度ポリシリコン層を介してエミッタ領域にコンタクト
    している第３のバイポーラトランジスタと、 を具備することを特徴とする半導体装置。
JP1317861A 1989-12-08 1989-12-08 半導体装置 Pending JPH03179772A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1317861A JPH03179772A (ja) 1989-12-08 1989-12-08 半導体装置
US07/622,592 US5216276A (en) 1989-12-08 1990-12-05 Semiconductor integrated circuit device having high matching degree and high integration density
KR1019900019975A KR940004456B1 (ko) 1989-12-08 1990-12-06 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1317861A JPH03179772A (ja) 1989-12-08 1989-12-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH03179772A true JPH03179772A (ja) 1991-08-05

Family

ID=18092880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1317861A Pending JPH03179772A (ja) 1989-12-08 1989-12-08 半導体装置

Country Status (3)

Country Link
US (1) US5216276A (ja)
JP (1) JPH03179772A (ja)
KR (1) KR940004456B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597303B2 (en) * 2001-08-16 2003-07-22 Hrl Laboratories, Llc Comparator with very fast regeneration time constant
US7444582B1 (en) 2004-10-27 2008-10-28 Marvell International Ltd. Architecture and control of reed-solomon error-correction decoding
US7688125B2 (en) * 2006-12-19 2010-03-30 Texas Instruments Incorporated Latched comparator and methods for using such

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54146970A (en) * 1978-05-10 1979-11-16 Nec Corp Production of semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868722A (en) * 1970-06-20 1975-02-25 Philips Corp Semiconductor device having at least two transistors and method of manufacturing same
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
JPS526092A (en) * 1975-07-03 1977-01-18 Mitsubishi Electric Corp Production method of semiconductor device
CA1047652A (en) * 1975-07-31 1979-01-30 National Semiconductor Corporation Monolithic integrated circuit transistor having very low collector resistance
DE2708639A1 (de) * 1977-02-28 1978-08-31 Siemens Ag Transistoranordnung auf einem halbleiterplaettchen
US4360823A (en) * 1977-03-16 1982-11-23 U.S. Philips Corporation Semiconductor device having an improved multilayer wiring system
JPS5522900A (en) * 1979-08-13 1980-02-18 Nec Corp Semiconductor device
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
JPS649657A (en) * 1987-07-01 1989-01-12 Nec Corp Junction transistor
US4939518A (en) * 1987-09-24 1990-07-03 Hitachi, Ltd. Analog to digital converter
JPH01198072A (ja) * 1988-02-03 1989-08-09 Nec Corp 半導体装置
US4946798A (en) * 1988-02-09 1990-08-07 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit fabrication method
US4980738A (en) * 1988-06-29 1990-12-25 Texas Instruments Incorporated Single polysilicon layer transistor with reduced emitter and base resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54146970A (en) * 1978-05-10 1979-11-16 Nec Corp Production of semiconductor device

Also Published As

Publication number Publication date
US5216276A (en) 1993-06-01
KR940004456B1 (ko) 1994-05-25
KR910013564A (ko) 1991-07-31

Similar Documents

Publication Publication Date Title
US3865649A (en) Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
US5913114A (en) Method of manufacturing a semiconductor device
JPH0581058B2 (ja)
US5793085A (en) Bipolar transistor compatible with CMOS processes
KR950003931B1 (ko) 반도체 디바이스(device)
US4584594A (en) Logic structure utilizing polycrystalline silicon Schottky diodes
JPH03179772A (ja) 半導体装置
US4898839A (en) Semiconductor integrated circuit and manufacturing method therefor
JPH07130898A (ja) 半導体装置およびその製造方法
JPH03153069A (ja) 半導体集積回路およびその製造方法
JPH01133354A (ja) 半導体集積回路及びその製造方法
JPS61164260A (ja) バイポ―ラトランジスタ
DE60135628D1 (de) Herstellungsverfahren für ein halbleiter-bipolartransistor-bauelement
JPH01133356A (ja) ＢｉＭＯＳ半導体回路装置の製造方法
JPS62111459A (ja) 半導体装置の製造方法
JPH0258367A (ja) 半導体装置
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPH01133346A (ja) 半導体集積回路の製造方法
JPH01130553A (ja) 半導体集積回路の製造方法
JPH061812B2 (ja) 半導体集積回路の製造方法
JPS62162359A (ja) 半導体装置の製造方法
JPH01133350A (ja) 半導体集積回路の製造方法
JPH07120710B2 (ja) 半導体集積回路の製造方法
JPH02328A (ja) 半導体装置
JPS6365672A (ja) 半導体装置