JPH01133356A - ＢｉＭＯＳ半導体回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は８１ＭＯ３ないしはＢＩＣＭＯ３回路装置、す
なわちバイポーラトランジスタと電界効果トランジスタ
とが共通の半導体基体内に組み込まれる半導体回路装置
の製造方法に関する。

〔従来の技術〕

上述（７）８１ＭＯ５ないしはＢ　Ｉ　ＣＭＯ３回路装
置はディジタル、アナログ両回路を共通のチップないし
は半導体基体内に組み込むに便利で、種々の用途に重宝
されてその適用範囲が伸びつつあるが、その製作にはパ
イポーラ工程とＭＯＳないしはＭＩＳ工程とが必要なた
めに工程数がふつうのものより多くなって製作費が高く
つく問題があり、このためパイポーラ工程とＭＯ３工程
とを極力共通化して製作を合理化する工夫が種々なされ
ている。第５図はこの一例を示すもので、この従来例で
は電界効果トランジスタのソース・ドレイン層の拡散と
縦形のバイポーラトランジスタのエミッタ層等の拡散と
が共通化される。

図において半導体基体としては、まず半導体基板ｌに例
えばｐ形のものを用い、その表面に埋込層２を強いｎ形
で拡散した後にｎ形の比較的高抵抗性のエピタキシャル
層３を成長させた上で、その表面から分離層４を強いｐ
形で基板１に達するまで深く拡散させることにより、エ
ピタキシャル層を複数個の領域に接合分離したものが用
いられる０図の例ではこの分離された図の左側のエピタ
キシャル層３内には、それをコレクタ層として縦形のｎ
ｐｎバイポーラトランジスタ２１が作り込まれ、右側の
エピタキシャル層３内には、ｎチャネル電界効果トラン
ジスタ２２がそれぞれ作り込まれる。

この半導体基体には、電界効果トランジスタ２２用には
ウェル層５が、バイポーラトランジスタ２１用にはベー
ス層６がともにｐ形でそれぞれに適した不純物濃度で比
較的深く拡散される。ついで半導体基体の表面上の酸化
膜７が一部取り除かれ、電界効果トランジスタ２２を作
り込むべき場所に薄いゲート酸化膜８が付けられるが、
この例ではバイポーラトランジスタ２１を作り込むべき
場所からも酸化膜７が取り除かれて便宜上ゲート酸化膜
８によって覆われる。さらに、電界効果トランジスタ用
のゲート酸化膜Ｂ上にゲート９を図示のように設けた上
で、フォトレジスト膜１０を基体の全面に塗着して、そ
のフォトエツチングによりバイポーラトランジスタ２１
および電界効果トランジスタ２２を作り込むべき場所に
それぞれ窓１０ａおよび１０ｂを明ける。電界効果トラ
ンジスタ２２用の１対のソース・ドレイン層１１はこれ
らのゲート９とフォトレジスト膜１０をマスクとして強
いｎ形でｐ形つェル層５内に作り込まれるが、この従来
例ではバイポーラトランジスタ２１に対しても同じ導電
形のエミッタ層３１とコレクタ接続層３２とが、フォト
レジスト膜１０をマスクとしてそれぞれｐ形のベース層
６とｎ形のコレクタ層であるエピタキシャル層３内にそ
れと同時に作り込まれる。このため、電界効果トランジ
スタ側に対してｎ形の不純物′を窓１０ｂ内のゲート酸
化膜８を通して図の矢印で示すようにイオン注入すると
同時に、バイポーラトランジスタ側に対しても同様に窓
１０ａ内のゲート酸化膜８を透過して同じ不純物をイオ
ン注入した上で、両トランジスタに導入された不純物を
同時熱処理によって同じ所定深さに拡散させる。つまり
この従来例では、バイポーラトランジスタのエミッタ層
とコレクタ接続層の拡散を電界効果トランジスタのソー
ス・ドレイン層の拡散と共通化するため、イオン注入上
都合のようようにバイポーラトランジスタ上の酸化膜を
薄いゲート酸化膜にあらかじめ付は替えておいた上で、
電界効果トランジスタ側のソース・ドレイン層のための
不純物のイオン注入と熱処理による拡散をそのまま利用
して、ソース・ドレイン層と全く同じ導電形、不純物濃
度および深さで、エミッタ層やコレクタ接続層をバイポ
ーラトランジスタ用に作り込むことができる。

〔発明が解決しようとする問題点〕

上述の従来方法によれば、バイポーラトランジスタおよ
び電界効果トランジスタ用の半導体層の拡散工程を一部
共通化してＢｉＭＯＳ回路装置の製作を合理化すること
ができるが、バイポーラトランジスタに充分高い電流増
幅率を持たせるのが困難な問題がある。この原因は本質
的には、ふつうバイポーラトランジスタに必要とされる
電流容量が電界効果トランジスタに対するよりはかなり
大きく、このため電界効果トランジスタのソース・ドレ
イン層に適する程度の不純物の導入量ではバイポーラト
ランジスタのエミッタ層用としては不足が生じやすい点
にある。このためバイポーラトランジスタのエミッタ層
の不純物濃度を上げて強いエミッタ作用を持たせるのが
むつかしく、またエミッタ層の拡散深さを増してその下
のベース層の厚みで決まるベース幅を小にすることによ
り電流増幅率を高めてやることもむつかしくなる。もち
ろん、バイポーラトランジスタ側の性能を高めるのを主
眼として電界効果トランジスタ側のソース・ドレイン層
の不純物濃度を上げ拡散深さを増すこともある程度まで
は許されるが、これには自ら限度があってそれを越すと
電界効果トランジスタの方の性能低下を招くことになる
。また、電界効果トランジスタ側では、その電流容ｉが
大きいときにとくに然りであるが、エミッタ層やコレク
タ接続層の電極との接続抵抗をできるだけ減少させるこ
とが必要であって、電界効果トランジスタのソース・ド
レイン層に適する程度の不純物濃度ではこの点について
も不充分になり勝ちである。

このように、バイポーラトランジスタ用の拡散工程を電
界効果トランジスタ用の拡散工程を共通化することは可
能なものの、性能面ではバイポーラトランジスタと電界
効果トランジスタが必ずしも両立せず、この解決はイオ
ン注入工程だけを分離すれば可能であるが、バイポーラ
トランジスタ用のイオン注入と電界効果トランジスタ用
のイオン注入とを２工程に分けるのでは、拡散工程を共
通化する意義の大半が失われてしまうことになる。

本発明はかかる問題点を実質的に解決して、バイポーラ
トランジスタと電界効果トランジスタに対する拡散工程
を従来どおりに共通化しながら、電界効果トランジスタ
に適する不純物のイオン注入量の範囲内でバイポーラト
ランジスタの性能を向上することができるＢｉＭＯＳ半
導体回路装置の製造方法を提供することを目的とする。

〔問題点を解決するための手段〕

この目的は本発明によれば、電界効果トランジスタを作
り込むべき場所に対するゲート酸化膜を含めて半導体基
板の表面に酸化膜を被着する酸化膜付は工程と、酸化膜
にバイポーラトランジスタのエミッタ層の拡散用に窓を
明ける窓明工程と、電界効果トランジスタ部に対しては
ゲート酸化膜を通して、バイポーラトランジスタ部に対
しては酸化膜の窓を通して不純物をそれぞれ選択的にイ
オン注入した上で熱処理により導入不純物を拡散させて
電界効果トランジスタのソース・ドレイン層とバイポー
ラトランジスタのエミッタ層とを同じ導電形で同時に作
り込む拡散工程とを含む製造工程を経て、ＢｉＭＯＳ半
導体回路装置を製作することにより達成される。

〔作用］ 本発明はイオン注入による半導体基体に対する不純物注
入量がその表面の膜の厚みや有無によって変わって来る
ことに着目したものである。電界効果トランジスタ部で
は従来技術の項においても述べたようにイオン注入に先
立ってその上に表面の薄いゲート酸化膜を介してゲート
が設けられ、このゲートをマスクの一部として利用しな
がらゲート酸化膜を通して不純物が半導体基体にイオン
注入される。よく知られているようにこのイオン注入に
よって不純物は気体の表面領域のごく浅い深さに打ち込
まれ、その打ち込み深さは加速電圧によっても異なるが
一般的には１ｐ以下である。

一方、ゲート酸化膜の厚みは設計によっても異なるが０
．１〜０．５　ｎがふつうであって、不純物の注入深さ
よりはもちろん小であるが常に無視し得ない程度の厚み
を有する。従って、イオン注入によって打ち込まれた不
純物の内のかなりの部分がゲート酸化膜内に取り込まれ
て、基体内に作り込まれる半導体層用の不純物としては
ほとんど貢献しないことになる。

第２図はこの様子を示すもので、同図（ａ）には基体表
面にゲート酸化膜ないしは酸化膜が存在しない場合の不
純物濃度Ｎが深さＸの関数として示されている０図示の
ように濃度Ｎの分布はある深さＸ、で最大となるほぼ対
称な形状を有する。同図（ｂｌは厚み【をもつ酸化膜が
存在する場合の濃度分布で、図示のように同図（ｂｌと
ほとんど形状において変わるところはない、従って、仮
に酸化膜の厚みｔが図示のように濃度Ｎの最大値付近に
あるとすると、打ち込まれた不純物の内の図でハツチン
グで示した約半分が半導体層の不純物として実際に利用
されることになる０本発明はこの点を利用するもので、
バイポーラトランジスタ用のエミッタ層等に対しては、
酸化膜が表面に存在しない状態で不純物をイオン注入し
て同図＋ａｌのように打ち込まれた不純物のすべてを利
用し、電界効果トランジスタのソース・ドレイン層に対
しては、ゲート酸化膜を、通して不純物をイオン注入し
て同図中）のようにその一部のみを利用することにより
、バイポーラトランジスタ部に対する不純物の注入量を
電界効果トランジスタ部に対するよりも増加させる。第
３図は熱処理後の不純物濃度Ｎの分布を示すもので、線
Ａ、Ｂがそれぞれ第２図＋ａ１．（ｂ）の場合に対応す
る０図示のようにバイポーラトランジスタに対する濃度
Ａを電界効果トランジスタに対する濃度Ｂよりも増加さ
せることができる。もちろん、第２図（ｂ）のようにゲ
ート酸化膜の厚みｔのところに濃度分布の最大値点を一
致させる必要があるわけではな（、イオン注入時の加速
電圧をふつうは５０〜１００ｋＶの間に調整することに
よって濃度の最大値点、つまり電界効果トランジスタの
ソース・ドレイン層への有効不純物注入量を制御するこ
とができる。なお、よく知られているように、イオン注
入時にはごく薄い酸化膜であっても半導体表面に存在さ
せておくのが半導体の結晶構造に熱処理によっても回復
できない乱れの発生を防止する上で望ましいが、これに
必要な酸化膜の厚みは０．０５μもあれば充分で、第２
図（８）に示すようにこの程度の厚みΔｔの酸化膜をバ
イポーラトランジスタ用のイオン注入時に存在させても
有効不純物注入量はほとんど影響されない。

以上かられかるように、前述の本発明の構成にいうよう
に、電界効果トランジスタを作り込むべき場所に対する
ゲート酸化膜を含めて半導体基板の表面に酸化膜を被着
する酸化膜付は工程と、酸化膜にバイポーラトランジス
タのエミッタ層の拡散用に窓を明ける窓明工程と、電界
効果トランジスタ部に対してはゲート酸化膜を通して、
バイポーラトランジスタ部に対しては酸化膜の窓を通し
て不純物をそれぞれ選択的にイオン注入した上で熱処理
により導入不純物を拡散させて電界効果トランジスタの
ソース・ドレイン層とバイポーラトランジスタのエミッ
タ層とを同じ導電形で同時に作り込む拡散工程とを経て
ＢｉＭＯＳ半導体回路装置を製作することにより、バイ
ポーラトランジスタ部に対する不純物注入量を電界効果
トランジスタ部に対するよりも所望の程度に増加させて
、本発明の課題を解決することができる。

〔実施例〕

以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明による製造方法をその主な工程ごとに示すも
ので、前の第５図と共通の部分には同じ符号が用いられ
ており、以下冗長を避けるため説明の重複は避けること
とする。

第１図（ａ）は酸化膜付は工程完了後の状態を示す。

ゲート酸化膜８は図の右側の電界効果トランジスタ部の
ウェル層５の表面にゲート９用に設けられたもので、後
のイオン注入にはこのゲート酸化膜８がそのまま利用さ
れる。一方、図の左側のバイポーラトランジスタ部の表
面に対しては従来のように酸化膜７をゲート酸化膜に付
は替えることもできるが、とくにその要はないので、こ
の実施例ではベース層６の拡散時ないしはそれ以前に付
けられた酸化膜がそのまま残されている。なお、ゲート
酸化膜８の厚みは例えば０．１ｎである。

同図（ｂ）、（０）は窓明は工程の様子を示し、同図（
ｂｌの段階では酸化膜７とゲート酸化膜８上にフォトレ
ジスト膜１０をスピンコード法等で全面塗着して、その
フォトエツチングによりエミッタ層とコレクタ接続層を
作り込むべき場所に窓１０ａを明ける。

さらに同図（０）の段階ではこのフォトレジスト膜１０
をマスクとして稀釈された弗酸液等で窓１０ａ内の酸化
膜７を化学的にエツチングして不純物拡散用の窓７ａを
設ける。これで窓明は工程は終了するが、次の拡散工程
に入る前にレジスト膜１０を例えばプラズマ灰化法によ
り一旦取り除（、この際ないしはこれと別個に窓７ａ内
の半導体表面に０．０５−以内のごく薄い酸化膜を付け
ておくようにするとよい。

同図！ｄｌに示す拡散工程に入る前に、図示のように別
のフォトレジスト膜１１を塗着し、そのフォトエツチン
グによりバイポーラトランジスタのエミッタ層１３．　
コレクタ接続層１４へのイオン注入用の窓１１ａと電界
効果トランジスタのソース・ドレイン層１２用の窓１１
ｂをそれぞれ抜いておく、拡散工程中のイオン注入段階
では、電界効果トランジスタ２２に対してはゲート９と
フォトレジスト膜１１をマスクとして、バイポーラトラ
ンジスタ２１に対してはフォトレジスト膜１１をマスク
として、ｎ形不鈍物である燐を例えばドーズ量３〜５原
子／ｄで打ち込む、この際、電界効果トランジスタ側で
はゲート酸化膜８を介して不純物がイオン注入されるの
で、注入量の内の一部例えば５０％程度がウェル層５の
表面に打ち込まれ、バイポーラトランジスタ側では前述
のごく薄い酸化膜が半導体表面にあったとしても、イオ
ン注入量のほぼ１００％がベース層６およびエピタキシ
ャル層３であるコレクタ層の表面に注入される。イオン
注入後フォトレジスト膜１１をプラズマ灰化法で除去し
た後、例えば１１００℃、１時間程度の熱処理によって
半導体表面に打ち込まれた不純物を所定の深さまで熱拡
散させる。エミッタ層１３とコレクタ接続層１４の拡散
深さはこれによって例えば２−程度となり、このときの
半導体表面における最大不純物濃度を１×ＩＱＩＯ原子
／−ないしはややそれを上回る程度にすることができる
。一方、電界効果トランジスタ部では半導体表面への不
純物注入量が前述のように少ないので、同じ熱処理後で
ソース・ドレイン層１２の拡散深さは１．５　ｔｒｍ　
＋表面の最大不純物濃度は５Ｘ１０”原子／ｄないしは
ややこれを下回る程度となる。このソース・ドレイン層
の深さは最低必要とされる深さよりもかなり大きな値で
あるが、むしろ電界効果トランジスタ２２の耐電圧値を
上げる上では深目である方が望ましく、またソース・ド
レイン層の表面の不純物濃度が上記程度あれば充分に動
作速度が大な電界効果トランジスタ２２を得ることがで
きる。バイポーラトランジスタ２１側ではエミッタ層１
３の不純物濃度が充分高いので良好なエミッタ作用をこ
れに持たせることができ、その拡散深さも上述の程度あ
ればふつうのバイポーラ回路装置内に作り込まれるバイ
ポーラトランジスタに比べて遜色のない電流増幅率をも
つバイポーラトランジスタ２１を得ることができる。

以上説明した第１図の実施例ではバイポーラトランジス
タが縦形であったが、第２図はバイポーラトランジスタ
が横形である場合の実施例を第１図（ｄ）に対応する拡
散完了時の状態で示すものである０図示の横形バイポー
ラトランジスタ２４はｐｎｐトランジスタであり、その
エミッタ層等と拡散が共通化される相手としての電界効
果トランジスタ２３はｐチャネル形になる。この実施例
における酸化膜付は工程と窓明は工程とは前の実施例に
おけると同様であるが、横形ｐｎｐバイポーラトランジ
スタ２４はｎ形のエピタキシャル層３をベース層として
１個のエミッタ層１６とこれを挟む２個のコレクタ７１
１７とがいずれもｐ形で同時拡散により作り込まれるの
で、酸化膜７とフォトレジスト膜１１にはバイポーラト
ランジスタ用に３個の窓が明けられている。拡散工程に
おけるイオン注入は、不純物としてｐ形の例えばボロン
が用いられる点を除いては、前の実施例と同条件で電界
効果トランジスタ２３用のソース・ドレイン層１５とバ
イポーラトランジスタ２２用のエミッタ層１６およびコ
レクタ層１７とに対して同時に行なわれ、熱処理による
不純物拡散後の深さもソース・ドレイン層１５について
は１．５μ、エミッタ層１６とコレクタ層１７について
は２ｎ程度となり、それらの最大不純物濃度も前の実施
例と同程度になる。バイポーラトランジスタ２４に対し
ては、このほかｎ形のベース接続層１８の拡散がふつう
必要であり、この接続層１８の拡散は前の実施例と全く
同じにｎチャネル電界効果トランジスタ用のソース・ド
レイン層の拡散と共通化することができる。この実施例
においてもエミッタ層１６用の不純物は半導体基体の表
面に実質上酸化膜がない状態で打ち込まれ、従って電界
効果トランジスタのソース・ドレイン層よりも高い不純
物濃度を該エミッタ層に与えることができるので、それ
にエミ７タ作用を充分に行なわせて縦形トランジスタの
場合程ではないが充分高い電流増幅率を横形バイポーラ
トランジスタに持たせることができる。なお、この第４
・図の実施例におけるコレクタの拡散は、前の第１図の
実施例におけるコレクタ接続層の拡散と同様に、電界効
果トランジスタのソース・ドレイン層の拡散と必ずしも
共通化する必要がないことは容易に諒解されよう。

Ｃ発明の効果〕 本発明では以上説明したとおり、バイポーラトランジス
タと電界効果トランジスタとが共通の半導体基板内に組
み込まれるＢｉＭＯＳ半導体回路装置の製作を、電界効
果トランジスタを作り込むべき場所に対するゲート酸化
膜を含めて半導体基板の表面に酸化膜を被着する酸化膜
付は工程と、酸化膜にバイポーラトランジスタのエミッ
タ層の拡散用に窓を明ける窓明工程と、電界効果トラン
ジスタ部に対してはゲート酸化膜を通して、バイポーラ
トランジスタ部に対しては酸化膜の窓を通して不純物を
それぞれ選択的にイオン注入した上で熱処理により導入
不純物を拡散させて電界効果トランジスタのソース・ド
レイン層とバイポーラトランジスタのエミッタ層とを同
じ導電形で同時に作り込む拡散工程とを含む製造工程を
経て行なうようにしたので、縦形および横形のバイポー
ラトラ・ンジスタの少なくともエミッタ層の拡散を電界
効果トランジスタのソース・ドレイン層の拡散と共通化
しながら、エミッタ層の不純物濃度をソース・ドレイン
層のそれよりも充分高めてバイポーラトランジスタの電
流増幅率を従来技術によるよりも向上させることができ
る。また、このエミッタ層の不純物の向上によりエミッ
タ層の電極との接続抵抗を減少させることができるほか
、縦形バイポーラトランジスタの場合はコレクタ接続層
を、横形バイポーラトランジスタの場合はコレクタ層を
それぞれエミッタ層と同時拡散するようにすることによ
り、これらの接続層やコレクタ層の基板との接−読抵抗
をも改善することができる。縦形バイポーラトランジス
タの場合は、エミッタ層の不純物濃度のほかその拡散深
さをも従来より増加させて、その電流増幅率を一層高め
ることが可能である。

このように本発明によれば、電界効果トランジスタ部と
拡散を共通化したときにその性能が低下し勝ちであった
ＢｉＭＯＳ回路装置内のバイポー。

ラトランジスタに、通常のバイポーラ回路装置内のバイ
ポーラトランジスタに対して全く遜色のない高性能を賦
与することができ、本発明がＢｉＭＯＳないしはＣＭＯ
３半導体回路装置の製作の合理化と性能向上の両面で貢
献することが期待される。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
によるＢｉＭＯＳ半導体回路装置の製造方法の実施例を
主な工程ごとに示すＢｉＭＯＳ回路装置の一部拡大断面
図、第２図はイオン注入法により半導体基体に打ち込ま
れた不純物の分布を示す線図、第３図は熱処理後の不純
物濃度の分布を示す線図、第４図は本発明の異なる実施
例を完成時の状態で示すＢｉＭＯＳ回路装置の一部拡大
断面図である。第５図は従来方法によるＢｉＭＯＳ回路
装置の完成状態での一部拡大断面図である。 図において、 ｌ：半導体基板、２：埋込層、３：エピタキシャル層、
４：分離層、５：ウェル層、６：ベース層、７：酸化膜
、８：ゲート酸化膜、９：ゲート、１０．１１：フォト
レジスト膜、１２：ソース・ドレイン層、１３：エミッ
タ層、１４：コレクタ接続層、１５：ソース・ドレイン
層、１６：エミッタ層、１７：コレクタ層、１８：ベー
ス接続層、２１：縦形ｎｐｎバイポーラトランジスタ、
２２：ｎチャネル電界効果トランジスタ、２３：ｐチャ
ネル電界効果トランジスタ、２４：横形ｐｎｐバイポー
ラトランジスタ、３１：エミッタ層、３２：コレクタ接
続層、Ｎ：不純物濃度、ｔ：ゲート酸化膜の厚み、Ｘ：
深さを示す変数、である。 しフンシスタ　　ｊｌｌｌｌｌ　　　　トフンシスタ　
　　　Ｆレイン１（ａ）　　　　　　　　　　　　　（
ｂ）第２図 χ 第３図

Claims (1)

1. 【特許請求の範囲】 １）バイポーラトランジスタと電界効果トランジスタと
   が共通の半導体基体内に組み込まれるＢｉＭＯＳ回路装
   置の製造方法であって、電界効果トランジスタを作り込
   むべき場所に対するゲート酸化膜を含めて半導体基体の
   表面に酸化膜を被着する酸化膜付け工程と、酸化膜にバ
   イポーラトランジスタのエミッタ層の拡散用に窓を明け
   る窓明け工程と、電界効果トランジスタ部に対してはゲ
   ート酸化膜を通して、バイポーラトランジスタ部に対し
   ては酸化膜の窓を通して不純物をそれぞれ選択的に、イ
   オン注入した上で熱処理により導入不純物を拡散させて
   電界効果トランジスタのソース・ドレイン層とバイポー
   ラトランジスタのエミッタ層とを同じ導電形で同時に作
   り込む拡散工程とを含むことを特徴とするＢｉＭＯＳ半
   導体回路装置の製造方法。 ２）特許請求の範囲第１項記載の製造方法において、バ
   イポーラトランジスタが縦形トランジスタであり、その
   コレクタ接続層がエミッタ層と同時拡散されることを特
   徴とするＢｉＭＯＳ半導体回路装置の製造方法。 ３）特許請求の範囲第１項記載の製造方法において、バ
   イポーラトランジスタが横形トランジスタであり、その
   コレクタ層がエミッタ層と同時拡散されることを特徴と
   するＢｉＭＯＳ半導体回路装置の製造方法。 ４）特許請求の範囲第１項記載の製造方法において、バ
   イポーラトランジスタ部に対する酸化膜としてゲート酸
   化膜が利用されることを特徴とするＢｉＭＯＳ半導体回
   路装置の製造方法。 ５）特許請求の範囲第１項記載の製造方法において、Ｂ
   ｉＭＯＳ回路装置がＢｉＣＭＯＳ回路装置であることを
   特徴とするＢｉＭＯＳ半導体回路装置の製造方法。